CN102255634B

CN102255634B - 动态改变活动路径数目时保持期望回波损耗的系统和方法

Info

Publication number: CN102255634B
Application number: CN201110130777.6A
Authority: CN
Inventors: M·沃马克; J-M·史蒂文森
Original assignee: CSR Technology Inc
Current assignee: CSR Technology Inc
Priority date: 2010-05-20
Filing date: 2011-05-17
Publication date: 2016-08-24
Anticipated expiration: 2031-05-17
Also published as: CN102255634A; US20110285476A1; US8421547B2

Abstract

本发明提供动态改变活动路径数目时保持期望回波损耗的系统和方法。当动态地改变系统中活动路径的数目时，维持期望的回波损耗。某些实施方式使得能够响应于并行路径的活动路径的数目动态地改变而动态地改变系统中并行信号路径的阻抗，以便维持源和并行路径的组合之间相对恒定的阻抗匹配，由此保持期望回波损耗。

Description

动态改变活动路径数目时保持期望回波损耗的系统和方法

相关申请的交叉引用

本申请与同时递交并且共同转让的以下专利文献相关：1998年4月7目授权的名称为“HIGHLY INTEGRATED TELEVISIONTUNER ON A SINGLE MICROCIRCUIT”的美国专利No.5,737,035；2001年1月23日授权的名称为“BROADBAND INTEGRATEDTELEVISION TUNER”的美国专利No.6,177,964；2006年5月26日递交的名称为“AGC SYSTEM AND METHOD FOR BROADBANDTUNERS”的美国专利申请No.11/441,816；以及2009年11月7目递交的名称为“SYSTEMS AND METHODS PROVIDINGMULTI-PATH LOW NOISE AMPLIFIERS WITH SEAMLESSSWITCHING”的美国专利申请No.12/632,648，据此将以上专利文献的公开内容以引用的方式并入于此。

技术领域

本公开总体上涉及通信和信号处理，并且更具体地涉及响应于系统中并行路径的活动路径的数目动态地改变而动态地改变并行路径的阻抗。

背景技术

在很多系统中(例如，在很多电子电路中)，阻抗失配可以引起不期望的回波损耗量，这可能是由于比如一些信号反射量而导致的。在金属导体系统中，例如在不连续或阻抗失配处可以发生向下行进到导体的信号的反射。信号反射可以在信号沿着传输媒介(例如，铜电缆或者光纤)传输时发生，其中一些信号功率被反射回到信号功率的来源，而并非被一直沿着电缆承载到远端。该信号反射可能由于沿着传输路径的阻抗失配而发生。

在射频(RF)设计实践中，这通常以称为VSWR的无量纲比值来测量。反弹回来的能量的比值依赖于阻抗失配。在RF系统中，可以实施衰减器以确保除了作为衰减器起作用之外，衰减器的输入和输出两者的RF阻抗(回波损耗)被保持到尽可能与期望的系统阻抗接近。未能维持适当的阻抗匹配可以极大影响系统的频率响应(功率传输)和噪声系数。

当利用多个接收机接收宽带信号时，维持单个输入管脚上的回波损耗非常困难。当连接到单个输入的并行路径的数目增加时，回波损耗趋向于显著地恶化。在一些系统中，并行输入路径可以存在有来自一个输入源的信号。通常期望维持系统相对恒定的回波损耗。因此，可以将系统实现为在系统的输入和输出之间存在固定阻抗，借此提供通过系统的恒定的回波损耗。例如，可以固定多个路径中的每个路径的阻抗以提供与输入源的期望的阻抗匹配。

发明内容

期望实现一种系统，其中耦合到源的活动或者启用的并行路径的数目动态地改变。如果系统内活动或者启用的并行路径的数目不时地改变，则维持阻抗匹配并且从而维持相对恒定的回波损耗将变得很困难。即，如果系统中的多个并行路径中的每个并行路径的阻抗固定(正如在以上提到的传统系统中那样)，则跨系统的总阻抗将随着活动路径的数目改变。相应地，由于系统内活动路径的数目改变，路径的总阻抗也改变，这将会导致路径和输入源之间阻抗匹配程度变化，由此造成不同的回波损耗量。因此变得期望当并行活动路径的数目改变时，系统动态地改变这样的并行活动路径的阻抗，借此维持与源相对恒定的阻抗匹配。

本发明总体上涉及用于在动态地改变系统中活动路径的数目时保持期望的回波损耗的系统和方法。某些实施方式使得能够响应于系统中并行路径的活动路径的数目动态地改变而动态改变并行信号路径的阻抗，以便维持源与并行路径的组合之间相对恒定的阻抗匹配，借此保持期望的回波损耗。

在一个实施方式中，系统中包括多个电路，所述多个电路中的每个电路经由多个并行信号路径中的相应一个路径与共同源通信地耦合。例如，系统中可以包括“N”个电路，其中N是大于1的任何数，以及采用多个并行信号路径来将电路中的每个电路与源通信地耦合。在一个实施方式中，源可以是与系统耦合(例如，用于承载来自/去往系统的信号)的电缆，例如75欧姆同轴电缆。当然，源可以是多个电路与之通信地耦合的任何其他组件，期望针对该任何其他组件的阻抗匹配以管理/限制回波损耗。根据本发明的实施方式，系统内活动的N个电路的数目可以不时地动态改变。根据本发明的某些实施方式，即使当活动路径的数目动态地改变时，也维持系统与源的阻抗匹配相对恒定。例如，即使当活动电路/路径的数目动态地改变时，也将阻抗匹配维持为与在系统的正常操作期间观测到的阻抗匹配一致(例如，在活动路径的数目保持恒定的时间期间)。

在一个实施方式中，系统包括多个并行信号路径，所述多个并行信号均通信地耦合在多个电路中的相应的一个电路与共同源之间。该系统进一步包括可变阻抗电路，所述可变阻抗电路用于动态地改变并行路径中的一个或者多个路径的阻抗，以在活动的并行路径的数目改变时，维持与共同源的阻抗匹配相对恒定。多个电路例如可以包括接收机，所述接收机可以包括低噪声放大器(LNA)。

在某些实施方式中，在多个并行信号路径的每个路径上实现可变阻抗电路以用于动态地改变多个信号路径中的相应的一个路径的阻抗。例如，在某些实施方式中，多个并行信号路径包括“N”个信号路径(而N是大于1的任何数)，并且实现N个可变阻抗电路，其中N个可变阻抗电路中的每个电路可操作以动态地改变N个并行信号路径中的相应的一个信号路径的阻抗。

在一个实施方式中，实现控制电路以用于接收动态地改变活动的并行信号路径的数目的请求。响应于这种请求，控制电路对可变阻抗电路进行控制以用于动态地改变并行信号路径中的一个或者多个路径的阻抗，以当满足请求时维持与共同源的阻抗匹配相对恒定。在某些实施方式中，对可变阻抗电路进行控制以在一段时间上渐进地调节并行路径中一个或者多个路径的阻抗。对阻抗的渐进调节可以足够平缓以便避免与共同源的阻抗失配中的尖峰，所述阻抗失配与在活动的并行路径的数目保持恒定时的系统的正常操作不一致。

因此，本发明的某些实施方式使得能够动态地改变系统中活动的并行路径的数目，其中并行路径均通信地耦合在多个电路中的相应的一个电路与共同源之间。另外，该活动的并行路径的数目可以动态地改变而同时保持相对恒定的回波损耗。例如，可变阻抗电路动态地调整并行路径中的一个或者多个路径的阻抗，以在活动的并行路径的数目改变期间维持与共同源的阻抗匹配相对恒定。在某些实施方式，进行阻抗调整以保持阻抗匹配足够恒定从而避免与共同源的阻抗失配中的尖峰。因此，与共同源的阻抗匹配可以维持与共同源的正常阻抗匹配一致，与共同源的正常阻抗匹配即在其中活动的并行路径的数目保持恒定的系统操作期间与共同源的阻抗匹配。

以上相当宽泛地概述了本发明的特征和技术优势，以便可以更好地理解随后对本发明的具体描述。以下将描述构成本发明的权利要求的主题的本发明的附加特征和优势。本领域技术人员应当理解，所公开的概念和特定实施例可以容易地用作修改或设计用于实现本发明相同目的的其它结构或过程的基础。本领域技术人员还应认识到，这样的等同构造并不脱离所附权利要求所阐明的本发明的精神和范围。当与附图结合考虑时，从以下描述将会更好地理解被认为是本发明特性的关于它的组织和操作方法的新颖特征以及另外的目标和优势。然而，明显应当理解仅为图示和描述的目的提供了每个附图，并且每个附图并不旨在作为对本发明进行限制的限定。

附图说明

为了更全面地理解本发明，现在参考以下结合附图进行描述，其中：

图1示出了根据本发明的一个实施方式的示例性系统的方框图表示；

图2示出了图示系统中多个活动的并行输入路径的并行组合的阻抗随着时间的推移的示例的曲线图；

图3示出了根据本发明的一个实施方式的另一示例性系统的方框图表示；

图4示出根据本发明的一个实施方式的、其中多个接收机耦合到共同源(例如同轴电缆)的示例性系统；

图5示出了可以根据本发明的实施方式实现的可变阻抗电路的一个示例性实现；以及

图6示出了根据本发明的一个实施方式的示例性操作流程图。

具体实施方式

这里使用的词“示例性”意味着“作为一个示例、实例或者说明”。在此描述为“示例性”的任何实施方式并不必被解释为相对于其他实施方式为优选的或者有利的。

图1示出了根据本发明的一个实施方式的示例性系统100的方框图表示。系统100包括多个电路101₁-101_N，所述多个电路101₁-101_N经由输入路径105₁-105_N与外部的输入源104通信地耦合。在该示例中，输入路径105₁-105_N是与单个的输入源104耦合的并行路径。在一个实施方式中，外部的输入源104可以是与系统耦合(例如用于承载来自/去往系统的信号)的电缆，例如75欧姆同轴电缆，但是当然可以在给定系统中实施用于与路径105₁-105_N通信地耦合的其他类型源(例如光纤电缆、以太网电缆、令牌环电缆、天线等)，其中期望与该源具有期望的阻抗匹配量。外部的输入源104是外部系统与系统100之间的接口。根据本发明的实施方式，正如给定实现或者应用所期望的，可以在系统100中激活的电路的总共可能的数目“N”可以是大于1的任何数。在该示例性系统100中，电路101₁-101_N中活动电路的数目可以不时地改变，并且当活动电路的数目改变时维持回波损耗相对恒定。

电路101₁-101_N可以是与某一源104通信地耦合(例如，经由输入路径105₁-105_N)的任何类型的电路，以用于在源104和电路101₁-101_N之间传送(例如，接收和/或者发送)信息(例如，信号)。在某些实施方式中，如图1中的示例所示，源104为输入源，并且为了使系统100和外部的输入源104之间的阻抗匹配而实现在此公开的可变阻抗匹配技术。在其他实施方式中，可以附加地或者替代地应用在此公开的可变阻抗匹配技术以获得系统100和外部的输出源(系统100的输出传送到该外部的输出源)之间的阻抗匹配。如在此进一步讨论的，在某些实施方式中，外部源104可以包括电缆传输系统并且与源104接口连接的、包含在系统100中的电路105₁-105_N可以包括接收机(所述接收机可以包括调谐器)，例如在以下专利文献中所公开的示例性接收机：名称为“AGC SYSTEM AND METHODFOR BROADBAND TUNERS”、序列号为11/441,816的美国专利申请，名称为“HIGHLY INTEGRATED TELEVISION TUNER ON ASINGLE MICROCIRCUIT”的美国专利No.5,737,035，名称为“BROADBAND INTEGRATED TELEVISION TUNER”的美国专利No.6,177,964以及名称为“SYSTEMS AND METHODS PROVIDINGMULTI-PATH LOW NOISE AMPLIFIERS WITH SEAMLESSSWITCHING”的美国专利申请No.12/632,648。当然，在其他实施方式中，电路101₁-101_N可以是其他类型的电路(例如，中继器等)。另外，在某些实施方式中电路101₁-101_N可以并非都是相同类型，而可以是不同类型电路的混合(例如，接收机、中继器等的混合)。

在图1的该示例性实施方式中，电路101₁-101_N中的每个电路包括可变阻抗电路102₁-102_N。可变阻抗电路102₁-102_N中的每个电路可操作以改变输入路径到它的相应的电路101₁-101_N的阻抗。在该示例中，当系统100内输入路径105₁-105_N的活动路径的数目改变时(例如，当启用或者停用电路101₁-101_N中的一个电路时)，可变阻抗电路102₁-102_N中的一个或者多个电路动态地调节它的相应的电路101₁-101_N的阻抗，以维持回波损耗相对恒定。如本领域技术人员将会理解的那样，这样的可变阻抗电路102₁-102_N可以以用于动态地改变阻抗的任何适当的方式实施，并且以下参照图5讨论根据本发明的实施方式可以采用的这样的电路的一个示例性实现。

在图1的示例性实施方式中，控制电路103对可变阻抗电路102₁-102_N进行控制。控制电路103可以以任何适当的方式实现，实现方式的示例可以包括执行用于对可变阻抗匹配电路进行控制的软件代码的微处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。例如，响应于通过控制电路103接收到的请求，请求对系统100内输入路径105₁-105_N中的活动路径的数目的改变(例如，请求启用电路101₁-101_N中的另外一个电路，或者请求停用电路101₁-101_N中的一个活动电路)，控制电路103对可变阻抗电路102₁-102_N中的一个或者多个电路进行控制以动态地调节它的相应的电路101₁-101_N的阻抗，从而针对满足对活动输入路径的数目的请求的改变来维持回波损耗相对恒定。如以下详细讨论的(例如，关于图2)，在某些实施方式中，控制电路103对可变阻抗电路102₁-102_N中的一个或者多个电路进行控制以逐渐地调节它的相应的电路101₁-101_N的阻抗(例如，以多步骤方式)，从而随着时间的推移维持回波损耗相对恒定，借此避免或者最小化当发生活动路径的数目改变时阻抗失配中的瞬时尖峰。

通常期望将活动路径105₁-105_N的阻抗的并行组合与输入源104的阻抗匹配到期望程度，以便具有可接受的回波损耗量。例如，来自源104的输入的阻抗Z_total应当与活动的并行输入路径105₁-105_N的阻抗Z₁，Z₂，...，Z_N的并行组合匹配(到期望的程度)。例如，如果Z_total的阻抗是75欧姆，则可以期望活动的并行输入路径105₁-105_N的阻抗Z₁，Z₂，...，Z_N的并行组合达到总计75欧姆。在这种情况下，如果仅电路101₁是活动的，则电路101₁的输入路径105₁的阻抗Z₁应当有效地与期望的Z_total匹配。例如，一般来讲并且任何不活动的并行路径可以将它的相应的Z值设定得足够高，使得它对并行路径的组合的总阻抗的贡献可以忽略。例如，由于使得Z₁-Z_N中的任何一个或者多个足够高(例如当它们接近无限时)，它们对并行路径的组合的总阻抗的相应的贡献可以忽略。因此，如果只有电路101₁是活动的，则电路101₁的输入路径105₁的阻抗Z₁应当有效地与期望的Z_total匹配，因为可以将Z₂-Z_N的量中的每个量设定得足够高，使得它们对总体阻抗仅具有可忽略的贡献。然后，如果激活电路101₂(除了电路101₁是活动的之外)，则电路101₁的活动的并行输入路径105₁的阻抗Z₁和电路101₂的活动的并行输入路径105₂的阻抗Z₂的并行组合应当与期望的Z_total匹配。

为维持相对恒定的回波损耗，应当维持源阻抗(Z_total)与并行输入路径105₁-105_N的活动路径的阻抗的相对恒定的匹配。为了实现与在任何时间活动的“N”个输入路径的可变的数目匹配，在该实施方式中，每个路径上的阻抗是可编程的。因此，当仅存在一个活动路径(例如，电路101₁的输入路径105₁)时，然后输入阻抗(例如，阻抗Z₁)应当等于一定量以维持与源阻抗(Z_total)的期望关系，以便维持相对恒定的、期望的回波损耗。当系统100内的活动输入路径的数目增加时，每个活动的并行路径的阻抗也相应地改变(通过在控制电路103控制下的可变阻抗电路102₁-102_N)，使得组合的并行总数将等于与用于维持与源阻抗(Z_total)的期望关系的量，以便维持相对恒定的、期望的回波损耗。因此，该示例性实施方式高度可编程使得输入路径105₁-105_N中的活动路径的数目可以动态地改变，从而可以从1到“N”的任何数目个并行输入路径105₁-105_N可以在任何时间上活动，并且可以动态地调节或者“调谐”每个活动路径的阻抗以在活动路径的数目的这样的动态改变中维持回波损耗相对恒定。

在一个实施方式中，每个输入路径可以使得它的阻抗在一定阻抗范围上进行调整(例如，经由它的相应的电路的可变阻抗电路)。因此，输入路径105₁-105_N中的任何路径可以调谐成例如主导阻抗或者最小贡献者阻抗。例如，假定在给定时间上，所有“N”个输入路径105₁-105_N都活动，并且这“N”个输入路径的阻抗的并行组合与Z_total源阻抗匹配。然后，当去激活输入路径105₁-105_N中的一个或者多个路径(例如，关闭或者断开相应的电路101₁-101_N)时，剩余活动输入路径的阻抗动态地调节(经由它们相应的可变阻抗电路)以维持这些阻抗的并行组合与Z_total源阻抗的匹配(并且从而回波损耗)相对恒定。例如，在一个实施方式中，当去激活电路101₁-101_N中的一个电路时，它的相应的可变阻抗电路102₁-102_N将它的阻抗调节到较高(例如，使它的相应的Z值足够高，使得这样的去激活电路对并行路径的组合的总体阻抗的贡献可忽略)，并且然后剩余活动电路的可变阻抗电路将它们的阻抗中的每一个阻抗调节得低一些，以保持阻抗的并行组合相对恒定。如果去激活电路101₁-101_N中的另一个电路，则该电路相应的可变阻抗电路102₁-102_N将它的阻抗调节到较高，并且然后剩余活动电路的可变阻抗电路将它们阻抗中的每一个阻抗调节得更低一些，以保持阻抗的并行组合相对恒定。

优选地，控制电路103对可变阻抗电路102₁-102_N中的一个或者多个电路进行控制以逐渐地调节它的相应电路101₁-101_N的阻抗(例如，以多步骤方式)，以随着时间的推移维持回波损耗相对恒定，借此避免或者最小化当发生活动路径的数目改变时阻抗失配中的瞬时尖峰。例如，图2示出了图示多个活动的并行输入路径105₁-105_N的并行组合的阻抗200随着时间的推移的示例的曲线图。在该示例中，期望将阻抗200的并行组合维持相对恒定在75欧姆。在图示的示例中，在t₁时刻，激活并行输入路径的另外一个路径，如果不考虑，这将会导致阻抗中的瞬时尖峰201。例如，假定图1的系统100支持高达10个的并行电路，即“N”等于10。进一步假定在t₀时刻，10个电路101₁-101_N中的4个电路是活动的，并且然后在t₁时刻，接收到(例如通过控制电路103)激活电路101₁-101_N中的第5个电路的请求。再次，如果不考虑，附加电路的这样的激活将会导致阻抗中的瞬时尖峰201。然而，本发明的某些实施方式避免了这样的瞬时尖峰201，并且替代地逐渐调整阻抗以维持它相对恒定，如图2中t₁时刻处的相对恒定的阻抗202所表示的。

因此，通过可控制地调谐阻抗(经由可变阻抗电路102₁-102_N中的一个或者多个电路)以在某一时段上一点点地增加或者减小并行输入路径中的一个或者多个路径的阻抗，以到达期望的阻抗，可以避免非常大的瞬时改变(或者尖峰)而代之以做出非常小的瞬时改变。小的瞬时改变可以在相对于解调相对长的时间段上展开(或者分配)，并且结果是可以在不在任何时间上引起显著信号恶化的情况下做出总体上较大的改变。

在相对于解调相对长的时间段上发生的较小的瞬时改变期间经历的恶化的量将优选地足够小，以与系统内通常经历的正常改变(即在系统操作期间，当对活动输入路径的数目的改变恒定时)类似，并且因此活动路径数目的改变可以不会导致随着时间的推移在阻抗的一致性(或者回波损耗)中观测到可辨别的差异。

在一些常规系统中，例如在名称为“Multiple RF Path Amplifiers”的美国专利No.7,417,508(此后称作“‘508专利”)中，系统可以具有为维持与外部接口的阻抗匹配而实现的、固定的输入阻抗匹配电路和固定的输出阻抗匹配电路。例如，‘508专利关于其图4描述了包括固定的输入匹配电路410和固定的输出匹配电路470的微波放大器系统495，采用这两个电路以分别经由微波输入端口400和微波输出端口480与外部网络接口连接(参见例如第6栏第38-62行)。‘508专利提出了在其内部放大器(在系统495内布置在固定的输入匹配电路410和固定的输出匹配电路470之间)和固定的输出匹配电路470之间的可变输出阻抗匹配。‘508专利涉及其内部放大器和固定输出匹配电路470之间的阻抗匹配，而不是与输入源的匹配。另外，‘508专利涉及用于其内部放大器和系统495的固定的输出匹配电路470之间的匹配的可变阻抗，而不是用于系统495与外部接口的匹配的可变阻抗。即，当在系统495内内部地改变阻抗匹配以用于将其内部放大器的阻抗与系统的固定的输出匹配电路470匹配的同时，通过使用固定的输出匹配电路470实现与外部接口的阻抗匹配(例如，微波输出端口480)。另外，‘508专利看似并未提出任何对阻抗的逐渐调节以避免瞬时尖峰，例如图2中示出的尖峰201。

如在此进一步讨论的，本发明的某些实施方式响应于系统100内电路101₁-101_N的活动电路的数目的改变而采用系统100内阻抗的动态调节，以便维持阻抗相对恒定以与外部接口匹配。就这一点而言，并不需要固定的输入匹配电路和/或固定的输出匹配电路(如在‘508专利中实现的)以用于与外部接口(例如，电缆、天线、微波端口等)进行接口连接从而与网络进行接口连接。另外，在某些实施方式中，如在此进一步讨论的，以相对平稳的方式进行阻抗的动态调节以在不干扰电路101₁-101_N的活动电路上的信号的情况下(即，不引发图2中示出的尖峰201)允许实时调节。

为了帮助最小化阻抗改变的幅度(可能由于输入路径105₁-105_N的活动路径的数目改变而需要)，在一个实施方式中，可以包括附加的主导的可编程匹配阻抗块以提供阻抗的部分。例如，图3示出根据本发明一个实施方式、进一步包括这样的主导的可编程匹配阻抗块301的示例性系统300的方框图表示。如与图1的系统100一样，系统300也包括多个电路101₁-101_N，所述多个电路101₁-101_N经由输入路径105₁-105_N与输入源104通信地耦合。电路101₁-101_N中的每个电路也包括可变阻抗电路102₁-102_N，所述可变阻抗电路102₁-102_N可以通过电路103进行控制以改变输入路径105₁-105_N的阻抗，如以上关于图1讨论的。

在该示例中，在源104和并行输入路径105₁-105_N之间插入附加的电路块301以提供阻抗的部分。即块301提供阻抗的部分，当该部分添加到路径105₁-105_N中的活动路径的阻抗的并行组合时，优选地导致与源104的阻抗匹配到期望程度的阻抗。例如，来自源104的输入的阻抗Z_total应当与通过主导的可编程匹配阻抗块301和活动的并行输入路径105₁-105_N的阻抗Z₁，Z₂，...，Z_N的并行组合提供的阻抗Z_in匹配(到期望的程度)。例如，如果阻抗Z_total是75欧姆，则可以期望Z_in加上活动的并行输入路径105₁-105_N的阻抗Z₁，Z₂，...，Z_N的并行组合达到总计75欧姆。

通过实现Z_in的某一幅度，可以减小必须在路径105₁-105_N上执行的阻抗Z₁-Z_N的幅度改变，借此进一步帮助降低响应于活动路径105₁-105_N的数目改变所需的瞬时改变的量。作为示例，主导的可编程匹配阻抗块301可以配置成供应期望阻抗的近似一半(例如，在上述示例中大约是期望的75欧姆的一半)。可以采用任何适当的电路来实现块301，例如微处理器、ASIC、FPGA等。在某些实施方式中，块301可以提供恒定/固定的阻抗(例如，提供例如75欧姆的一半的恒定阻抗)，其中在其他实施方式中，块301可以是可编程的以不时地动态改变(例如，在电路103的控制下)它的阻抗。

另外，在某些实施方式中，响应于改变活动路径的数目的请求，可以动态地调节并行活动路径105₁-105_N的多个路径的阻抗以维持与源104相对恒定的阻抗匹配。在某些实施方式中，不仅基于活动路径的数目维持输入阻抗恒定，当开启和关闭耦合到各种并行路径的电路时，也随着时间的推移维持阻抗相对恒定。因此，在某些实施方式中，路径中的每个路径以较小的步长增量逐渐地改变以便当电路101₁-101_N中的电路动态地开启和关闭时，不改变其他路径的行为。

在某些实施方式中，图1和图2的电路101₁-101_N可以是多个接收机(例如，包括调谐器)。图4示出示例性系统400，在该系统中多个接收机耦合到共同源(例如，同轴电缆)104。在该示例中，每个接收机包括接收信号的低噪声放大器(LNA)，示出为LNA 401₁-401_N。当然，如本领域技术人员将很容易理解的，接收机中还包括其它的组件。在某些实施方式中，诸如通过使用可操作为在整个增益范围内提供期望的低噪声和线性度的LNA，接收机可以适合于以非常低的噪声系数操作，与此同时适应宽输入频带(例如，50MHz到1GHz有线电视频带)以及在不同信号水平提供的多模式信号。

在图4的该示例中，LNA 401₁-401_N中的每个LNA包括相应的可变阻抗电路102₁-102_N，所述可变阻抗电路102₁-102_N通过控制电路103以这里进一步描述的方式进行控制。图4的该示例性实现示出的实施方式与以上讨论的图3的实施方式一致，其中图3的电路101₁-101_N是图4中的LNA 401₁-401_N。因此，在图4的该示例性实施中，主导的可编程匹配阻抗块301正如以上关于图3讨论的。当然，在其他实施方式中，具有多个接收机的系统400可以省略这样的主导的可编程匹配阻抗块301，例如以上关于图1的示例性系统100所讨论的。

可以期望实现能够同时对多个频带进行解调的系统。因此，例如，可以实现类似于图4的系统400的系统，以包括N个单独的接收机(或者“调谐器”)，这N个单独的接收机都同时工作但是都绑定到单个源输入104。作为一个示例，可以将输入频带数字化，并且可以将输入频带的块滤波到N个(例如，10个)不同的调谐器中以协调不同频率。可以实施这样的系统以有效地提供数字网关，其中在位置(例如，在居住住宅)内的输入点处捕获频谱，并且然后分配该频谱。因此，在住宅的某一输入点处存在单个盒，例如在此处光纤或者其他输入源104进入，并且在此处捕获整个带宽以及在此处对带宽的部分进行划分(例如，通过系统400)并发送到住宅中的不同地方。例如，可以捕获1千兆赫(GHz)的输入频带，并且可以将其分裂为10个100兆赫(MHz)宽的块。传统地，不以这种方式对这样的输入频带进行分裂(或者分配)，而是通常实现仅可以获取总计至多100MHz的单个调谐器。因此，在这样的传统的实现中，所有需要的信道必须驻留在该100MHz中。然而，示例性系统400可以允许将经由源104接收的1GHz输入频带，并且允许将输入频带分裂为，例如10个100MHz块(例如，其中N＝10)，所述块在N个并行路径上传送到LNA 401₁-401_N。可以动态地关闭或者开启LNA 401₁-401_N中的任何LNA，借此动态地改变并行路径的活动路径的数目，并且本发明的实施方式提供了用于在这样的改变中维持回波损耗相对恒定的技术。

图5示出可以实现(例如，作为图1、图3和图4中的可变阻抗电路102₁)的可变阻抗电路102A的一个示例性实现。当然，如本领域技术人员将容易认识到的，根据本发明的实施方式可以采用可变阻抗电路的其他实现。在图5的示例中，实现了多个分流电阻503₁-503₄，这些电阻中的任何一个电阻可以经由选择性地使场效应晶体管(FET)502₁-502₄中的任何一个晶体管导通的控制电路501而可控制地接通。尽管在该示例中图示了4个分流电阻，但在给定实现中可以实现任何数目的这样的分流电阻以允许期望范围的阻抗调谐。可以将分流电阻实现成有效地对应于二进制计数布置。例如，电阻503₁-503₄可以分别是0.5欧姆、1欧姆、2欧姆以及4欧姆。

控制电路501可以是图1和图3的控制电路103或者可以与控制电路103通信地耦合。响应于对活动输入路径105₁-105_N数目的改变的请求，控制电路501可以在一段时间内选择性地使FET502₁-502₄导通或截止，以将对应阻抗逐步地向上或者向下步进到针对输入路径中的相应的一个路径的期望的量，以便随着时间的推移维持阻抗相对恒定。以这种方式，可以避免图2中示出的瞬时尖峰201，并且替代地可以当并行输入路径105₁-105_N的活动路径的数目发生改变时，维持相对恒定的阻抗(如图2中的202)。

作为逐渐地调节一个系统内并行路径的阻抗以便在这样的路径的活动路径的数目改变的同时维持并行路径的组合的总阻抗相对恒定的一个说明性示例，假定系统100(图1)包括10个接收机(即，N＝10，并且其中电路101₁-101_N中的每个电路包括接收机)，并且进一步假定关于图2，在t₀时刻，10个接收机中的4个是活动的。然后在t₁时刻，做出第5个接收机将变得活动的请求。如果不考虑，则附加接收器的这种激活将会导致阻抗中的瞬时尖峰201，如图2所示。根据本发明的一个实施方式，可以执行用于逐渐地调节并行路径中的一个或者多个路径的阻抗的操作，以避免这样的尖峰201，并且替代地维持并行路径的组合的总阻抗相对恒定202。

例如，在激活第5个接收机之前，可以设定它的相应的可变阻抗匹配电路，以提供足够高的Z值，使得它对并行路径的组合的总阻抗的贡献可以忽略。例如，该第5个接收机的可变阻抗电路的所有FET 502₁-502₄都可以导通，由此提供高的总Z值。当激活第5个接收机时，第5个接收机的可变阻抗电路可以逐渐地减小它的总阻抗，各自通过选择性地在例如一个符号周期(例如，特定数字通信标准的)的一段时间上使FET 502₁-502₄导通或者截止。例如，这可以是每次调节1毫秒(ms)量级。因此，对于该示例，它可以花费最大4ms的时间用于逐渐地改变阻抗。另外，同时，其他4个活动的并行路径的一个或者多个路径的可变阻抗电路可以调节它们的相应的阻抗，使得在4ms调节时间段结束时(在以上示例中)，5个活动的接收机的组合的总阻抗总计为对于4个活动的接收机在t₀时刻先前观测到的阻抗。

通过示例的方式，在一些示例中，可以期望向1个接收机添加9个接收机(针对以上讨论的示例性N＝10的情况)，这可能需要4x9x1ms＝36ms的时间量以进行在以上示例中的转换。如果图5中的仅一个元件将会导致事件(例如，图2中的尖峰201)，则可以采用该技术。

图6示出根据本发明一个实施方式的示例性操作流程图。在块61中，系统中活动的多个并行路径动态地改变，其中并行路径均耦合在共同源和多个电路中的相应的一个电路之间。在某些实施方式中，通过控制电路(例如，以上讨论的控制电路103)接收对改变活动的并行路径的数目的请求(例如，激活或者去激活相应的诸如接收机的电路的请求)。

在操作块62中，可变阻抗电路(例如，以上讨论的电路102₁-102_N)动态地调谐并行路径中的一个或者多个路径的阻抗，以在活动的并行路径的数目改变期间维持与共同源的阻抗匹配相对恒定。例如，在某些实施方式中，阻抗匹配维持与在系统的正常操作期间(即，在未发生活动的并行路径的数目改变时的时间期间)所经历的阻抗匹配一致，如块602中指示的。以这种方式，根据本发明的某些实施方式，当改变并行路径的活动路径的数目时，不会在阻抗匹配中观测到明显的差异(如尖峰)。作为一个示例，图2图示了示出根据本发明的某些实施方式的曲线图，当改变系统中并行路径的活动路径的数目时，可以观测到匹配到75欧姆的相对恒定的阻抗(由此避免了尖峰201)。

在某些实施方式中，响应于所请求的改变，针对并行路径中的每个路径确定期望的阻抗量(例如，通过控制电路103)，如操作块603所指示的。因此，当激活或者去激活电路101₁-101_N中的电路时，可以关于每个并行路径应当被设定的阻抗量进行确定，以维持与源104相对恒定的阻抗匹配。在某些实施方式中，然后在某一时间段上一点点地逐渐将并行路径中的一个或者多个路径的阻抗调节(或者步进)到它的相应的确定的期望的阻抗量，如块604中指示的。如以上讨论的，通过在一段时间上以较小增量的方式渐进地调节并行路径的阻抗，可以避免可以引起回波损耗增加并且由此引起不期望的信号退化的较大瞬时尖峰(例如，图2的尖峰201)。

而且，尽管已经详细描述了本发明及其优势，但应当理解在此可以在不脱离由所附权利要求限定的本发明的精神和范围的情况下进行各种改变、替代和变更。此外，本中请的范围并不旨在限于说明书中描述的过程、机械、制造、物质组成、装置、方法和步骤的特定实施例。正如本领域技术人员通过本发明的公开内容可以容易地理解的那样，根据本发明可以利用执行与本文所描述的对应实施例基本相同功能或实现基本相同结果的当前存在或后来将开发的过程、机械、制造、物质组成、装置、方法或步骤。因而，所附权利要求旨在将这些过程、机械、制造、物质组成、装置、方法或步骤包括其范围内。

Claims

1.一种用于保持期望回波损耗的系统，包括：

多个并行信号路径，所述多个并行信号路径均同时通信地耦合在多个电路中的相应的一个电路与共同外部源之间；以及

多个可变阻抗电路，所述多个可变阻抗电路均被包括在所述多个电路中的相应的一个电路中，用于动态地改变所述并行路径中的一个或者多个路径的阻抗，以在活动的所述并行路径的数目动态地改变的同时维持与所述共同外部源的阻抗匹配相对恒定。

2.根据权利要求1的系统，其中所述共同外部源包括与外部网络的接口。

3.根据权利要求1的系统，其中所述共同外部源包括用于经由外部网络接收输入的输入源。

4.根据权利要求1的系统，其中所述共同外部源包括电缆或者天线。

5.根据权利要求1的系统，其中所述多个电路包括接收机。

6.根据权利要求1的系统，其中所述多个电路包括低噪声放大器(LNA)。

7.根据权利要求1的系统，其中所述可变阻抗电路包括：

对于所述多个并行信号路径中的每个信号路径的可变阻抗电路，用于动态地改变所述多个并行信号路径中的它的相应的一个信号路径的阻抗。

8.根据权利要求1的系统，其中所述多个并行信号路径包括“N”个信号路径，所述N是大于1的任何数，以及其中所述可变阻抗电路包括N个可变阻抗电路，所述N个可变阻抗电路中的每个可变阻抗电路可操作为动态地改变所述N个并行信号路径中的相应的一个信号路径的阻抗。

9.根据权利要求1的系统，进一步包括：

控制电路，用于接收对动态地改变活动的所述并行信号路径的数目的请求，并且响应于所述请求，用于控制所述可变阻抗电路以用于动态地改变所述并行路径中的一个或者多个路径的阻抗以在满足所述请求时维持与所述共同外部源的阻抗匹配相对恒定。

10.一种用于保持期望回波损耗的系统，包括：

多个并行信号路径，所述多个并行信号路径均同时通信地耦合在多个电路中的相应的一个电路与共同外部源之间；

可变阻抗电路，用于动态地改变所述并行路径中的一个或者多个路径的阻抗，以在活动的所述并行路径的数目动态地改变的同时维持与所述共同外部源的阻抗匹配相对恒定；

控制电路，用于接收对动态地改变活动的所述并行信号路径的数目的请求，并且响应于所述请求，用于控制所述可变阻抗电路以用于动态地改变所述并行路径中的一个或者多个路径的阻抗以在满足所述请求时维持与所述共同外部源的阻抗匹配相对恒定，其中所述对所述可变阻抗电路进行控制包括使所述可变阻抗电路在一段时间上渐进地调节所述并行路径中的所述一个或者多个路径的阻抗。

11.根据权利要求10的系统，其中所述阻抗的渐进调节足够平缓，以便避免与所述共同外部源的阻抗失配中的尖峰，所述阻抗失配与当所述活动的并行路径的数目保持恒定时的所述系统的正常操作不一致。

12.根据权利要求1的系统，其中不在所述多个电路与所述共同外部源之间实现固定的阻抗匹配电路。

13.一种用于保持期望回波损耗的方法，包括：

动态地改变系统中活动的并行路径的数目，其中所述并行路径均通信地耦合在多个电路中的相应的一个电路与共同外部源之间；以及

通过可变阻抗电路，动态地调谐所述并行路径中的一个或者多个路径的阻抗，以在所述活动的并行路径的数目改变期间维持与所述共同外部源的阻抗匹配相对恒定，其中所述相对恒定阻抗匹配包括足够恒定阻抗匹配以便避免与所述共同外部源的阻抗失配中的尖峰，所述阻抗失配与当所述活动的并行路径的数目保持恒定时的所述系统的正常操作不一致。

14.一种用于保持期望回波损耗的方法，包括：

通过可变阻抗电路，动态地调谐所述并行路径中的一个或者多个路径的阻抗，以在所述活动的并行路径的数目改变期间维持与所述共同外部源的阻抗匹配相对恒定，其中所述动态地调谐包括：

在一段时间上渐进地调节所述并行路径中的所述一个或者多个路径的阻抗。

15.根据权利要求14的方法，其中阻抗的所述渐进调节足够平缓以便避免与所述共同外部源的阻抗失配中的尖峰，所述阻抗失配与当所述活动的并行路径的数目保持恒定时的所述系统的正常操作不一致。

16.一种用于保持期望回波损耗的系统，包括：

多个并行信号路径，所述多个并行信号路径均通信地耦合在多个电路中的相应的一个电路与共同外部源之间；

用于接收对动态地改变活动的所述并行信号路径的数目的请求的装置；以及

用于响应于所述请求，动态地改变所述并行路径中的一个或者多个路径的阻抗的装置，当满足所述请求时，与所述共同外部源的阻抗匹配和与所述共同外部源的正常阻抗匹配一致，其中所述正常阻抗匹配是在其中所述活动的并行路径的数目保持恒定的所述系统的操作期间与所述共同外部源的阻抗匹配。

17.根据权利要求16的系统，其中所述共同外部源包括输入源，其中所述多个电路包括多个接收机，其中所述输入源提供宽带信号，以及其中所述宽带信号划分成多个部分，所述部分中的每个部分传送给所述接收机中的相应的一个接收机。

18.根据权利要求16的系统，其中不在所述多个电路与所述共同外部源之间实现固定的阻抗匹配电路。

19.根据权利要求16的系统，其中所述用于动态地改变阻抗的装置包括：

对于所述多个并行信号路径中的每个信号路径的可变阻抗电路，用于动态地改变所述多个并行信号路径中的相应的一个信号路径的阻抗，其中所述多个并行信号路径包括“N”个信号路径，所述N是大于1的任何数，并且其中所述可变阻抗电路包括N个可变阻抗电路，所述N个可变阻抗电路中的每个电路可操作为动态地改变所述N个并行信号路径中的相应的一个信号路径的阻抗。