CN102165700A - 构成低密度奇偶校验码的方法、发送装置和接收装置 - Google Patents

Abstract

公开了利用循环分布构成用于下一代移动通信或深空通信的低密度奇偶校验(LDPC)码的方法、以及发送/接收装置和系统。该方法包括：块循环决定步骤，决定LDPC码的基本矩阵中的、由非零的循环移位元素值构成的块循环的分布：优先级决定步骤，基于决定了的块循环的分布，决定各个块循环中包含的非零的循环移位元素值的优先级；以及计算步骤，对LDPC码的校验矩阵的所有大小的置换元素求最大公约数，并对其进行素因子分解。根据该方法，能够使在利用所有不同的置换元素得到的结构化LDPC码的实际的校验矩阵的所有矩阵中都不包含短环。

Description

构成低密度奇偶校验码的方法、发送装置和接收装置

技术领域

本发明涉及通信领域中，利用最适合化的循环分布(cycle distribution)构成低密度奇偶校验码(LDPC Code：Low Density Parity-Check Code，以下称为“LDPC码”)的方法、以及其发送装置、接收装置和发送接收系统。特别涉及基于块循环(Block Cycle)，有效地去除使用不同的置换元素所得的结构化LDPC码的校验矩阵中的短环(short loop)的方法、以及其发送装置和接收装置。

背景技术

近年来，随着技术的发展，在无线通信系统中，能够以非常高的速率传输数据。因此，与现有技术相比，需要更高效率的编码方式。低密度奇偶校验(LDPC)码是在大约最近十年之间被重新发现的非常有效的前向纠错编码方法(Forward Error Correcting codes，前向纠错码)。在极长的码字长(code word length)的条件下，LDPC码已接近香农极限(Shannon Limit)，所以被视为特播码的有效的替代技术，用于下一代移动通信和深空通信(deep space telecommunication)的可能性大。

LDPC码在1962年由哥拉格(Gallager)最初发现。LDPC码是指，基于奇偶校验矩阵定义的代码，并具有各列包含较小的常数j(j≥1)即1，各行包含较少的常数k(k＞j)即1的特性。哥拉格证明了这些码字间的最小距离随着代码长度的增加而线性地增加、以及在BSC(Binary Symmetric Channel：二进制对称信道)中，解码差错率(decoding error rate)随着代码长度的增加而减小。

由于在1981年，唐纳(Tanner)发表了使用图表表示码字的概念，所以使LDPC码的校验矩阵与称为唐纳图的双向二部图(bipartite graph)对应关联。使用唐纳图构成的LDPC码能够通过并行解码(parallel decoding)而大幅降低解码的复杂性。唐纳还详细分析和-积(Sum-Product)算法以及最小和(Min-Sum)算法的两个信息传递算法，证明了基于有限/无环路的唐纳图的和-积解码法以及最小和解码法的最适合性。但是，唐纳图实际上使用随机的图表而构成，无法避免短环(short loop)存在于唐纳图内，而这些短环导致解码信息的重复传递，在解码过程的消息间无法满足独立性假定，对迭代解码(iterative decoding)算法的收敛性造成恶劣影响。

在1996年，Mackay、Spielman等人重新发现了LDPC码具有与特播(turbo)码同样的优异功能，并且在码长较长时，其超越特播码。当前，关于LDPC码，主要集中于以下的方向进行研究。

第一为，不在GF(2)上构成LDPC码，而在GF(4)、GF(8)等多元(GF(q))的伽罗瓦扩张(Galois extension)体上进行编码的问题。Mackay、Davey等人在该方向上进行许多研究，获得了出色的成果(参考文献1：D.J.C.MacKay，R.M.Neal“Near Shannon Limit Performance of low density parity check codes”，Electronics Letters，32(18)：1645-1646，August 1996.Reprinted Electronics Letters，vol 33，no 6，13th March 1997，p.457-458)(参考文献2：M.C.Davey，D.J.C.MacKay“Low density parity check codes over GF(q)”，In Proceedings of the1998 IEEE Information Theory Workshop，p.70-71、IEEE，June 1998)。通过仔细构成多元校验矩阵，能够大幅提高性能。

第二为，在哥拉格提出的LDPC码中，校验矩阵的列和行的权重固定，通常称为规则LDPC码(Regular LDPC或哥拉格码)。Luby、Mitzenmacher、Shokrollahi、Spielman最先发表了构成非规则的二元LDPC码(Irregular LDPC)(参考文献3：M.Luby，M.Mitzenmacher，M.A.Shokrollahi，D.A.Spielman，V.Stemann“Practical loss-resilient codes”，Proc.29th Annu.Symp.Theory of Computing，1997，p.150-159)。

Luby在1998年，发表了减少行、列的权重的限制，构成每个列(行)的权重不同的非规则LDPC码。根据研究结果，与当初的哥拉格码相比，非规则LDPC码的性能大幅提高。当前，最适当地组合这些两个研究方向，进行性能更高的非GF(2)的非规则LDPC码的探求。令人惊讶的是，Davey发现了性能比特播码更优异的LDPC码(参考文献4：Matthew C.Davey，“PHD Thesis：Error-correction using Low-Density Parity-Check Code”，Gonville and Caius College，Cambridge，1999)。

发明内容

发明要解决的问题

由于解码算法相对简单、以及硬件的等级提高，所以1998年以来，LDPC码的硬件的实现成为令人关注的研究主题。Flarion公司制造吞吐量为10Gb/s的LDPC解码芯片(decoding chip)。另外，根据LDPC的解码算法，能够实现更高阶数中的并行处理，所以预料会被广泛应用。

然而，在如上所述的现有技术中，无法解决因短环的存在而使LDPC解码算法的性能劣化的问题。

本发明提供基于块循环(block cycle)，有效地去除具有较小的环路长度(loop length)的短环的方法、以及其发送装置、接收装置、发送接收系统。根据该方法，通过不使在结构化LDPC码(Structured LDPC codes)的基本矩阵中重叠(overlap)的块循环中的循环移位元素包含结构化LDPC码的所有置换元素(expanding factor)的最大公约数，有效地去除实际的校验矩阵中存在的短环，生成具有更优异的纠错性能的结构化LDPC码。

根据本发明的一种形态，提供利用循环分布构成LDPC码的方法，所述循环分布包括：块循环决定步骤，决定LDPC码的基本矩阵中的、由非零的循环移位元素值构成的块循环的分布；优先级决定步骤，基于决定了的块循环的分布，决定各个块循环中包含的非零的循环移位元素值的优先级；以及计算步骤，对LDPC码的校验矩阵的所有大小的置换元素求最大公约数，并对其进行素因子分解。

根据本发明的方法，由于根据重叠的块循环，决定能够实现的实际的环路长度的上限，所以通过不使交叉的块循环中的循环移位值包含结构化LDPC码的所有置换元素的最大公约数，能够保证利用所有不同的置换元素获得的结构化LDPC码的实际的校验矩阵中不包含短环。

根据本发明的另一个形态，提供发送装置，所述发送装置包括：编码单元，根据上述方法，进行LDPC编码；调制单元，对所述LDPC编码后的比特序列进行调制，生成数据码元；以及发送单元，发送所述数据码元。

根据本发明的进一步的另一个形态，提供接收装置，所述接收装置包括：接收单元，接收从发送侧发送的信号；分离单元，将接收到的数据信号分离为数据串和控制信息；解调单元，对来自所述分离单元的所述数据串进行解调；以及解码单元，根据上述方法，对解调了的数据串进行解码，进行接收结果状态ACK/NACK(ACKnowledgement/Negative ACKnowledgement，肯定确认/否定确认)的判定。

附图说明

图1是表示LDPC码的校验矩阵、以及行权重和列权重的图。

图2是LDPC码的唐纳图。

图3a是以校验矩阵和唐纳图的形式，表示与LDPC码对应的唐纳图中的循环的示意图。

图3b是以校验矩阵和唐纳图的形式，表示与LDPC码对应的唐纳图中的循环的示意图。

图4是表示IEEE 802.16e标准的编码率3/4的LDPC码的奇偶校验矩阵的图。

图5是使用置换元素z_f置换基本矩阵而得到的、实际的编码中使用的校验矩阵的示意图。

图6是关于相互重叠的块循环的示意图。

图7是与基本矩阵中的块循环对应的、实际的校验矩阵中的短环的示意图。

图8是表示在最适当地选择了基本矩阵中的值时，在对应的实际的校验矩阵中不存在短环的示意图。

图9是相互重叠的块循环中的、循环移位值的选择方案的示意图。

图10是包含多个相互重叠的块循环的基本矩阵的示意图。

图11是基于本发明的实施方式的发送装置的结构的示意图。

图12是基于本发明的实施方式的接收装置的结构的示意图。

具体实施方式

以下，结合附图说明本发明的优选实施方式，以进一步明确本发明的上述和其他的目的、特征以及优点。

以下，参照附图详细地说明本发明的实施方式。另外，为了防止对本发明的理解不明确，省略对本发明而言不需要的细节或功能的说明。

为了进一步更好地理解本发明，首先，说明通过LDPC码的校验矩阵定义的行权重、列权重、以及与LDPC码的校验矩阵的行和列对应的LDPC编码的唐纳图。

图1表示通过LDPC码的校验矩阵定义的行权重和列权重。在图1中，矩阵中的某行或某列的非零元素的个数表示对应的行或列的权重。如图1所示，第1列～第12列的列权重依序为3、3、3、3、2、2、2、2、1、1、1、1。

LDPC码实际上是线性块码。图2是与图1所示的LDPC码的校验矩阵的行和列对应的、LDPC编码的唐纳图。如图2所示，在一个唐纳图(也称为二部图(bipartite graph))中表示一个线性码，并记为G＝{V∪C，E}。这里，集合V是由变量节点(variable node)构成的集合，各个变量节点与LDPC码字中相应的列的编码比特对应。集合C表示校验节点(check node)的集合，各个校验节点与各个校验条件式、即LDPC码字矩阵的相应的行对应。集合E表示边缘的集合。

在对应于唐纳图的变量节点的编码比特与某个校验节点所表示的校验条件式有关时(即，在对应于该编码比特的校验矩阵的列矢量中，对应于校验节点的行的元素不是“0”时)，例如，在图1所示的LDPC码的校验矩阵的行和列中，第5行的第2、5、9列的元素不是“0”。因此，能够使用边缘(edge)，将校验节点5分别与变量节点2、5、9连接。另外，将与各个节点连接的边缘的个数称为该节点的阶数(degree)。

因此，与LDPC码的奇偶校验矩阵的各个列对应的编码比特表示为唐纳图中的变量节点，与奇偶校验矩阵的各个行对应的奇偶校验条件式表示为校验节点。当前，为了解析LDPC编码的纠错性能，主要基于上述唐纳图进行对LDPC编码比特的性能的研究。

图3a和图3b分别以校验矩阵和唐纳图的形式，表示与LDPC码对应的唐纳图中的循环的定义。在图3b所示的唐纳图中，上方数字表示与校验矩阵的列对应的变量节点，下方数字表示与校验矩阵的行对应的校验节点。图3b中的各个连接线表示矩阵中的非零元素。在唐纳图中，存在从任意的某个变量节点出发，经由校验节点和变量节点而返回出发点的环路，并且经由的变量节点和校验节点不重复而得到了环路时，将该环路称为“循环”。

例如，如图3b所示，将从变量节点5出发，经过校验节点3、变量节点7、校验节点4、变量节点8、校验节点5而返回作为出发点的变量节点5的、这样的闭合了的路径称为环路。在唐纳图中，长度v的环路是从某个节点出发而再返回该节点的、包含v个边缘的闭合了的路径。将唐纳图中的最短的环路的长度的值称为周长(girth)。在由LDPC码的奇偶校验矩阵定义的唐纳图中，如图3b所示，长度4的环路是能够存在的最短的环路。环路的存在对LDPC编码的迭代解码性能造成影响，是当前的共识(参照参考文献1)，其对迭代解码处理的收敛性造成影响。因此，在LDPC码的构成过程中，需要尽量避免出现短环(例如，长度4或6等长度小于规定值(例如8)的环路)。因此，各个变量节点能够构成的环路的最小的长度决定该变量节点对LDPC迭代解码算法造成的影响。也就是说，某个变量节点能够构成的环路的最小的长度越小，纠错能力越弱。

与特播码相比，LDPC码的解码处理简单且并行度高。但是，由于LDPC码本质上是块码，所以校验矩阵是包含多个零元素的稀疏的矩阵。在通常的情况下，校验矩阵的阶数大，所以求逆运算变得非常复杂，而且编码的复杂性的指数也随着码长的增加而增加。

另外，对系统码(systematic code)而言，由于其编码处理实际上是基于输入的信息比特，决定对应的奇偶校验位(parity bit)的处理，所以优选能够直接利用校验矩阵进行线性编码。另外，由于LDPC的校验矩阵的阶数大，在IEEE802.16e中规定为编码率1/2的LDPC码的最大码长为2304，所以对应的校验矩阵是1152×2304的矩阵。为了在接收侧和发送侧保持这样的矩阵，需要占用多个存储器，而且因为存储器的读取以及与信息比特的乘法操作，引起相应的处理延迟。

基于这些问题，提出了结构化LDPC(Structured-LDPC，或也称为准循环LDPC，Quasi-LDPC)(参照参考文献3和4)。也就是说，通过首先定义阶数小的m×n次的基本矩阵，在实际进行编码时，使用阶数z×z的部分矩阵，置换基本矩阵中的非零元素，从而获得实际的编码中使用的(m×z)×(n×z)的校验矩阵。

图4以IEEE 802.16标准(2005年版，与8.4.9.2.5.1节的LDPC码有关的记载)为例，表示选项之一的编码率3/4的LDPC码的奇偶校验矩阵。如图4所示，这里，示出6行×24列、编码率3/4的LDPC码的基本矩阵。图4中的元素“-1”实际上与图1中的元素“0”对应，除了“-1”以外的元素表示对应的循环移位值。该基本矩阵中的各个元素表示所有z×z的部分矩阵，能够根据z的大小的不同，使用同一的基本矩阵，获得编码率相同但码长不同的一组LDPC码。若从矩阵的置换方面来看，则图4中的元素“-1”表示z×z的所有元素零矩阵，其他的元素表示对z×z的单位矩阵的列，以{p(f，i，j)}所表示的值进行循环移位所得的部分矩阵。z取的值与在标准中定义了的置换元素z_f，f∈[0，18]对应。元素“0”表示未进行循环移位的单位矩阵，从对应的置换元素z_f和矩阵中的“非零”以及“-1”元素，根据下式(1)进行计算而获得其他的移位的值{p(f，i，j)}。

其中，p(i，j)表示循环移位值。

由上述内容可知，根据z取的值的不同，从同一个LDPC编码的基本矩阵，获得一连串的离散性的码长。图5的右侧的矩阵是置换后的校验矩阵。矩阵的左侧的元素a与系统位对应，且表示原来的信息比特的比特数。根据标准，在基本矩阵中，将与系统位部分对应的列数定义为kb，kb与从基本矩阵的列数(nb)减去行数(mb)所得的数相等。实际的校验矩阵的阶数是将置换元素z_f分别与列数(nb)和行数(mb)相乘所得的阶数。例如，在设定为置换元素z_f＝3时，如图5的右侧的矩阵所示，实际的校验矩阵为6行×3×8列×3＝18行×24列的矩阵。

在IEEE 802.16e标准中，z取的值的范围为24～96，步长(step size)为4。这里，步长是指，连续的z取的值的间隔。例如，z＝24的后续的值依序为28，32，36，...，88，92，96。也就是说，规定合计19个置换元素z的值，记为z₀＜z₁＜...＜z₁₈。由于LDPC的基本矩阵为恒定，所以通过变更置换元素，获得从同一个基本矩阵生成的、阶数不同但编码率相同的一连串的校验矩阵。将这样的结构称为结构化LDPC码。

图5表示使用置换元素z_f置换基本矩阵而得到的、实际的编码中使用的校验矩阵。在图5中，左侧为结构化LDPC码的基本矩阵，右侧为置换后的校验矩阵。由图5可知，结构化LDPC码的基本矩阵之中的非零元素实际上与z×z的部分矩阵对应。因此，在基本矩阵中这些非零元素是小块，所以将这些非零元素构成的环路称为块循环(block cycle)(参照图3a的左上侧的正方形块循环)。因此，块循环是由基本矩阵中的非零元素构成的环路。若不同的块循环重叠，也就是说，若不同的块循环包含共用的非零元素，则这些重叠的块循环构成长度更长的块循环。

图6是关于相互重叠的块循环的示意图。如图6所示，包含长度4的重叠的两个块循环，即包含块循环(a₀₂→a₀₀→a₂₀→a₂₂)和块循环(a₁₂→a₁₁→a₂₁→a₂₂)。这里，使用环路长度，表示用于连接块循环中的变量节点和校验节点间的边缘数。这些两个块循环共用的元素为a₂₂。另外，也存在长度6的块循环、即存在(a₀₂→a₀₀→a₂₀→a₂₁→a₁₁→a₁₂)。这些长度4的重叠的两个块循环能够构成长度14的块循环(或者，也称为链(chain))，即能够构成a₂₂→a₂₁→a₁₁→a₁₂→a₀₂→a₀₀→a₂₀→a₂₂→a₁₂→a₁₁→a₂₁→a₂₀→a₀₀→a₀₂→a₂₂。

能够通过下式(2)，决定基本矩阵中的块循环和校验矩阵中实际存在的环路(或者，也称为物理环路)的环路长度之间的关系。若将块循环的长度L_Bcycle设为2l，将a_i设为块循环中的循环移位值，将z设为结构化LDPC码的基本矩阵的置换元素，将r设为使下式(2)成立的最小的正整数(这里，r为自然数)，则

$\begin{array}{cc}r\·\underset{i=1}{\overset{2l}{\mathrm{\Σ}}}{(-1)}^{i-1}{a}_i\text{\≡0}& \mathrm{mod}Z......\left(2\right)\end{array}$

，在使用置换元素从基本矩阵获得的实际的校验矩阵中，与该块循环对应的实际的校验矩阵中的环路的实际的环路长度为L_Pcycle＝rL_Bcycle＝2lr。在r＝1时为L_Pcycle＝L_Bcycle，在r＞1时为L_Pcycle＞L_Bcycle，即实际的校验矩阵中的环路的实际的环路长度比基本矩阵中的块循环的环路长度长。

若利用在基本矩阵中的同一行或同一列的非零元素的、对于对应的实际的校验矩阵中的实际的非零元素的行和列的坐标造成的影响，下式(3)成立。

a₂₂-a₂₁+a₁₁-a₁₂+a₀₂-a₀₀+a₂₀-a₂₂+a₁₂-a₁₁+a₂₁-a₂₀+a₀₀-a₀₂≡0(mod z)  ...(3)

也就是说，由重叠的多个块循环构成的块循环无论实际的置换元素取的值如何，都为

$\underset{i=1}{\overset{2l}{\mathrm{\Σ}}}{(-1)}^{i-1}{a}_i\≡0$

。因此，此时，一直具有L_Pcycle＝L_Bcycle的关系。因此，重叠的块循环决定能够实现的实际的环路长度的上限。

在结构化LDPC码中，一个基本矩阵与多个不同的置换元素对应，所以能够从一个基本矩阵获得不同阶数的多个校验矩阵，而且还能够从这些校验矩阵获得相同编码率但码长不同的多个LDPC码。通常，通过利用计算机进行搜索的方法，确定基本矩阵中的非零元素，但在该方法中，难以保证从不同的置换元素获得的所有校验矩阵中不存在短环。

图7是实际的校验矩阵中的、与基本矩阵中的块循环对应的短环的示意图。如图7所示，若由基本矩阵中的非零元素a₀₀、a₀₂、a₂₀、a₂₂构成的块循环为a₀₀＝4，a₀₂＝3，a₂₀＝2，a₂₂＝7，则能够基于上式(2)获得(a₀₀-a₀₂+a₂₀-a₂₂)＝6。

(1)在置换元素z＝4时(与图7中的置换元素＝4的情况对应)，为6mod(4)≠0。也就是说，为了使式(2)成立，r必然大于1。此时，如上所述，为L_Pcycle＞L_Bcycle＝4。

(2)在置换元素z＝6时(与图7中的置换元素＝6的情况对应)，为6mod(6)＝0。也就是说，使式(2)成立的最小的正整数是r＝1，如上所述，为L_Pcycle＝L_Bcycle＝4。也就是说，在置换元素z＝6时获得的实际的校验矩阵中，存在长度4的短环。因此，有对置换元素z的19个值，在实际的校验矩阵中存在长度4的短环的情况。如上所述，此时，降低生成的LDPC码解码算法的性能。

也就是说，若选择适当的非零元素的值，则在任一个置换元素的情况下，从基本矩阵生成的实际的校验矩阵中不包含短环。

根据这样的事实，在本发明的实施方式中，基于块循环，有效地去除具有小环路长度的短环。在该实施方式中，在决定结构化LDPC码的基本矩阵的行数和列数、以及对应的非零元素的位置后，还决定各个非零元素的值，生成实际的校验矩阵。在选择出的非零元素的值具有本说明书中所述的特定的性质时，对于所有置换元素，从基本矩阵生成的实际的任一个校验矩阵中都不包含短环。图8是表示在适当地选择基本矩阵中的值时，在对应的实际的校验矩阵中不存在短环的示意图。通过以下的处理，决定各个非零元素的值。

1)决定基本矩阵中的块循环的分布。

2)基于决定了的块循环的分布，对各个块循环，决定该块循环包含的非零元素值的优先级。将高优先级分配给环路长度短的相互重叠的块循环。

3)对可取的所有置换元素，求其最大公约数(GCD，greatest common divider)，并对其进行素因子分解。

4)决定块循环中的非零的循环移位元素的值，以使

$\underset{i=1}{\overset{2l}{\mathrm{\Σ}}}{(-1)}^{i-1}{a}_i$

不包含置换元素的最大公约数的素因子。也就是说，决定块循环中的非零的循环移位元素的值，以使LDPC码的基本矩阵中重叠的块循环中的、非零的循环移位元素不包含LDPC码的所有置换元素的最大公约数。

以下，以IEEE 802.16e标准的规定为例，说明决定各个非零元素值的处理。这里所定义的、置换元素z取的值的范围为24～96，粒度为g_z＝4。这些置换元素被记为z_i，这里，i表示0～18的整数，并且为z₀＜z₁＜...＜z₁₈。因此，能够使用下式(4)表示z_i。

z_i＝4×(6+i)，其中，i∈[0，18]    ...(4)

基于上式，这些19个不同的置换元素全部的最大公约数为4，所以能够分解为2×2。

参照图6，包含长度4的相互重叠的两个块循环，即包含块循环(a₀₂→a₀₀→a₂₀→a₂₂)和块循环(a₁₂→a₁₁→a₂₁→a₂₂)。这些两个块循环的共用元素为a₂₂。另外，在图6所示的重叠中，也存在长度6的块循环、即存在(a₀₂→a₀₀→a₂₀→a₂₁→a₁₁→a₁₂)。这些长度4的重叠的两个块循环能够构成长度14的块循环(或者，也称为链)，其路径为a₂₂→a₂₁→a₁₁→a₁₂→a₀₂→a₀₀→a₂₀→a₂₂→a₁₂→a₁₁→a₂₁→a₂₀→a₀₀→a₀₂→a₂₂。

根据上式(3)，存在a₂₂-a₂₁+a₁₁-a₁₂+a₀₂-a₀₀+a₂₀-a₂₂+a₁₂-a₁₁+a₂₁-a₂₀+a₀₀-a₀₂≡0(mod z)之关系。

也就是说，由重叠的多个块循环构成的块循环无论实际的置换元素取的值如何，总是

$\underset{i=1}{\overset{2l}{\mathrm{\Σ}}}{(-1)}^{i-1}{a}_i\≡0$

成立。因此，此时，一直具有L_Pcycle＝L_Bcycle的关系。

其结果，无论如何选择重叠的块循环中的、非零的循环移位元素a_ij的值，由任意的置换元素构成的实际的校验矩阵中都必然包含长度14的环路。因此，重叠的块循环决定能够实现的实际的环路长度的上限。也就是说，无论如何选择非零元素a_ij的值，在实际的校验矩阵中，能够实现的最大环路长度都为14。因此，使实际的校验矩阵中的环路的分布最适合化，归结为如何选择非零元素a_ij的值，以使与长度4的块循环和长度6的块循环对应的环路的长度尽量接近于14。

根据IEEE 802.16e标准的规定，置换元素z的最大公约数被定义为4。能够将该最大公约数分解为2×2。根据上述步骤3)的记载，为了

$\underset{i=1}{\overset{2l}{\mathrm{\Σ}}}{(-1)}^{i-1}{a}_i$

中不包含置换元素z的最大公约数4的素因子2，长度4的块循环中的非零的循环移位值的元素需要使下式(5)和式(6)成立。

(a₀₀-a₀₂+a₂₂-a₂₀)≠2k，其中，k∈N    ...(5)

(a₁₂-a₂₂+a₂₁-a₁₁)≠2k，其中，k∈N    ...(6)

也就是说，式(5)和式(6)的结果为奇数。因此，为了使式(2)即

$\begin{array}{cc}r\·\underset{i=1}{\overset{2l}{\mathrm{\Σ}}}{(-1)}^{i-1}{a}_i\text{\≡0}& \mathrm{mod}Z\end{array}$

对所有z成立，r必须包含因子4，且为r≥4。由此可知，实际的校验矩阵中的、与长度4的块循环对应的环路的长度为L_Pcycle≥r×L_Bcycle＝16。其显然满足上述最适合化的条件。

对于长度6的块循环，该块循环中包含的非零元素需要使下式(7)成立。

(a₀₀-a₀₂+a₁₂-a₁₁+a₂₁-a₂₀)＝formula(2)+formula(3)  ...(7)

根据上述内容，选择出的非零元素值使式(5)和式(6)的结果为奇数，所以式(7)的结果必然为偶数，包含素因子2。因此，在实际的校验矩阵中，为了使所有置换元素不包含长度6的短环，需要使式(7)的结果不为4的倍数，以使式(2)成立的r的值必须大于1。因此，还能够基于长度4的重叠的两个块循环共用的元素的a₂₂的奇偶，决定上述6个非零元素的选择。也就是说，

1.若a₂₂为奇数，则其他的非零元素的值使(a₀₀-a₀₂-a₂₀)和(a₁₂-a₁₁+a₂₁)都为偶数，并且需要使对于4的余数为互不相同的值。

2.若a₂₂为偶数，则其他的非零元素的值使(a₀₀-a₀₂-a₂₀)和(a₁₂-a₁₁+a₂₁)都为奇数，并且需要使对于4的余数为相等的值。

以下，以a₂₂是偶数的情况为例，详细地说明其他元素的决定方法。在设为两个块循环共用的元素a₂₂＝6的情况下，此时，如图9所示，若对长度4的两个块循环设为a₀₀＝12，a₀₂＝2，a₂₀＝7，a₁₂＝11，a₁₁＝9，a₂₁＝5，则a₀₀-a₀₂+a₂₂-a₂₀(块循环a₀₂→a₀₀→a₂₀→a₂₂)和a₁₂-a₂₂+a₂₁-a₁₁(块循环a₁₂→a₁₁→a₂₁→a₂₂)都为奇数，即为a₀₀-a₀₂+a₂₂-a₂₀≡1(mod 2)且a₁₂-a₂₂+a₂₁-a₁₁≡1(mod 2)。另外，长度6的块循环中的非零元素具有如下性质。

1)将(a₀₀-a₀₂-a₂₀)和(a₁₂-a₁₁+a₂₁)除以4所得的余数相同，即为a₀₀-a₀₂-a₂₀≡1(mod 4)且a₁₂-a₁₁+a₂₁≡3(mod 4)

2)为a₀₀-a₀₂+a₁₂-a₁₁+a₂₁-a₂₀≡2(mod 4)，即上式的结果不是4的倍数

由于式(7)的结果不能被置换元素的最大公约数4整除，所以使式(2)成立的最小的正整数r至少为2的倍数，即必定包含素因子2，所以为r≥2。由此可知，实际的校验矩阵中的、与长度6的块循环对应的环路的长度为L_Pcycle≥r×L_Bcycle＝12。其显然满足上述最适合化的条件。

另外，在基本矩阵中包含多个相互重叠的块循环时，其中，长度越小的重叠的块循环具有更高的优先级。也就是说，最先决定重叠的、短块循环中的非零元素的值。

图10是包含多个相互重叠的块循环的、基本矩阵的示意图。如图10所示，长度4的块循环(a₀₂→a₀₀→a₂₀→a₂₂)和长度4的块循环(a₁₂→a₁₁→a₂₁→a₂₂)重叠，共用的元素为a₂₂。另外，长度6的块循环(a₀₄→a₀₆→a₃₆→a₃₅→a₄₅→a₄₄)和长度4的块循环(a₀₆→a₀₇→a₃₇→a₃₆)重叠，共用的元素为a₀₆和a₃₆。由于前者所包含的、重叠的块循环的长度小于后者，所以前者具有更高的充当优先级。

图11是基于本发明的实施方式的发送站的方框图。在以下的说明中，将数据的发送侧作为发送站，将数据的接收侧作为接收站。如图11所示，发送站包括：LDPC编码单元101、控制单元109、调制单元102、复用单元103、RF(Radio Frequency，无线频率)发送单元104、RF接收单元106、解调单元107、解码单元108、以及天线105。

在LDPC编码单元101中，使用校验码(check code)，以母编码率(mother code rate)进行LDPC编码。基于从控制单元109输入的编码率，将提取出的编码比特序列输出到调制单元102。

在调制单元102中，对LDPC编码比特序列进行调制而生成数据码元，将其输出到复用单元103，并且基于来自控制单元109的控制信息，控制编码率、调制方式和重发。

在复用单元103中，将从调制单元102输入的数据码元、从控制单元109输入的控制信息、以及导频信号进行复用。

在RF发送单元104中，对复用单元103中复用后的基带信号进行变频，将其作为RF信号，并从天线105发送。

在RF接收单元106中，通过天线105接收来自接收站的控制信号(CQI和ACK/NACK信息)，并对其进行变频而作为基带信号。

在解调单元107中，对控制信号(CQI和ACK/NACK信息)进行解调，并将其输出到解码单元108。

在解码单元108中，对调制后的控制信号(CQI和ACK/NACK信息)进行解码，并将其输出到控制单元109。

在控制单元109中，基于从解码单元108输入的、来自各个接收站的控制信号(CQI和ACK/NACK信息)，控制编码率和重发。根据本发明的实施方式，能够使用SINR(Signal Interference Noise Ratio，信干噪比)、平均SIR(Signal Interference Ratio，信噪比)、MCS(Modulation Coding Scheme，调制编码方式)参数作为从接收站报告的CQI(Channel Quality Indicator，信道质量指示符)。

图12是表示基于本发明的实施方式的接收装置的结构的方框图。在以下的说明中，将数据的发送侧作为发送站，将数据的接收侧作为接收站。如图12所示，本发明的实施方式的接收装置包括：RF接收单元202、分离单元203、解调单元204、LDPC解码单元205、控制信号生成单元207、线路质量估计单元206、编码单元208、调制单元209、RF发送单元210、以及天线201。

在RF接收单元202中，经由天线201接收从发送站发送的信号，并对其进行变频而作为基带信号。将接收到的数据信号输出到分离单元203，将接收到的导频信号输出到线路质量估计单元206。

在分离单元203中，将接收到的数据信号分离为数据序列和控制信息(编码率、数据序列长度等)，并将数据序列输出到解调单元204，将控制信息(编码率、数据序列长度等)输出到LDPC解码单元205。

在解调单元204中，对从分离单元203输入的数据序列进行解调。在LDPC解码单元205中，对解调了的数据序列进行纠错解码(LDPC解码)，获得接收数据。另外，进行接收数据的差错校验(error check)，并进行ACK/NACK判定。将作为判定结果的ACK/NACK信号输出到控制信号生成单元207。

在控制信号生成单元207中，基于从线路质量估计单元206输入的CQI和从LDPC解码单元205输入的ACK/NACK信号，生成反馈信息用的帧，并将其输出到编码单元208。

在编码单元208和调制单元209中，对从控制信号生成单元207输入的反馈信息进行编码和调制，并将其输出到RF发送单元210。

RF发送单元210对编码和调制后的信号进行变频而作为RF信号，并从天线201发送。

然而，接收装置中的发送单元(由编码单元208、调制单元209、RF发送单元210构成)既可以采用与发送站的发送单元同样的结构，也可以采用其他的结构。

以上，使用优选的实施方式说明了本发明，但在本发明的想法和范围内能够进行各种变更、置换和追加，对本领域的技术人员而言是显而易见的。因此，本发明的范围并不限定于上述特定的实施方式，应根据添附的“权利要求书”而限定。

另外，在上述实施方式的说明中所使用的各个功能块，典型地被实现为由集成电路构成的LSI(大规模集成电路)。这些功能块既可以被单独地集成为一个芯片，也可以包含一部分或全部地被集成为一个芯片。虽然这里称为LSI，但根据集成程度的不同，有时也被称为IC、系统LSI、超大LSI、或特大LSI。

另外，集成电路化的技术不限于LSI，也可以使用专用电路或通用处理器来实现。也可以使用可在LSI制造后编程的FPGA(Field Programmable Gate Array，现场可编程门阵列)、或者可重构LSI内部的电路单元的连接和设定的可重构处理器。

再有，如果随着半导体技术的进步或者其他技术的派生，出现了代替LSI集成电路化的技术，当然也可以利用该技术来实现功能块的集成化。还有适用生物技术等的可能性。

2008年9月27日提交的第200810168913.9号的中国专利申请所包含的说明书、附图以及说明书摘要的公开内容，全部引用于本申请。

Claims (10)

1.利用循环分布构成低密度奇偶校验码的方法，包括：

块循环决定步骤，决定低密度奇偶校验码的基本矩阵中的、由非零的循环移位元素值构成的块循环的分布；

优先级决定步骤，基于决定了的块循环的分布，决定各个块循环中包含的非零的循环移位元素值的优先级；以及

计算步骤，对低密度奇偶校验码的校验矩阵的所有大小的置换元素求最大公约数，并对其进行素因子分解。

2.如权利要求1所述的利用循环分布构成低密度奇偶校验码的方法，还包括：

循环移位值决定步骤，决定构成块循环的循环移位值，以使下式中不包含置换元素的最大公约数的素因子，

$\underset{i=1}{\overset{2l}{\mathrm{\Σ}}}{(-1)}^{i-1}{a}_i$

其中，2l表示块循环的长度，a_i为构成块循环的循环移位值，i表示置换元素的序号。

3.如权利要求1所述的利用循环分布构成低密度奇偶校验码的方法，

在低密度奇偶校验码的基本矩阵中包含多个相互重叠的块循环时，先决定相互重叠的、块循环的长度短的块循环中的循环移位值。

4.如权利要求3所述的利用循环分布构成低密度奇偶校验码的方法，

在低密度奇偶校验码的基本矩阵中包含不同的块循环共用的循环移位值时，决定共用的循环移位值，以使重叠的块循环为更长的块循环。

5.如权利要求2所述的利用循环分布构成低密度奇偶校验码的方法，

在低密度奇偶校验码的基本矩阵中包含多个相互重叠的块循环时，先决定相互重叠的、块循环的长度短的块循环中的循环移位值。

6.如权利要求1所述的利用循环分布构成低密度奇偶校验码的方法，

在低密度奇偶校验码的基本矩阵中包含不同的块循环共用的循环移位值时，决定共用的循环移位值，以使重叠的块循环为更长的块循环。

7.发送装置，包括：

编码单元，基于权利要求1至权利要求6的任一项所述的利用循环分布构成低密度奇偶校验码的方法，进行低密度奇偶校验编码；

调制单元，对进行了所述低密度奇偶校验编码所得的比特序列进行调制，生成数据码元；以及

发送单元，发送所述数据码元。

8.如权利要求7所述的发送装置，还包括：

解调单元，对控制信号进行解调；

解码单元，对解调了的控制信号进行解码；

控制单元，基于从所述解码单元输入的、来自各个接收侧的控制信号，控制编码率和/或重发；以及

复用单元，将来自所述调制单元的所述数据码元、来自控制单元的控制信号、以及导频信号进行复用，

所述编码单元将以从所述控制单元输入的编码率提取出的编码比特序列，输出到所述调制单元，

所述发送单元对所述复用单元中复用了的基带信号进行变频，并将其作为无线信号发送。

9.接收装置，包括：

接收单元，接收从发送侧发送的信号；

分离单元，将接收到的信号分离为数据串和控制信息；

解调单元，对来自所述分离单元的所述数据串进行解调；以及

解码单元，利用权利要求1至权利要求6的任一项所述的利用循环分布构成低密度奇偶校验码的方法，对解调了的数据串进行解码，并基于接收结果状态，进行肯定确认/否定确认的判定。

10.如权利要求9所述的接收装置，还包括：

线路质量估计单元，基于来自所述分离单元的接收导频信号，进行质量估计；以及

控制信号生成单元，根据来自所述线路质量估计单元的信道质量指示符、以及来自所述解码单元的、基于所述接收结果状态的肯定确认/否定确认信号，生成反馈信息用的帧。

Images