CN102163500A - 边缘电容器电路 - Google Patents

边缘电容器电路 Download PDF

Info

Publication number
CN102163500A
CN102163500A CN201010600478XA CN201010600478A CN102163500A CN 102163500 A CN102163500 A CN 102163500A CN 201010600478X A CN201010600478X A CN 201010600478XA CN 201010600478 A CN201010600478 A CN 201010600478A CN 102163500 A CN102163500 A CN 102163500A
Authority
CN
China
Prior art keywords
finger
metal
layer
condenser network
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010600478XA
Other languages
English (en)
Other versions
CN102163500B (zh
Inventor
埃德温·范德赫尔登
卢卡斯·弗雷德里克·蒂梅杰
玛丽斯泰拉·斯佩拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102163500A publication Critical patent/CN102163500A/zh
Application granted granted Critical
Publication of CN102163500B publication Critical patent/CN102163500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

在各种实现方式中根据期望的质量因数来实现电容电路。根据示例实施例，边缘电容器包括两个电容电路(例如，极板)，两个电容电路分别具有从端结构延伸的多个电容指状物，并且相应地在公共侧边缘电容器上具有与其他电容电路的连接引脚相邻的连接引脚。电容指状物被布置在堆叠层中，其中，过孔将不同层中的指状物连接回连接引脚。

Description

边缘电容器电路
技术领域
本发明总体上涉及电容电路，更具体地涉及边缘(fringe)电容器电路。
背景技术
电容电路在多种应用中使用，以为各种需求提供服务。例如，边缘电容器通常在CMOS应用中使用，这是由于集成电容器具有对地的较低的寄生现象。
射频(RF)电路示意了这样的一种使用边缘电容器的电路。在微波频率处，无源器件和互连的质量对于RF电路性能而言是重要的。许多边缘电容器使用具有较小指状物(finger)宽度和倾斜的堆叠指状物，在指状物之间创建横向电容量，并且指状物置于N阱之上。
尽管边缘电容器是有用的，但是许多应用中它们的实现方式是具有挑战的。例如，根据涉及微波频率的RF电路应用，边缘电容器通常对于单端模式和不同的模式操作之一或二者表现不佳，这是由于在这样的微波频率处边缘电容器的质量因数有限。由于高级CMOS工艺中诸如电流路径长度和最低金属层的收缩之类的各种因素，这些金属呈现高损耗和电感，这会导致在高频(例如，微波频率)处边缘电容器的质量因数的降低。相应地，超过60GHz，先前边缘电容器已经呈现了低质量因数(例如，小于10)，并且边缘电容器的连接引脚之间的电容量根据频率而增加(例如，从95fF(低频)到115fF(60GHz))。
这些和其他问题不断向电容电路的实现方式提出挑战。
发明内容
在多种实现方式和应用中示意了本发明，在下文中概述了其中的一些实现方式和应用。
根据本发明的示例实施例，一种基于半导体的电容器件包括衬底和形成边缘电容器的相应电容器电路(例如，极板)。第一和第二电容电路分别包括器件的至少一个金属层中的多个指状延伸，并且介电材料使指状延伸分开。每个电容电路包括连接引脚，相应连接引脚在电容电路的公共侧上彼此相邻。
另一示例实施例涉及媒体通信系统的一个或多个组件。该系统包括接收并向用户呈现音频和视频数据中的至少一个的媒体呈现设备。媒体源设备将音频和视频数据中的至少一个传送至媒体呈现设备。媒体源设备和媒体呈现设备中的每一个相应地具有边缘电容器作为发送和接收音频和视频数据中的至少一个的收发机电路的一部分。边缘电容器包括第一和第二电容电路，所述第一和第二电容电路分别具有器件的至少一个金属层中的多个指状延伸，使指状延伸分开的介电材料、以及连接引脚。各个连接引脚在电容电路的公共侧上彼此相邻。
其他示例实施例涉及操作具有边缘电容器的电路的方法，和/或根据这里所讨论的一个或多个方法的采用边缘电容器的各个电路。
上述概述并不意在描述本公开的每个实施例或每个实现方式。以下附图和详细描述更具体地示意了各种实施例。
附图说明
结合附图，考虑本发明的各个实施例的以下详细描述，可以更完整地理解本发明，在附图中：
图1示出了根据本发明一个或多个示例实施例的具有指状延伸的分层集合和返回路径的边缘电容器电路；
图2A示出了根据本发明一个或多个示例实施例的具有指状延伸的分层集合和不同层中的连接引脚的边缘电容器电路；
图2B示出了根据本发明另一示例实施例的可以结合图2A所示边缘电容器实现的边缘电容器电路；
图3示出了根据本发明一个或多个示例实施例的具有指状延伸的分层集合和公共层中的连接引脚的边缘电容器电路；
图4示出了根据本发明一个或多个示例实施例的具有指状延伸的分层集合以及公共层中的相应返回路径的边缘电容器电路；
图5示出了用于根据本发明另一示例实施例的实现方式的边缘电容器的等效网络；以及
图6示出了根据本发明另一示例实施例的媒体通信系统。
尽管本发明可修改成各种修改和备选形式，但是在附图中通过示例示出了本发明的详细说明，并将进行详细描述。然而，应当理解，目的并不在于将本发明限制于所描述的具体实施例。相反，目的在于覆盖落在包括权利要求中所限定的方面的本发明范围内的所有修改、等同物以及备选方案。
具体实施方式
相信本发明适用于在许多电路应用中使用的各种不同的电容电路、器件和布置。尽管本发明不一定仅限于此，但是可以使用上下文通过示例的讨论来理解本发明的各个方面。
结合各个示例实施例，边缘电容器包括分别作为电容器的极板进行操作的相对(opposing)电容电路，每个电路具有通过介电型材料与其他电容电路的指型结构分开的多个导电指型结构。每个电容电路包括与指状物电连接的连接引脚。每个电容电路的连接引脚分别彼此相邻并且在边缘电容器的公共侧上。导电指型结构具有规定布置(例如，能够经由寄生提取工具建模)，并且连接引脚被布置为限制超出规定结构的电流路径。相应地，可以减轻不期望的电容特性(包括上述背景技术中所讨论的那些电容特性)。
公共边缘电容器侧上连接引脚的位置根据实现方式而变化。在一些实施例中，引脚在公共金属层中，并且在其他实施例中，引脚在不同金属层(例如，由电介质分开的垂直相邻层)中。器件相应地具有一个或多个金属层，所述一个或多个金属层包括针对每个电容电路的导电指型结构。
现在转向附图，图1示出了根据另一示例实施例的具有指状延伸的分层集合和连接引脚(114、124)的边缘电容器100。图1的上部和下部表示形成边缘电容器的半导体器件的不同金属层，其中上部示出了形成至连接引脚124的返回路径125的第一层，下部示出了第一层上的一个或多个附加层。例如，第一(返回路径)层可以在半导体器件的第一金属层(例如，M1)中形成，并且附加层可以在半导体器件的附加金属层(例如，M2-M5)中形成。
第一层上的(一个或多个)层中的每一层包括针对两个电容电路(例如，通常被称作极板)中的每一个的多个指状延伸，两个电容电路组成边缘电容器100。指状物110是包括连接引脚114的第一电容电路的一部分，指状物120是包括连接引脚124的第二电容电路的一部分。相应的指状物110和120从电容电路的端部112和122延伸，电容电路中的附加指状物从端部112和122延伸。每个电容电路或极板按照所示的交替布置来布置。因此每个电容电路包括多个指状物，这些指状物从端部(例如，在梳型布置中)延伸，被布置在第一层之上的一个或多个层中，第一层包括返回路径125。
对于每个电容电路，不同层中的部分通过过孔彼此连接。作为示例，过孔116连接包括指状物110、端部112和引脚114的电容电路的层。类似地，过孔126连接包括指状物120、端部122和引脚124的电容电路的层。因此，(所示的)过孔将端部彼此连接，以形成相应电容电路的公共端部，其中每个电容电路的端部在边缘电容器100的相对侧上。为了将连接引脚124定位回与连接引脚114同侧，端部122连接至返回路径125。
在一个或多个布置中，各个连接引脚114和124中的每一个在边缘电容器100的公共侧上彼此相邻，这是由于器件中第一层中的返回路径125的帮助。如所示，引脚114和124位于边缘电容器一侧的中心部分附近，并且对于各种应用而言彼此相对偏移。在一些实现方式中，连接引脚114和124位于彼此接近的金属层(例如，通过介电层彼此分开的金属层)中。在其他实现方式中，连接引脚通过一个或多个金属层分开，或者包括在层之间耦合的两个或多个互连引脚。
图2A示出了根据本发明另一示例实施例的具有指状延伸的集合和不同层中的连接引脚的边缘电容器电路200。电路200具有多个层，包括所示的至少两个交替层201和202，这两个交替层201和202形成边缘电容器的第一和第二电容电路(例如，极板)，其中，在半导体器件中各个层彼此并行布置，例如通过将层置于其他层上。
第一电容电路包括至少两个层中的组件。在层201中，第一电容电路包括多个交替指状物，这些交替指状物包括耦合至端部212和连接引脚214的指状物210。第一电容电路还包括层202中的交替指状物，包括指状物211。指状物210和211通过在层之间延伸的多个过孔(包括过孔216)来耦合。
第二电容电路也包括至少两个层中的组件，其中，多个交替指状物包括耦合至层202中的端部222和连接引脚214的指状物220。第二电容电路还包括层201中的交替指状物，包括指状物221。指状物220和221通过在层之间延伸的多个过孔(包括过孔226)来耦合。每个电容电路包括每一层中的多个交替指状物，这些交替指状物从所示端部延伸和/或耦合至另一层中的相应指状物。
附加层可以以与图2A中所示方式类似的方式来形成，适当地，具有指状物的堆叠版本(例如，指状物210和211之上的一个或多个指状物)，和/或堆叠端部和连接引脚。图2B示出了根据本发明另一示例实施例的可以结合图2A所示边缘电容器实现的一个这样的附加边缘电容器电路层205。层205包括针对图2A所示的每个电容器电路(例如，极板)的多个交替指状物，其中，对于第一电容器电路，指状物213通过过孔216耦合至指状物210和211，对于第二电容电路，指状物223通过过孔226耦合至指状物220和221。附加交替指状物215、217和219相应地通过第一电容电路中的过孔耦合至第一电容电路中的指状物，并且交替指状物225、227和229相应地耦合至第二电容电路中的指状物。
图3示出了根据本发明一个或多个示例实施例的具有指状延伸的分层集合和公共层中的连接引脚的边缘电容器电路300。边缘电容器300包括如所示平行布置的多个层，其中，层303是中心层，附加层301和302中的至少一个相应地位于中心层的相对侧上。例如，在具有半导体器件中的金属层M1-M5的5层布置中，如层301所示形成层M1和M4，如层302所示形成层M2和M5，以及层M3是中间层。
边缘电容器300包括分别耦合至公共层303中的连接引脚314和324的两个电容电路(极板)。第一电容电路包括耦合至端部312和318的多个交替指状物，第二电容电路包括耦合至端部322和328的多个交替指状物。作为示例，第一电容电路中的指状物包括通过延伸通过每一层的过孔(包括过孔316)耦合的指状物310、311和313。类似地，第二电容电路中的指状物包括指状物320、321和323，其中，每一层中的相应指状物通过过孔连接。包括过孔330和过孔332的附加过孔相应地在层M2和M4中将端部312与端部314耦合，将端部324与端部328耦合。根据应用，远离中心层303的附加层(或层M1和M5)不包括310和302中所示的端部，而是通过指状物(例如，如图2B所示)中的过孔连接。
图4示出了根据本发明一个或多个示例实施例的具有指状延伸的分层集合和公共层中的相应返回路径的边缘电容器电路400。层401与层402并行对准(例如，如半导体器件中的堆叠金属层)，在不同实施例中，多个层401堆叠以形成较大器件。
极板415和425是至边缘电容器400的不同电容电路(例如，极板)的连接引脚414和424的相应的返回路径。极板415耦合至层401中所示指状物中的交替指状物，包括指状物410，其中，附加层中的指状物通过包括过孔416的过孔耦合。类似地，极板425耦合至层401中所示的指状物中的交替指状物，包括指状物420，其中附加层中的指状物通过包括过孔426的过孔耦合。
过孔中的至少一些延伸以将指状物耦合至每个电容电路的相应返回极板415和425。例如，通过区域417中的指状物410(以及形成第一电容电路的一部分的交替指状物)延伸的过孔延伸至返回极板415，而通过区域427处的相同指状物延伸的过孔没有延伸至极板425。相反，通过指状物420和形成第二电容电路的一部分的其他交替指状物延伸的过孔延伸至区域427中的返回极板425，而没有延伸至区域417中的返回极板415。相应地，相应电容电路保持分开。
图5示出了针对根据本发明另一示例实施例的实现方式的边缘电容器的等效4端口网络500。使用等效网络，针对高频(例如，60GHz)操作，如下对具有如上所述指状结构的基于半导体的边缘电容器设计进行仿真：
A＝信号输入，
B＝信号输出，
C＝地输入，以及
D＝地输出。
假定地是理想地，忽略寄生电容量Cs2和串联电阻Rs2(例如，与60GHz(高阻抗)操作无关地进行考虑)，并且认为串联(指状物)电阻Rs1是对损耗的主要贡献。节点A-C与B-D之间的支路阻抗相等(例如，Cs2＝Cs4，Rs2＝Rs4)。结合本实施例，已经发现电路中对损耗的主要贡献来自于地平面(Rs3)的损耗，而不是指状物电阻(Rs1)的损耗。还发现地平面的电感(Ls3)对增加等效电容量做贡献。
结合示例实施例和上述发现以及图5，边缘电容器电路包括被布置为降低与Rs3有关的地平面损耗，并且经由如上所述地平面电感(Ls3)减轻等同电容量的增加。边缘电容器被配置用于单端使用，其中，通过连接引脚的邻近布置缩短返回路径，以减轻RF性能劣化。相应地，关于上述一个或多个示例实施例，结合附图或其他方式，一个或多个边缘电容器电路根据这个/这些发现来布置，其中，相应极板(电容电路)的连接引脚彼此接近。
图6示出了根据本发明另一示例实施例的媒体通信系统600。该系统包括多个媒体源610-630，以及媒体回放设备(例如，电视或音频/视频监视器)。作为示例，媒体源610-630包括计算机610、路由器620(针对来自一个或多个源的无线通信信号)、以及媒体设备630(例如卫星或有线电视盒)，或存储媒体播放器(例如，DVD播放器、数字媒体播放器、或移动手持设备)。此外，尽管示出了三个媒体源，但是结合各种实施例可以使用更少或更多源。
媒体源610-630和媒体播放设备640中的每一个包括具有这里所述的边缘电容器的高频RF无线通信电路。使用该方法，诸如音频、高清视频以及图像之类的媒体内容可以在网络(例如，家庭环境)中的设备之间进行无线通信。
基于上述讨论和示意，本领域技术人员将容易认识到，可以对本发明进行各种修改和改变，而无需严格遵照这里所示意和描述的示例实施例和应用。这样的修改和改变例如可以包括添加或移除所示层、使用备选几何布置或偏移层，使用这里在各种不同应用中描述的电容电路，这些应用中的许多应用涉及高频应用(例如，RF应用、微波应用、以及在10GHz处以及超过10GHz的频率下的应用)。应用这里讨论的电路的一个应用领域包括例如适用于视频和音频应用的媒体通信、处理和呈现。其他应用领域涉及例如可以在自动防撞雷达、以及其他近似类型应用中采用的RF设备。这些和其他修改并不背离包括所附权利要求中阐述的本发明的真实精神和范围。

Claims (20)

1.一种基于半导体的边缘电容器器件，包括：
衬底；
在所述衬底上的第一和第二电容电路，分别包括所述器件的至少一个金属层中的多个指状延伸；
使指状延伸分开的介电材料；以及
每个电容电路具有连接引脚，各个连接引脚在电容电路的公共侧上彼此相邻。
2.根据权利要求1所述的器件，其中
指状延伸在所述器件的至少两个金属层中，以及
在所述至少两个金属层中的垂直相邻的金属层中，连接引脚彼此垂直相邻。
3.根据权利要求1所述的器件，其中
指状延伸在所述器件的至少两个金属层中，以及
在所述至少两个金属层中的公共金属层中，连接引脚彼此水平相邻。
4.根据权利要求1所述的器件，其中，电容电路包括公共金属层中的指状延伸。
5.根据权利要求1所述的器件，其中
电容电路包括多个金属层中的指状延伸，以及
每个金属层通过介电材料分开。
6.根据权利要求1所述的器件，其中
电容电路包括多个金属层中的指状延伸，
每个金属层通过介电材料分开，以及
在金属层中的垂直相邻的金属层中，连接引脚彼此垂直相邻。
7.根据权利要求1所述的器件，其中
电容电路包括多个金属层中的指状延伸，
每个金属层通过介电材料分开，以及
在金属层中的公共金属层中，连接引脚彼此相邻。
8.根据权利要求1所述的器件，其中
各个电容电路包括所述器件的垂直相邻金属层中的指状延伸，
金属层通过介电材料彼此分开，
电容电路中的至少一个具有位于金属层中的至少两个紧邻金属层中的、并且经由穿过层之间的介电材料延伸的过孔彼此耦合的指状延伸。
9.根据权利要求1所述的器件，其中
各个电容电路包括所述器件的垂直相邻金属层中的指状延伸，
金属层通过介电材料彼此分开，
电容电路中的至少一个具有位于金属层中的至少两个紧邻金属层中的、并且通过穿过层之间的介电材料延伸的过孔彼此耦合的指状延伸，以及
针对第一和第二电容电路的连接引脚分别位于金属层中的紧邻金属层中。
10.根据权利要求1所述的器件，其中
各个电容电路包括所述器件的垂直相邻金属层中的指状延伸，
金属层通过介电材料彼此分开，
电容电路中的至少一个具有位于金属层中的至少两个紧邻金属层中的、并且通过穿过层之间的介电材料延伸的过孔彼此耦合的指状延伸，以及
针对第一和第二电容电路的连接引脚分别位于垂直相邻金属层中的公共金属层中。
11.根据权利要求1所述的器件，其中
各个电容电路包括所述器件的垂直相邻金属层中沿着电容电路的边缘从导电条延伸的指状延伸，以及连接垂直相邻金属层中的导电条的过孔，以及
金属层通过介电材料彼此分开。
12.根据权利要求1所述的器件，其中，电容电路中的至少一个包括金属层中的导电层返回路径，所述金属层与其中具有指状延伸的金属层相邻。
13.一种边缘电容器，包括：
衬底；
在所述衬底上的多个通过介电层分开的堆叠金属层；
第一电容器极板，在至少两个堆叠金属层中的每一个中具有从端部延伸的多个指状物；
第二电容器极板，在至少两个堆叠金属层中的每一个中具有从另一端部延伸并在每一层中与第一电容器极板的指状物交替的多个指状物；
在至少两个堆叠金属层中的每一个中，将层中的第一与第二电容器极板的交替指状物分开的介电材料；
使金属层中的不同金属层中的第一电容器极板的指状物互连的多个过孔；
使金属层中的不同金属层中的第二电容器极板的指状物互连的多个过孔；
在堆叠金属层之一中，耦合至第一电容器极板的互连指状物的第一连接引脚；以及
在堆叠金属层之一中，耦合至第二电容器极板的互连指状物的第二连接引脚，所述连接引脚位于边缘电容器的公共侧上并且通过介电材料彼此分开。
14.根据权利要求13所述的边缘电容器，其中，连接引脚在堆叠金属层中的单个金属层中。
15.根据权利要求13所述的边缘电容器，其中，互连引脚在堆叠金属层中紧邻的金属层中，并且通过介电层之一彼此分开。
16.根据权利要求13所述的边缘电容器，其中，连接引脚之一在形成针对电容器极板之一的返回路径的堆叠金属层中，其中，返回路径的一端与耦合至电容器极板之一的端部的连接引脚之一相对。
17.根据权利要求13所述的边缘电容器，其中，堆叠金属层之一包括没有耦合至端部、但通过过孔耦合至其他堆叠金属层中的另一金属层中的指状物的多个指状物。
18.一种媒体通信系统，包括：
媒体呈现设备，被配置为接收并向用户呈现音频和视频数据中的至少一个；
媒体源设备，被配置为将音频和视频数据中的至少一个传送至媒体呈现设备；以及
媒体源设备和媒体呈现设备中的每一个分别具有用于发送和接收音频和视频数据中的所述至少一个的收发机电路，收发机电路包括边缘电容器，所述边缘电容器包括：
第一和第二电容电路，分别具有器件的至少一个金属层中的多个指状延伸，
使指状延伸分开的介电材料，以及
每个电容电路具有连接引脚，各个连接引脚在电容电路的公共侧上彼此相邻。
19.根据权利要求18所述的系统，其中，媒体源设备和媒体呈现设备分别被配置为在60GHz以上的频率处发送和接收音频和视频数据中的所述至少一个。
20.根据权利要求18所述的系统，其中，第一和第二电容电路中的每一个具有器件的每个金属层中的多个指状延伸，每个电容电路的指状延伸按照来自每个电容电路的指状物的交替模式来布置，指状物不与来自相同电容电路的另一指状物紧邻。
CN201010600478XA 2009-12-18 2010-12-17 边缘电容器电路 Active CN102163500B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/641,858 US8594604B2 (en) 2009-12-18 2009-12-18 Fringe capacitor circuit
US12/641,858 2009-12-18

Publications (2)

Publication Number Publication Date
CN102163500A true CN102163500A (zh) 2011-08-24
CN102163500B CN102163500B (zh) 2012-12-05

Family

ID=43640690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010600478XA Active CN102163500B (zh) 2009-12-18 2010-12-17 边缘电容器电路

Country Status (3)

Country Link
US (1) US8594604B2 (zh)
EP (1) EP2337071A3 (zh)
CN (1) CN102163500B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305860A (zh) * 2018-03-20 2018-07-20 珠海市杰理科技股份有限公司 兼容交流耦合电容的射频电路引脚
CN109473282A (zh) * 2018-12-27 2019-03-15 安徽安努奇科技有限公司 一种贴片式电容及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3100292A4 (en) * 2014-01-28 2017-10-11 Telefonaktiebolaget LM Ericsson (publ) Capacitor structure and capacitor using the same
US9520461B1 (en) 2015-08-28 2016-12-13 Texas Instruments Incorporated Integrated circuit with lateral flux capacitor
WO2018004563A1 (en) * 2016-06-29 2018-01-04 Intel IP Corporation High quality factor capacitor
US11380755B2 (en) * 2017-12-18 2022-07-05 Intel Corporation Compound capacitor structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107869A1 (en) * 2001-12-07 2003-06-12 Avaya Technology Corporation Capacitor employing both fringe and plate capacitance and method of manufacture thereof
US20080291728A1 (en) * 2007-04-24 2008-11-27 Esin Terzioglu Single-Poly Non-Volatile Memory Cell

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6635916B2 (en) * 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US7088962B2 (en) * 2003-12-04 2006-08-08 Broadcom Corporation On-chip loop filter for a PLL
TWI229354B (en) * 2003-12-31 2005-03-11 Via Tech Inc Capacitor pair structure for increasing the match thereof
US7305643B2 (en) * 2005-05-12 2007-12-04 Freescale Semiconductor, Inc. Method of tiling analog circuits that include resistors and capacitors
FR2886458B1 (fr) * 2005-05-25 2007-09-07 St Microelectronics Sa Reseau capacitif
US7161228B1 (en) 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
EP2038927A2 (en) 2006-06-30 2009-03-25 Nxp B.V. Power supply network
US7551421B2 (en) * 2006-12-26 2009-06-23 International Business Machines Corporation Capacitor having electrode terminals at same end of capacitor to reduce parasitic inductance
KR101172783B1 (ko) 2007-10-03 2012-08-10 후지쯔 세미컨덕터 가부시키가이샤 용량 소자 및 반도체 장치
US8238862B2 (en) * 2009-07-02 2012-08-07 Broadcom Corporation Layout techniques for frequency translated filters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107869A1 (en) * 2001-12-07 2003-06-12 Avaya Technology Corporation Capacitor employing both fringe and plate capacitance and method of manufacture thereof
US20080291728A1 (en) * 2007-04-24 2008-11-27 Esin Terzioglu Single-Poly Non-Volatile Memory Cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305860A (zh) * 2018-03-20 2018-07-20 珠海市杰理科技股份有限公司 兼容交流耦合电容的射频电路引脚
CN109473282A (zh) * 2018-12-27 2019-03-15 安徽安努奇科技有限公司 一种贴片式电容及其制作方法

Also Published As

Publication number Publication date
EP2337071A2 (en) 2011-06-22
CN102163500B (zh) 2012-12-05
US8594604B2 (en) 2013-11-26
US20110151803A1 (en) 2011-06-23
EP2337071A3 (en) 2013-03-27

Similar Documents

Publication Publication Date Title
CN102163500B (zh) 边缘电容器电路
US8487703B2 (en) Radiofrequency amplifier
CN102893397B (zh) 三维集成电路、处理器、半导体芯片及三维集成电路的制造方法
US9711486B2 (en) Stacked semiconductor device
TWI380440B (en) Integrated circuit transformer devices for on-chip millimeter-wave applications
CN101908563B (zh) 电容及金属-氧化物-金属电容
US20090180236A1 (en) Stepwise capacitor structure, fabrication method thereof and substrate employing the same
CN102292880B (zh) 具有可调串扰补偿的电信插孔
US8749322B2 (en) Multilayer circuit board structure and circuitry thereof
KR102164669B1 (ko) 손실을 감소시키기 위한 패터닝된 라디오 주파수 차폐 구조물을 갖는 온-칩 커플링 커패시터
CN1104373A (zh) 用于降低串音以改进芯片外的选择性的互连结构
US20070217122A1 (en) Capacitor
US7671704B2 (en) LC resonant circuit
US10446898B2 (en) On-chip coplanar waveguide having a shielding layer comprising a capacitor formed by sets of interdigitated fingers
CN103945023A (zh) 层叠基板模块
CN102394333B (zh) 频率可调的滤波定向耦合器
US7403080B2 (en) Transmission line apparatus having conductive strips coupled by at least one additional capacitance element
Hettak et al. A novel compact three-dimensional CMOS branch-line coupler using the meandering ECPW, TFMS, and buried micro coaxial technologies at 60 GHz
US7307492B2 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
TWI479519B (zh) 接地屏蔽電容器、其積體電路、以及其製造方法
US7586195B2 (en) Semiconductor device
US10249581B2 (en) Transmission line for 3D integrated circuit
WO2014159172A1 (en) Passive radio frequency signal handler
CN103732526B (zh) 用于在集成了cmos的mems电容性器件中优化电流密度的系统和方法
US9893701B1 (en) Power filtering circuit and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant