CN102163130A

CN102163130A - 管理存储器读出数据的方法以及记忆装置

Info

Publication number: CN102163130A
Application number: CN 201010131754
Authority: CN
Inventors: 萧惟益
Original assignee: Silicon Motion Inc
Current assignee: Silicon Motion Inc
Priority date: 2010-02-23
Filing date: 2010-02-23
Publication date: 2011-08-24
Anticipated expiration: 2030-02-23
Also published as: CN102163130B

Abstract

本发明提供一种管理存储器读出数据的方法以及记忆装置。首先，计算一存储器读取单一数据扇区至一乒乓缓冲器所需的一存储器读取扇区时间。接着，计算一主机由该乒乓缓冲器读取单一数据扇区所需的一主机读取扇区时间。接着，取得该存储器切换所读取的页所需的一存储器换页忙碌时间。接着，依据该存储器换页忙碌时间、该存储器读取扇区时间、以及该主机读取扇区时间决定一缓冲器容纳扇区数目。最后，当该存储器输出数据至该乒乓缓冲器时，依据该缓冲器容纳扇区数目切换用于储存该存储器输出的数据的该乒乓缓冲器包括的一第一缓冲器以及一第二缓冲器。

Description

管理存储器读出数据的方法以及记忆装置

技术领域

本发明涉及存储器所对应的控制器，更具体地说，涉及存储器所对应的控制器的乒乓缓冲器。

背景技术

存储器是供一主机储存数据之用。举例来说，闪存包含多个区块(block)，每一区块包含多个页(page)，每一页可储存多个数据扇区(sector)。主机通常并非直接存取存储器的数据，而是通过存储器所对应的控制器间接存取存储器中的数据。当主机欲读取存储器的数据时，会向控制器发送读取命令，由控制器依据读取命令读取存储器储存的数据。当主机欲将数据写入至存储器时，会向控制器发送写入命令，由控制器依据写入命令将数据写入存储器。

当控制器自存储器读取数据时，控制器会向存储器传送主机所欲读取的地址范围，然后由存储器依据地址范围读出数据后传送数据至控制器。控制器中通常包含一乒乓缓冲器(ping-pong buffer)，该乒乓缓冲器包括两个以上的缓冲器，分别用于储存由存储器输出的数据。当控制器自存储器接收数据并储存于乒乓缓冲器的其中一缓冲器中后，主机再由该缓冲器中读取存储器输出的数据。

当主机欲读取的地址范围包括多个页时，存储器依次对该等页进行读取，再输出各页储存的数据至控制器。存储器的每一页可储存多个数据扇区，存储器逐次读取一页中储存的多个数据扇区，再逐次输出各数据扇区至控制器。然而，每当存储器对一页的数据读取完毕时，存储器电路必须切换目前所读取的页面至下一页，而切换页的动作需要额外的时间。图1为存储器输出所读取的数据的时间示意图。首先，存储器耗费时间T1以将所读取的页切换为第1页。假设第1页共储存有K个数据扇区。接着，存储器耗费K个时间T2以分别读取第1页的第1扇区、第2扇区、…、第K扇区，并分别将第1页的第1扇区、第2扇区、…、第K扇区输出至控制器的乒乓缓冲器。接着，存储器再耗费时间T1以将所读取的页切换为第2页。接着，存储器再耗费K个时间T2以分别读取第2页的第1扇区、第2扇区、…、第K扇区，并分别将第2页的第1扇区、第2扇区、…、第K扇区输出至控制器的乒乓缓冲器。

由于存储器切换页的动作需要额外的时间，因此，当存储器切换所读取的页时，控制器的乒乓缓冲器就必须等待较长的时间才会达到一定的数据储存量，而主机也必须等待较长的时间才能自乒乓缓冲器读取数据。由于主机所欲读取的地址范围通常包括多个页，因此存储器读取该地址范围时会频繁的切换所读取的页，造成读取动作的延迟，而使系统的效能下降。因此，需要一种管理存储器读出数据的方法，以减少读取动作的延迟，从而提升系统的效能。

发明内容

有鉴于此，本发明的目的在于提供一种管理存储器读出数据的方法，以解决现有技术存在的问题。在一实施例中，一存储器所对应的一控制器包括一乒乓缓冲器(ping-pong buffer)，所述乒乓缓冲器包括一第一缓冲器以及一第二缓冲器，所述存储器包括多个页(page)，每一页均包括多个数据扇区(sector)。首先，计算所述存储器读取单一数据扇区至所述乒乓缓冲器所需的一存储器读取扇区时间。接着，计算一主机由所述乒乓缓冲器读取单一数据扇区所需的一主机读取扇区时间。接着，取得所述存储器切换所读取的页所需的一存储器换页忙碌时间。接着，依据所述存储器换页忙碌时间、所述存储器读取扇区时间、以及所述主机读取扇区时间决定一缓冲器容纳扇区数目。最后，当所述存储器输出数据至所述乒乓缓冲器时，依据所述缓冲器容纳扇区数目切换用于储存所述存储器输出的数据的所述第一缓冲器以及所述第二缓冲器。

本发明更提供一种记忆装置。在一实施例中，所述记忆装置耦接至一主机，包括一存储器以及一控制器。所述存储器包括多个页(page)以供储存数据，每一页均包括多个数据扇区(sector)。所述控制器包括一乒乓缓冲器(ping-pongbuffer)以储存所述存储器读出的数据，计算所述存储器读取单一数据扇区至所述乒乓缓冲器所需的一存储器读取扇区时间，计算所述主机由所述乒乓缓冲器读取单一数据扇区所需的一主机读取扇区时间，取得所述存储器切换所读取的页所需的一存储器换页忙碌时间，依据所述存储器换页忙碌时间、所述存储器读取扇区时间、以及所述主机读取扇区时间决定一缓冲器容纳扇区数目，以及当所述存储器输出数据时，依据所述缓冲器容纳扇区数目切换用于储存所述存储器输出的数据的所述乒乓缓冲器所包括的一第一缓冲器以及一第二缓冲器。

为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举数较佳实施例，并配合所附图示做详细说明。

附图说明

图1为存储器输出所读取的数据的时间示意图；

图2为依据本发明的数据读取系统的区块图；

图3为依据本发明的计算供切换乒乓缓冲器的缓冲器容纳扇区数目的方法的流程图；

图4依据多个不同的缓冲器容纳扇区数目进行切换乒乓缓冲器的情况下主机所需的等待时间的示意图；以及

图5为依据本发明的依据缓冲器容纳扇区数目切换乒乓存储器的第一缓冲器与第二缓冲器的方法的流程图。

【主要组件符号说明】

202～主机 204～记忆装置 212～控制器

214～存储器 220～乒乓缓冲器 222～第一缓冲器

224～第二缓冲器 226～处理电路

具体实施方式

图2为依据本发明的数据读取系统200的区块图。数据读取系统200包括一主机202及一记忆装置204。记忆装置204为主机202储存数据。记忆装置204包括一控制器212及一存储器214。存储器214包括多个区块(block)，每一区块包括多个页(page)，每一页可储存多个数据扇区(sector)。控制器212包括一乒乓缓冲器(ping-pong buffer)220。控制器212从主机202接收读取命令，并依据读取命令指示存储器214读取数据。当存储器214读取数据后，存储器214将读出数据传送回控制器212。控制器212便将从存储器214接收的数据储存于乒乓缓冲器220中。

乒乓缓冲器220包括两个以上的缓冲器。在一实施例中，乒乓缓冲器220包括一第一缓冲器222以及一第二缓冲器224。控制器212依据一缓冲器容纳扇区数目进行第一缓冲器222及第二缓冲器224的切换。当控制器212从存储器214接收数据，控制器212首先将数据储存至乒乓缓冲器220的第一缓冲器222。控制器212接着检查第一缓冲器222中储存的数据扇区数目是否已达到该缓冲器容纳扇区数目。当第一缓冲器222中储存的数据扇区数目已达到该缓冲器容纳扇区数目时，控制器212便将后续从存储器214所接收的数据转储存至乒乓缓冲器220的第二缓冲器224。

当第二缓冲器224从存储器214接收数据的同时，控制器212将第一缓冲器222中储存的数据向主机202输出。控制器212接着检查第二缓冲器224中储存的数据扇区数目是否已达到该缓冲器容纳扇区数目。当第二缓冲器224中储存的数据扇区数目已达到该缓冲器容纳扇区数目时，控制器212便将后续从自存储器214所接收的数据转储存至第一缓冲器222。当第一缓冲器222自存储器214接收数据的同时，控制器212将第二缓冲器224中储存的数据向主机202输出。因此，乒乓缓冲器220的两个缓冲器222及224其中之一由存储器214接收数据，其中另一向主机202输出数据。

控制器212是在第一缓冲器222或第二缓冲器224所储存的数据量达到该缓冲器容纳扇区数目时才进行缓冲器的切换。当存储器214的读取页由读取地址的前一页切换至后一页时，存储器214会需要额外的切换页时间进行页切换动作。当存储器214进行页切换动作时，乒乓缓冲器220中用于从存储器接收数据的缓冲器的储存数据量尚未满该缓冲器容纳扇区数目。因此，必需等到存储器214页切换完毕并从后一页传送新数据后，乒乓缓冲器220中接收数据的缓冲器的储存数据量才会达到该缓冲器容纳扇区数目，主机202也才能从该缓冲器接收新的读取数据，因此主机202需要等待较长的时间。为了在存储器214进行页切换动作时将主机202的等待时间减到最少，控制器212必须恰当地规划控制器212用于切换第一缓冲器222及第二缓冲器224的缓冲器容纳扇区数目，以提升数据储存系统200的效能。

图3为依据本发明的计算供切换乒乓缓冲器220的缓冲器容纳扇区数目的方法300的流程图。在一实施例中，控制器212包含一处理电路226，该处理电路226依据方法300计算该缓冲器容纳扇区数目。首先，处理电路226计算存储器214读取一数据扇区至乒乓缓冲器220所需的一存储器读取扇区时间(步骤302)，如图1中所示的时间T₂。在一实施例中，处理电路226取得存储器214的工作频率f_m，取得表示单一资料扇区所包含的字节的数目的一扇区字节数目N_B，并将该扇区字节数目N_B除以存储器214的工作频率f_m以得到该存储器读取扇区时间T₁。举例来说，假设存储器214的工作频率为33MHz，而一数据扇区所包含的字节的数目为512Bytes，因此存储器读取扇区时间T₁为512/(33×10^-6)＝16.7μs。

处理电路226接着计算主机202由乒乓缓冲器220读取一数据扇区所需的一主机读取扇区时间T₃(步骤304)。在一实施例中，处理电路226取得主机202的工作频率f_h，取得表示单一资料扇区所包含的字节的数目的一扇区字节数目N_B，并将该扇区字节数目N_B除以该主机工作频率f_h以得到该主机读取扇区时间T₃。举例来说，假设主机202的工作频率为25MHz，而一数据扇区所包含的字节的数目为512Bytes，因此主机读取扇区时间T₃为512/(25×10^-6)＝20μs。

接着，处理电路226取得存储器214切换所读取的页所需的一存储器换页忙碌时间(步骤306)，如图1中所示的时间T₁。接着，处理电路226依据存储器换页忙碌时间T₁、存储器读取扇区时间T₂、以及主机读取扇区时间T₃决定一缓冲器容纳扇区数目Ns(步骤308)。在一实施例中，处理电路226首先从主机读取扇区时间T₃减去存储器读取扇区时间T₂以得到一读取扇区时间差T_d，接着将该存储器换页忙碌时间T₁除以该读取扇区时间差T_d以得到一缓冲器容纳扇区数目下限值(T₁/T_d)。接着，处理电路226选取接近或大于该缓冲器容纳扇区数目下限值(T₁/T_d)的自然数作为该缓冲器容纳扇区数目Ns。举例来说，假设存储器换页忙碌时间T₁为20μs，存储器读取扇区时间T₂为16.7μs，而主机读取扇区时间T₃为20μs，则读取扇区时间差T_d为(T₃-T₂)＝(20μs-16.7μs)＝3.3μs，而缓冲器容纳扇区数目下限值为(T₁/T_d)＝(20μs/3.3μs)＝6.06。因此，处理电路226可能选取接近该缓冲器容纳扇区数目下限值6.06的自然数6作为该缓冲器容纳扇区数目Ns。

在一实施例中，处理电路226取得表示存储器214的单一页所包含的数据扇区的数目的一页扇区数目Np作为该缓冲器容纳扇区数目的选取的上限。因此，处理电路226从介于该缓冲器容纳扇区数目下限值(T₁/T_d)以及该页扇区数目Np的范围中选取一自然数作为该缓冲器容纳扇区数目Ns。举例来说，假设存储器214的每一页包含8个数据扇区，因此处理电路226可从介于该缓冲器容纳扇区数目下限值6.06以及该页扇区数目8的范围中选取自然数6，7，8其中之一作为该缓冲器容纳扇区数目Ns。当处理电路226决定了缓冲器容纳扇区数目后，控制器212便可依据缓冲器容纳扇区数目以切换用于储存存储器214输出的数据的乒乓缓冲器220的第一缓冲器222及第二缓冲器224(步骤310)。亦即，当第一缓冲器222从存储器214接收的数据扇区数目达到该缓冲器容纳扇区数目后，控制器212便可将存储器214输出的数据转储存至第二缓冲器224；而当第二缓冲器224从存储器214接收的数据扇区数目达到该缓冲器容纳扇区数目后，控制器212便可将存储器214输出的数据转储存至第一缓冲器222。

关于缓冲器容纳扇区数目下限值Ns的上述公式可以表达如下：

N_{s} = \frac{T_{1}}{(T_{3} - T_{2})};

其中T₁为存储器换页忙碌时间，T₂为存储器读取扇区时间，而T₃为主机读取扇区时间。公式的来源由于在乒乓缓冲器222的架构下，主机202从缓冲器220读取数据的时间加上主机202的等待时间T_w必须与存储器214输出数据的时间加上存储器214切换页的时间T₁相等。假设乒乓缓冲器220的一缓冲器包含N_S个数据扇区，因此上述等式可表达如下：

T_w+N_S×T₃＝T₁+N_S×T₂；

N_{S} = \frac{(T_{1} - T_{W})}{(T_{3} - T_{2})};

因此，如果要主机202的等待时间T_w愈小或是为零，缓冲器包含的数据扇区数目N_S就必须接近或大于T₁/(T₃-T₂)，此即缓冲器容纳扇区数目下限值Ns的上述公式。

图4为依据多个不同的缓冲器容纳扇区数目进行切换乒乓缓冲器220的情况下主机202所需的等待时间的示意图。假设存储器换页忙碌时间T₁为20μs，存储器读取扇区时间T₂为16.7μs，而主机读取扇区时间T₃为20μs。在缓冲器容纳扇区数目设定为2的情况(a)中，每当缓冲器中储存的扇区数目达到2，控制器212便进行缓冲器的切换。因此，当存储器214需要切换所读取的页时，存储器214读取2个数据扇区至缓冲器220需要时间(T₁+2×T₂)＝53.4μs，而主机202自缓冲器220读取2个数据扇区需要时间2×T₃＝40μs，因此主机202需要等待时间T_wa＝53.4μs-40μs＝13.4μs。

同样的，在缓冲器容纳扇区数目设定为4的情况(b)中，每当缓冲器中储存的扇区数目达到4，控制器212便进行缓冲器的切换。因此，当存储器214需要切换所读取的页时，存储器214读取4个数据扇区至缓冲器220需要时间(T₁+4×T₂)＝86.8μs，而主机202从缓冲器220读取4个数据扇区需要时间4×T₃＝80μs，因此主机202只需要等待时间T_wb＝86.8μs-80μs＝6.8μs。在缓冲器容纳扇区数目设定为6的情况(c)中，每当缓冲器中储存的扇区数目达到6，控制器212便进行缓冲器的切换。因此，当存储器214需要切换所读取的页时，存储器214读取6个数据扇区至缓冲器220需要时间(T₁+6×T₂)＝120.2μs，而主机202从缓冲器220读取6个数据扇区需要时间6×T₃＝120μs，因此主机202仅需要等待时间T_wc＝120.2μs-120μs＝0.2μs。因此，可得知随着缓冲器容纳扇区数目的设定值增加，主机202在存储器214切换页时需要等待的时间愈减少。因此，将缓冲器容纳扇区数目设定大于6的值可使主机202的等待时间减为0，而增进记忆装置204的效能。

图5为依据本发明的依据缓冲器容纳扇区数目切换乒乓存储器220的第一缓冲器222与第二缓冲器224的方法500的流程图。首先，控制器212命令存储器214读取数据(步骤502)。接着，控制器212接收存储器214输出的数据并将存储器214输出的数据储存至乒乓缓冲器220的第一缓冲器222(步骤504)。接着，控制器212检查第一缓冲器222所储存的数据扇区的数目是否达到缓冲器容纳扇区数目(步骤506)。若第一缓冲器222所储存的数据量尚未达到缓冲器容纳扇区数目，则控制器212继续将存储器214输出的数据储存至第一缓冲器222(步骤504)。反之，若第一缓冲器222所储存的数据量已达到缓冲器容纳扇区数目(步骤506)，则控制器212转而将存储器214输出的数据储存至乒乓缓冲器220的第二缓冲器224(步骤510)，并将第一缓冲器222中储存的数据输出至主机202(步骤508)。

当控制器212将存储器214输出的数据储存至第二缓冲器224时，控制器212检查第二缓冲器224所储存的数据扇区的数目是否达到缓冲器容纳扇区数目(步骤512)。若第二缓冲器224所储存的数据量尚未达到缓冲器容纳扇区数目，则控制器212继续将存储器214输出的数据储存至第二缓冲器224(步骤510)。反之，若第二缓冲器224所储存的数据量已达到缓冲器容纳扇区数目(步骤512)，则控制器212转而将存储器214输出的数据储存至乒乓缓冲器220的第一缓冲器224(步骤504)，并将第二缓冲器222中储存的数据输出至主机202(步骤514)。此一切换流程将持续进行直到存储器214读取数据完毕为止(步骤516)。

虽然本发明已以较佳实施例揭露如上，然其并非用于限定本发明，任何熟悉此项技术者，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims

1.一种管理存储器读出数据的方法，其特征在于，其中一存储器所对应的一控制器包括一乒乓缓冲器，所述乒乓缓冲器包括一第一缓冲器以及一第二缓冲器，所述存储器包括多个页，每一页均包括多个数据扇区，所述方法包括：

计算所述存储器读取单一数据扇区至所述乒乓缓冲器所需的一存储器读取扇区时间；

计算一主机由所述乒乓缓冲器读取单一数据扇区所需的一主机读取扇区时间；

取得所述存储器切换所读取的页所需的一存储器换页忙碌时间；

依据所述存储器换页忙碌时间、所述存储器读取扇区时间、以及所述主机读取扇区时间决定一缓冲器容纳扇区数目；以及

当所述存储器输出数据至所述乒乓缓冲器时，依据所述缓冲器容纳扇区数目切换用于储存所述存储器输出的数据的所述第一缓冲器以及所述第二缓冲器。

2.根据权利要求1所述的管理存储器读出数据的方法，其特征在于，其中所述存储器读取扇区时间的计算包括：

取得所述存储器的一存储器工作频率；

取得一扇区字节数目以表示单一资料扇区所包含的字节的数目；以及

将所述扇区字节数目除以所述存储器工作频率，以得到所述存储器读取扇区时间。

3.根据权利要求1所述的管理存储器读出数据的方法，其特征在于，其中所述主机读取扇区时间的计算包括：

取得所述主机的一主机工作频率；

将所述扇区字节数目除以所述主机工作频率，以得到所述主机读取扇区时间。

4.根据权利要求1所述的管理存储器读出数据的方法，其特征在于，其中所述缓冲器容纳扇区数目的决定包括：

从所述主机读取扇区时间减去所述存储器读取扇区时间，以得到一读取扇区时间差；

将所述存储器换页忙碌时间除以所述读取扇区时间差，以得到一缓冲器容纳扇区数目下限值；以及

选取接近或大于所述缓冲器容纳扇区数目下限值的自然数作为所述缓冲器容纳扇区数目。

5.根据权利要求4所述的管理存储器读出数据的方法，其特征在于，其中所述自然数的选取更包括：

取得一页扇区数目以表示所述存储器的单一页所包含的数据扇区的数目；以及

从介于所述缓冲器容纳扇区数目下限值以及所述页扇区数目的范围中选取所述自然数作为所述缓冲器容纳扇区数目；

其中所述页扇区数目为所述缓冲器容纳扇区数目的选取的上限。

6.根据权利要求1所述的管理存储器读出数据的方法，其特征在于，其中所述第一缓冲器以及所述第二缓冲器的切换包括：

命令所述存储器读取数据；

接收所述存储器输出的数据，并将所述存储器输出的数据储存至所述第一缓冲器；

检查所述第一缓冲器所储存的数据扇区的数目是否达到所述缓冲器容纳扇区数目；以及

当所述第一缓冲器所储存的数据扇区的数目达到所述缓冲器容纳扇区数目后，接收所述存储器输出的数据，并将所述存储器输出的数据储存至所述第二缓冲器。

7.根据权利要求6所述的管理存储器读出数据的方法，其特征在于，其中所述第一缓冲器以及所述第二缓冲器的切换更包括：

检查所述第二缓冲器所储存的数据扇区的数目是否达到所述缓冲器容纳扇区数目；以及

当所述第二缓冲器所储存的数据扇区的数目达到所述缓冲器容纳扇区数目后，接收所述存储器输出的数据，并将所述存储器输出的数据储存至所述第一缓冲器。

8.根据权利要求7所述的管理存储器读出数据的方法，其特征在于，其中所述第一缓冲器以及所述第二缓冲器的切换更包括：

当所述存储器输出的数据被储存至所述第一缓冲器时，将所述第二缓冲器中储存的数据输出至所述主机；以及

当所述存储器输出的数据被储存至所述第二缓冲器时，将所述第一缓冲器中储存的数据输出至所述主机。

9.一种记忆装置，其特征在于，耦接至一主机，包括：

一存储器，包括多个页以供储存数据，每一页均包括多个数据扇区；以及

一控制器，包括一乒乓缓冲器以储存所述存储器读出的数据，计算所述存储器读取单一数据扇区至所述乒乓缓冲器所需的一存储器读取扇区时间，计算所述主机由所述乒乓缓冲器读取单一数据扇区所需的一主机读取扇区时间，取得所述存储器切换所读取的页所需的一存储器换页忙碌时间，依据所述存储器换页忙碌时间、所述存储器读取扇区时间、以及所述主机读取扇区时间决定一缓冲器容纳扇区数目，以及当所述存储器输出数据时，依据所述缓冲器容纳扇区数目切换用于储存所述存储器输出的数据的所述乒乓缓冲器所包括的一第一缓冲器以及一第二缓冲器。

10.根据权利要求9所述的记忆装置，其特征在于，其中所述控制器取得所述存储器的一存储器工作频率，取得一扇区字节数目以表示单一数据扇区所包含的字节的数目，以及将所述扇区字节数目除以所述存储器工作频率以得到所述存储器读取扇区时间。

11.根据权利要求9所述的记忆装置，其特征在于，其中所述控制器取得所述主机的一主机工作频率，取得一扇区字节数目以表示单一数据扇区所包含的字节的数目，以及将所述扇区字节数目除以所述主机工作频率以得到所述主机读取扇区时间。

12.根据权利要求9所述的记忆装置，其特征在于，其中所述控制器从所述主机读取扇区时间减去所述存储器读取扇区时间以得到一读取扇区时间差，将所述存储器换页忙碌时间除以所述读取扇区时间差以得到一缓冲器容纳扇区数目下限值，以及选取接近或大于所述缓冲器容纳扇区数目下限值的自然数作为所述缓冲器容纳扇区数目。

13.根据权利要求12所述的记忆装置，其特征在于，其中所述控制器取得一页扇区数目以表示所述存储器的单一页所包含的数据扇区的数目，以及从介于所述缓冲器容纳扇区数目下限值以及所述页扇区数目的范围中选取所述自然数作为所述缓冲器容纳扇区数目，其中所述页扇区数目为所述缓冲器容纳扇区数目的选取的上限。

14.根据权利要求9所述的记忆装置，其特征在于，其中所述控制器命令所述存储器读取数据，接收所述存储器输出的数据，将所述存储器输出的数据储存至所述第一缓冲器，检查所述第一缓冲器所储存的数据扇区的数目是否达到所述缓冲器容纳扇区数目，以及当所述第一缓冲器所储存的数据扇区的数目达到所述缓冲器容纳扇区数目后，将所述存储器输出的数据储存至所述第二缓冲器，以进行所述第一缓冲器以及所述第二缓冲器的切换。

15.根据权利要求14所述的记忆装置，其特征在于，其中所述控制器更检查所述第二缓冲器所储存的数据扇区的数目是否达到所述缓冲器容纳扇区数目，以及当所述第二缓冲器所储存的数据扇区的数目达到所述缓冲器容纳扇区数目后，将所述存储器输出的数据储存至所述第一缓冲器，以进行所述第一缓冲器以及所述第二缓冲器的切换。

16.根据权利要求15所述的记忆装置，其特征在于，其中当所述存储器输出的数据被储存至所述第一缓冲器时，所述控制器将所述第二缓冲器中储存的数据输出至所述主机，而当所述存储器输出的数据被储存至所述第二缓冲器时，所述控制器将所述第一缓冲器中储存的数据输出至所述主机。