CN102158704B - 转换成中间格式的两步算术解码 - Google Patents

转换成中间格式的两步算术解码 Download PDF

Info

Publication number
CN102158704B
CN102158704B CN2011101290741A CN201110129074A CN102158704B CN 102158704 B CN102158704 B CN 102158704B CN 2011101290741 A CN2011101290741 A CN 2011101290741A CN 201110129074 A CN201110129074 A CN 201110129074A CN 102158704 B CN102158704 B CN 102158704B
Authority
CN
China
Prior art keywords
bit stream
decoding
valuedization
many
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011101290741A
Other languages
English (en)
Other versions
CN102158704A (zh
Inventor
东岛胜义
井口雅保
安倍清史
樋田博明
西孝启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102158704A publication Critical patent/CN102158704A/zh
Application granted granted Critical
Publication of CN102158704B publication Critical patent/CN102158704B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/4006—Conversion to or from arithmetic code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Abstract

一种解码装置，用于对包含在由基于上下文的自适应二进制算术编码所编码的输入位流中的语义元素值进行解码，所述解码装置包括：算术解码器，其算术解码所述输入位流，以提供已被算术解码但未被多值化的二进制信号；流转换器，其将指示多值化操作的起始位置的同步字插入到所述二进制信号中，以生成中间位流，从而将所述中间位流存储在中间缓冲器中；同步检测单元，其通过从所述中间缓冲器中馈送出的中间位流中检测所述同步字，来检测所述多值化操作的起始位置；以及多值化操作单元，其依据由所述同步检测单元检测的起点位置将从所述中间缓冲器馈送出的中间位流多值化。

Description

转换成中间格式的两步算术解码
本申请是申请日为2005年11月2日、申请号为200580034526.0、发明名称为“转换成中间格式的两步算术解码”的发明专利申请的分案申请。
技术领域
本发明涉及位流的解码处理，所述位流是根据诸如由JVT作出的ITU-TRec.H.264|ISO/IEC 14496-10AVC的图像压缩的算术编码系统编码的位流。
背景技术
在最近的图像数据压缩中，正在建立诸如由ISO/IEC MPEG & ITU-TVCEG的Joint Video Team(JVT)作出的Joint Video Specification(ITU-TRec.H.264|ISO/IEC 14496-10AVC)的国际标准的标准，以提供较高的压缩。该标准经常被简要地称为H.264/MPEG-AVC。在下面的描述中，该标准被简称为H.264。
在H.264标准中，使用算术编码系统来编码位流。算术编码将多值信号转换成二进制信号。因此，将二进制信号转换成多值信号以解码位流。此时，在转换中使用基于上下文(context-based)的自适应二进制算术编码系统(此后称为“CABAC”)。
在CABAC中，提供一种用于计算码元的或然率的上下文计算单元，并且基于来自上下文计算单元的计算的或然率来执行算术解码计算。在已经经过算术解码计算的位流中，二进制信号被转换成多值信号。
此时，设计算术解码计算和上下文计算来串行地处理输入位流，并且取决于算术解码计算的处理速度来生成最终多值数据。
引用的参考文献No.1(公开的日本专利申请No.2004-136261)公开了根据算术解码系统的位流解码。根据由引用参考文献No.1教导的算术解码，当每个输入位流的位数量大于算术解码的处理量时，则将该位流视为错误。
另一引用的参考文献No.2(US2004/0085233A1)公开了使用存储器将解码处理划分成两个阶段的技术。根据引用的参考文献No.2，存储器临时性地存储输入位流。代码转换机单元从存储器中读出位流，以便解码且然后编码位流，并且将编码的位流传递回存储器中。从存储器中取出的位流被再次解码以显示图像。
然而，根据由所引用的参考文献1公开的解码处理单元，算术解码计算和上下文计算两者都只能串行地处理位流。同时，多值转换后面接着基于解码的数据的图像显示；此时，必须实时显示图像，并且必须在预定时间期间解码所要求的数据量。
例如，对于高清晰(此后称为“HD-TV”)图像，必须以1/30秒，即33.3毫秒，的速度对由1920像素乘1088行组成的数据进行解码。因此，解码宏块(此后称为“MB”)所要求的时间是33.3/8160或近似4085纳秒。
如由H.264标准指定的，MB的最大的位数量具有3200位的值。根据最大的位数量，必须以4085/3200或近似1.27纳秒的速度对一位进行解码，以便解码HD-TV图像。该速度对应于大约784MHz的时钟频率。
高达784MHz的高时钟信号具有难以设计解码处理装置的问题。
根据所引用的参考文献No.1，将由于解码处理延迟而仍需解码的数据处理为错误。然而，被处理为错误的数据数量的增加带来另一问题，即成比例地再现了不均匀和干扰的图像。
根据所引用的参考文献No.2，存储器补偿要求用于图像再现的数据处理速度和算术解码中的数据处理速度之间的差值。然而，所引用的参考文献No.2未能示出用于在最后级使得代码转换机单元和解码单元之间的位流同步的专用结构。这引起如下问题，即当存储器缓冲处理速度的差值时，位流处理中的失败、解码错误等有可能出现。此外，第一解码的数据被重新编码以解码重新编码后的数据的事实，还包括其它问题：复杂处理、在位流进入和最后图像显示之间的延长的时间流逝、和必然的可用性不佳。
鉴于上述原因，本发明提供一种解码处理装置和方法，该解码处理装置和方法用于以使得解码处理装置的设计变得容易的时钟速度执行算术解码计算和多值化计算两者，且实时地显示图像。
发明内容
本发明的第一方面提供解码处理装置，其包括：上下文计算单元，用于计算包含在输入位流中的码元的或然率；参数生成单元，用于生成用于上下文计算单元的参数；算术解码计算单元，用于根据或然率解码输入位流，因此提供解码的数据；流转换单元，用于将解码的数据转换成中间位流；存储单元，用于存储中间位流；同步检测单元，用于从存储单元中馈送出的中间位流中检测计算开始计时，因此提供所检测的计算开始计时；多值化计算单元，用于允许与来自同步检测单元的检测的计算开始计时同步地将从存储单元馈送出的中间位流多值化。
上述结构以使得解码处理装置的设计变得容易的时钟速度实现了算术解码计算和多值化计算两者，且实时地显示图像。
本发明的第二方面提供一种解码处理装置，其中参数生成单元在每单位时间处理的位数量方面不同于多值化计算单元。
上述结构满足关于算术解码和多值化计算的、必须满足实时图像显示的时间限制，其中所述算术解码必须每次一位地执行。
本发明的第三方面提供一种解码处理装置，其中存储单元包括用于临时存储输入位流的缓冲器。
上述结构实现存储器资源的有效使用。
本发明的第四方面提供一种解码处理装置，其中流转换单元将同步字插入到解码的数据中。
上述结构允许容易地从中间位流检测同步。
本发明的第五方面提供一种解码处理装置，其中当中间位流被不正确地多值化时、或者当在多值化计算期间检测到中间位流中的同步字时、或者当在中间位流的同步字位置检测到除了被指定作为同步字的一位串之外的另一位串时，流转换单元将错误标识符插入到中间位流中。
上述结构防止在多值化计算期间的不适当处理。
本发明的第六方面提供一种解码处理装置，其中流转换单元执行字节对齐处理以生成中间位流。
上述结构在精确的起始位置检测同步字。
本发明的第七方面提供一种解码处理装置，其中流转换单元将竞争阻止字节(emulation prevention byte)插入到中间位流中。
上述结构检测同步具有提高的精度。
本发明的第八方面提供一种解码处理装置，其中流转换单元以如下方式生成中间位流，即用于包括在中间位流中的、由多值化计算单元生成的每个语义元素的中间位流的位长度在长度方面小于用于包括在输入位流中的每个语义元素的输入位流的位长度。
上述结构允许以降低的负荷来进行多值化计算。
本发明的第九方面提供一种解码处理装置，其中当输入位流是非压缩代码时，流转换单元将输入位流直接转换成中间位流。
上述结构允许容易的多值化计算。
本发明的第十方面提供一种解码处理装置，其中流转换单元根据熵编码算法而不是算术编码算法来生成中间位流。
上述结构生成适用于熵解码的中间位流。
本发明的第十一方面提供一种解码处理装置，其中：对于每个语义元素而言，算术解码计算单元使用软件对包括在H.264标准中的语义元素中的“mk_skip_flag”、“mb_field_flag”和“end_of_slice_flag”中的至少一个进行解码，而算术解码计算单元不使用软件继续对来自包括在H.264标准中的语义元素中的“mb_type”到“coeff_abs_level_minus1”的语义元素进行解码。
上述结构以提高的处理速度执行算术计算。另外，上述结构提供算术计算和多值化计算之间的减小的差值，并因此提供具有较小容量的存储单元。
本发明的第十二方面提供一种解码处理装置，其中同步检测单元从中间位流检测同步字，因此检测计算开始计时。
上述结构无疑地检测多值化计算中的计算开始计时。
本发明的第十三方面提供一种解码处理装置，其中多值化计算单元将中间位流多值化，因此生成语义元素。
本发明的第十四方面提供一种解码处理装置，还包括：确定单元，用于确定输入位流已经被编码的方法；熵解码单元，用于将从存储单元中馈送的中间位流多值化，其中当确定单元确定输入位流已经根据算术编码被编码时，从存储单元中馈送的中间位流被多值化计算单元多值化，但是当确定单元确定输入位流已经根据熵编码而不是算术编码被编码时，从存储单元中馈送的中间位流被熵解码单元解码。
上述结构降低在多值化计算期间的计算的不适当负荷，因此实现高速多值化计算。
本发明的第十五方面提供一种解码装置，用于对包含在由基于上下文的自适应二进制算术编码所编码的输入位流中的语义元素值进行解码，所述解码装置包括：算术解码器，其算术解码所述输入位流，以提供已被算术解码但未被多值化的二进制信号；流转换器，其将指示多值化操作的起始位置的同步字插入到所述二进制信号中，以生成中间位流，从而将所述中间位流存储在中间缓冲器中；同步检测单元，其通过从所述中间缓冲器中馈送出的中间位流中检测所述同步字，来检测所述多值化操作的起始位置；以及多值化操作单元，其依据由所述同步检测单元检测的起点位置将从所述中间缓冲器馈送出的中间位流多值化。
本发明的第十六方面提供一种解码方法，用于对包含在由基于上下文的自适应二进制算术编码所编码的输入位流中的语义元素值进行解码，所述解码方法包括：算术解码所述输入位流，以提供已被算术解码但未被多值化的二进制信号；将指示多值化操作的起始位置的同步字插入到所述二进制信号中，以生成中间位流，从而将所述中间位流存储在中间缓冲器中；通过从所述中间缓冲器中馈送出的中间位流中检测所述同步字，来检测所述多值化操作的起始位置；以及依据在所述检测所述起始位置中检测的起点位置将从所述中间缓冲器馈送出的中间位流多值化。
本发明的第十七方面提供一种用于解码经编码的数据的解码装置，已经通过执行对二进制信号的算术编码而生成了所述经编码的数据，并且已经通过将多值化的语义元素二进制化而生成了所述二进制信号，所述解码装置包括：算术解码单元，用于对所述经编码的数据执行算术解码，以生成二进制信号；转换单元，用于根据位串操作转换所述二进制信号，以将经转换的二进制信号存储在中间缓冲器上；以及多值化操作单元，用于对从所述中间缓冲器读取的所述经转换的二进制信号执行多值化处理。
本发明的第十八方面提供一种用于解码经编码的数据的方法，已经通过执行对二进制信号的算术编码而生成了所述经编码的数据，并且已经通过将多值化的语义元素二进制化而生成了所述二进制信号，所述解码方法包括：对所述经编码的数据执行算术解码，以生成二进制信号；根据位串操作转换所述二进制信号，以将经转换的二进制信号存储在中间缓冲器上；以及对从所述中间缓冲器读取的所述经转换的二进制信号执行多值化处理。
本发明的第十九方面提供一种用于解码经编码的数据的解码装置，已经通过执行对二进制信号的算术编码而生成了所述经编码的数据，并且已经通过将多值化的语义元素二进制化而生成了所述二进制信号，所述解码装置包括：输入缓冲器，用于临时存储所述经编码的数据；算术解码单元，用于对从所述输入缓冲器读取的经编码的数据执行算术解码，以生成二进制信号；转换单元，用于根据位串操作转换所述二进制信号，以生成经转换的二进制信号；中间缓冲器，用于临时存储由所述转换单元生成的经转换的二进制信号；以及多值化操作单元，用于对从所述中间缓冲器读取的所述经转换的二进制信号执行多值化处理。
本发明的第二十方面提供一种用于解码经编码的数据的解码装置，已经通过执行对二进制信号的算术编码而生成了所述经编码的数据，并且已经通过将多值化的语义元素二进制化而生成了所述二进制信号，所述解码装置包括：算术解码单元，用于对所述经编码的数据执行算术解码，以生成二进制信号；转换单元，用于如此转换所述二进制信号，使得减小针对所述语义元素的最大位长度，以将经转换的二进制信号存储在中间缓冲器上；以及多值化操作单元，用于对从所述中间缓冲器读取的所述经转换的二进制信号执行多值化处理。
本发明的第二十一方面提供一种编码装置，包括：二进制化单元，用于将多值化的语义元素二进制化，以生成二进制信号，从而将所述二进制信号存储在中间缓冲器上；以及算术编码单元，用于对从所述中间缓冲器读取的二进制信号执行算术编码。
本发明的第二十二方面提供一种编码方法，包括：将多值化的语义元素二进制化，以生成二进制信号，从而将所述二进制信号存储在中间缓冲器上；以及对从所述中间缓冲器读取的二进制信号执行算术编码。
附图说明
结合附图阅读下面描述，本发明的上述和其它方面、属性和优点将变得明显，在附图中类似附图标记指示相同元素。
图1是图示根据本发明第一实施例的解码处理装置的方框图；
图2是图示由根据第一实施例的解码处理装置执行的动作过程的流程图；
图3是图示由根据第一实施例的解码处理装置执行的动作过程的流程图；
图4是图示由根据第一实施例的解码处理装置执行的动作过程的流程图；
图5是示出由H.264指定的二进制化处理算法的列表的图示；
图6是图示根据第二实施例的中间位流的结构图；
图7是示出根据第二实施例的语义元素编码的列表的图示；
图8是示出根据第二实施例的语义元素编码的另一列表的图示；
图9是图示根据第二实施例的中间位流的结构图；
图10是示出根据第二实施例的解码处理的图示；
图11是图示根据第三实施例的解码处理装置的方框图；
图12是图示由根据第三实施例的解码处理装置执行的动作过程的流程图；以及
图13是图示根据第四实施例的编码处理装置的方框图。
具体实施方式
现在参考附图描述本发明实施例。
第一实施例
图1是图示根据本发明第一实施例的解码处理装置的方框图。
解码处理装置1包括如下给出的元素。
上下文计算单元2，用于计算包含在输入位流中的码元的或然率。参数生成单元3，用于生成用于上下文计算单元2进行的计算的参数。
算术解码计算单元4，用于在来自上下文计算单元2的计算的或然率的基础上根据算术解码系统对输入位流进行解码，因此提供解码的数据。流转换单元5，用于在解码的数据基础上生成中间位流。存储单元6，用于存储来自流转换单元5的生成的中间位流。同步检测单元7，用于从存储单元6中馈送的中间位流中检测计算开始计时。多值化计算单元8，用于与来自同步检测单元7的检测的计算开始计时同步地将中间位流多值化。使用多值化的中间位流来再现图像。
可选地，可以提供首标分析单元11。该首标分析单元11用于分析包括在进入的输入位流中的、在每个输入位流的首标处的信息。例如，每个首标包含诸如输入位流编码系统、图像大小、和使用的编码选项的信息。首标分析单元11分析包括在每个首标中的这些信息片。
可选地，在将输入位流馈送到解码处理装置1中之前，可以将其临时存储在缓冲器9中。输入位流通过I/O 10进入解码处理装置1。
下面讨论其每个元素及其行为的细节。
缓冲器9临时存储输入位流。可选地，可以将该缓冲器9与如后面详述的存储单元6组合使用。
I/O 10是一个接口，通过该接口输入位流从缓冲器9传递到解码处理装置1中。该输入位流被传递到首标分析单元11。
首标分析单元11分析每个输入位流上的首标信息。该首标信息包括与输入位流相关的起始码和切片-首标等，所有这些都由首标分析单元11分析。
下面讨论上下文计算单元2。
上下文计算单元2计算包括在输入位流中的码元的或然率。上下文计算单元2在环境情况的基础上，即在越过要解码的每个目标位信号的临近的位信号的基础上，从输入位流中计算要解码的二进制信号的或然率。必须为具有二进制信息的每个一位信号更新或然率，并且上下文计算单元2必须每次一位地串行处理输入位流。
此外，上下文计算单元2使用来自参数生成单元3的生成的参数来计算或然率。
将计算的或然率从上下文计算单元2中馈送到算术解码计算单元4中。
下面讨论参数生成单元3。
参数生成单元3生成要由上下文计算单元2使用的参数，并将生成的参数馈送到上下文计算单元2中。参数生成单元3将解码数据或二进制信号多值化，并在多值化处理期间生成参数。如同上下文计算单元2的情况，必须每次一位地串行处理解码数据。
下面讨论算术解码计算单元4。
算术解码计算单元4根据或然率对已经根据算术编码系统编码的输入位流进行解码。根据算术编码系统编码的输入位流是根据或然率编码的二进制数据。由于输入位流已经根据算术编码系统编码，所以输入位流在阵列和值方面与直接用于图像再现的位流不同。于是，与算术编码相反的算术解码允许将直接用于图像再现的位流解码成解码的数据。类似于输入位流，解码的数据也是二进制数据。
算术解码计算单元4将如此解码的解码数据馈送到上下文计算单元2、参数生成单元3、和流转换单元5中。算术解码计算单元4根据分配给每个一位数据的或然率对输入位流进行解码，并且每次一位地串行处理输入位流。
对于每个语义元素而言，由算术解码计算单元4使用具体软件对包括在H.264标准中的语义元素中的“mk_skip_flag”、“mb_field_flag”和“end_of_slice_flag”中的至少一个进行解码，而由算术解码计算单元4不使用具体软件继续对包括在H.264标准中的语义元素中的从“mb_type”到“coeff_abs_level_minus1”的语义元素进行解码。如刚刚讨论的处理提供高速算术解码。
下面讨论流转换单元5。
流转换单元5将由算术解码计算单元4解码的解码数据转换回位流。通过正在被解码的输入位流生成解码的数据，并且该解码的数据没有同步字和首标标志。在多值化计算期间，如后面讨论的多值化计算单元8利用包含在每个位流中的图像数据分隔作为开始计时。解码的数据在被转换成位流之前没有图像数据分隔；首先将解码的数据通过存储单元6转送到多值化计算单元8，并且因此多值化计算单元8不能检测多值化计算的计算开始计时。
具体地，对于由多值化计算单元8执行的高速处理而言，计算开始计时是首要的。
流转换单元5将多值化计算单元8所要求的同步字和首标插入到解码的数据中，因此将首先算术解码的解码数据改变成伪位流。更具体地，流转换单元5将算术解码的解码数据转换成中间位流。因此，中间位流具有包括在算术解码的解码数据中的同步字和首标，以用于检测计算开始计时。由流转换单元5将解码的数据转换成中间位流的事实，允许多值化计算单元8在一个周期中并行地执行大量位的多值化计算。因此，对于必须实时再现的图像而言，以使得解码处理装置的设计变得容易的时钟速度执行多值化计算，如后面所述。另外，当再现图像时，排除了由于多值化计算中的延迟所导致的错误的出现。
下面讨论存储单元6。
存储单元6存储来自流转换单元5的生成的中间位流。存储在存储单元6中的中间位流经过同步检测单元7向多值化计算单元8运动，在多值化计算单元8中，中间位流经过多值化计算。将由流转换单元5生成的中间位流临时存储在存储单元6中；然后当在存储单元6中收集了一定量的中间位流时，将临时存储的中间位流从存储单元6馈送到多值化计算单元8中。
在处理速度方面，流转换单元5类似于算术解码计算单元4，并且必须每次一位地串行处理解码的数据。串行处理的数据被逐渐累积在存储单元6中。同时，用于在一周期中计算大量数据的多值化计算单元8可以对每个一定量的累积的中间位流从存储单元6中取出中间位流。更具体地，存储单元6充当为缓冲器，并且缓冲了算术解码计算单元4和多值化计算单元8之间的处理速度差。
下面讨论同步检测单元7。
同步检测单元7从存储单元6中馈送的中间位流中检测计算开始计时。更具体地，同步检测单元7从中间位流中检测插入的同步字。同步字的检测被识别为计算开始计时。同步检测单元7将关于检测的计算开始计时的信息馈送到多值化计算单元8中。计算开始计时用于精确地了解在多值化计算单元8中开始多值化计算的时间。
下面讨论多值化计算单元8。
多值化计算单元8将计算开始计时设置为开始多值化计算的时间，并且执行中间位流或二进制信号的多值化计算。
由多值化计算单元8处理的中间位流已经被算术解码计算单元4根据或然率进行算术解码。于是，中间位流不必根据每次一位更新的或然率经过多值化计算。因此，多值化计算单元8不需要每次一位地串行实施中间位流的多值化计算。例如，可以为每个一定量，诸如8-位、16-位，实施多值化计算。
将中间位流以一定量存储在存储单元6中，并且多值化计算单元8可以从存储单元6中取出每次计算所要求的全部数据。例如，假设多值化计算单元8用于每单元地，诸如8-位、16-位，执行计算，多值化计算单元8在每个周期中从存储单元6中取出用于每8-位的数据或每16-位的数据，因此实施多值化计算。
中间位流具有由流转换单元5插入到其中的同步字或其它。同步字的检测允许同步检测单元7掌握由多值化计算单元8执行的多值化计算的计算开始计时。多值化计算单元8可以根据计算开始计时实施多值化计算，并因此可以完成计算而没有错误地识别包括在每个中间位流中的编码数据的开始和结束。因此，基于已经经过多值化计算的数据来再现的图像没有图像缺失和干扰。
更具体地，最初，按照或然率在一个周期中每次一位地串行对输入位流进行算术解码，并且此后将同步字插入到如此解码的解码数据中，因此生成中间位流。直到在存储单元6中数据累积一定量，一直将中间位流存储在存储单元6中。在累计一定量的数据之后，存储在存储单元6中的中间位流响应计算开始计时而经过多值化计算。在多值化计算期间，每次多位地并行处理中间位流。
作为上述处理流程的结果，多值化计算单元8中每单位时间的处理数据量大于算术解码计算单元4中的每单位时间的处理数据量。处理量之间的差值被中间位流在存储单元6中的临时存储缓冲。
因此，多值化计算单元8按照可以自由设计解码处理装置的时钟速度构造，而与处理的位数量无关。例如，当多值化计算单元8用于在一周期中每次16-位地处理数据时，由多值化计算单元8以大约49MHz的时钟频率处理HD-TV图像。当然，防止了由于数据溢出所导致的错误的出现。同步处理的中间位流允许多值化计算单元8准确地掌握包含在每个中间位流中的编码数据的起始位置，并且因此防止再现的图像受到不利影响。
下面参考图2、3和4讨论由解码处理装置1执行的动作过程。
图2是图示由根据本发明的解码处理装置执行的动作过程的流程图。
位流进入解码处理装置1。在步骤S21，执行算术解码计算。在步骤S22，生成参数。在步骤S23，缓冲算术解码的并且然后变为中间位流的数据。在步骤S24，缓冲的中间位流经过多值化计算。经过多值化计算的数据被最终码元解码。
图3和图4是图示由根据本发明的解码处理装置执行的动作过程的流程图。
如图3和图4所示的流程图，图示了由算术解码执行的动作过程，所述算术解码由“Draft Errata List with Revision-Marked Correction for H.264/AVC”在“9.3CABAC parsing process for slice data”定义。
图3的流程图图示图2的步骤S21的细节。图4的流程图图示图3的步骤S31的细节。
下面参考图5讨论与由解码处理装置1执行的多值化计算成对的二进制化计算。
图5是示出由H.264指定的二进制化处理算法的列表的图示。在遵循H.264标准的解码处理装置中，使用如图5所示的二进制化计算的任何一个形式或另外的多值化计算。
例如，根据“固定长度”方法，固定长度编码确定代码长度。根据“一元”方法，在码元周期中串行排列值“1”，而排列的终点由值“0”终止，因此示出了码元的终点。
根据“截断的一元”方法，对于具有标准中最大位长度的码元而言，省略了添加到排列终点的值“0”。也使用“查找表”方法作为另一方法。
如上所述构造的解码处理装置提供位流的高速多值化计算，并排除使得设计解码处理装置变得困难的、对高时钟频率的需要。另外，存储单元6可以例如缓冲由每次一位处理所伴随的算术解码计算和允许多位处理的多值化计算之间的处理速度差，并因此存储单元6不需要具有大容量。
尽管本实施例描述解码处理装置1，但是本实施例也可应用于被构造为以与解码处理装置1相反地处理数据的编码处理装置。
还期望解码处理装置1解码已经使用在每个图像中形成的几个块被算术编码的位流。根据如下给出的处理过程实施解码。
在开始步骤，对于用于在每个图像中形成的每个指定块的算术编码的输入位流而言，上下文计算单元2根据关于围绕要处理的每个目标块的相邻块的信息来计算码元的或然率。
在随后步骤，算术解码计算单元4根据来自上下文计算单元2的、关于或然率的信息对输入位流进行解码，因此提供解码数据。
参数生成单元3在解码数据的基础上生成要被上下文计算单元2使用的参数。流转换单元5在将解码数据转换成中间位流之前将同步字和错误标识符插入到解码数据中。将中间位流存储在存储单元6中。
同步检测单元7从存储单元6中读出的中间位流中检测同步字，因此检测计算开始计时。多值化计算单元8实施中间位流的多值化计算。此时，与输入位流不同，在关于相邻块的信息的基础上的中间位流的算术解码已经结束。因此，多值化计算单元8可以实施中间位流的多值化计算，而无需关于相邻块的信息。因此，可以提高的处理速度实现多值化计算。由如图1所示构造的任何解码处理装置实现如前面刚刚讨论的处理。
上述处理实现高速多值化计算，即使使用基于关于围绕要在每个图像中形成的块的编码中编码的每个目标块的相邻块的信息的位流，也无需关于多值化计算中的相邻块的信息。
第二实施例
现在描述第二实施例。在本实施例中，描述流转换单元5的行为中的变化。
流转换单元5将由算术解码计算单元4解码的解码数据转换回位流形成，因此提供中间位流。
流转换单元5执行中间位流的字节对齐处理，这是由于必须从字节对齐位置检测每个同步字。更具体地，使位长度等于字节的倍数。
此时，流转换单元5将同步字插入解码数据中，因此生成中间位流。根据H.264标准，定义三种不同的位串“000001”、“000002”和“000003”作为具体数据排列。为了在多值化计算单元8中执行适当的多值化计算，流转换单元5根据上面具体的位串生成中间位流。
定义位串“000001”作为同步字，并且在解码的数据的预定位置，流转换单元5将作为同步字的位串“000001”插入到解码的数据中。
位串“000002”是示出位流包含不可多值化的数据的错误标识符。例如，当由算术解码计算单元4解码的解码数据包含不能经过多值化计算的数据时，则流转换单元5将作为错误标识符的位串“000002”插入到解码的数据中。当从存储单元6接收的中间位流包含错误标识符时，多值化计算单元8跳过多值化计算。
当中间位流不能被适当地多值化时、以及当在多值化计算期间不正确地检测到中间位流中的同步字时、或者另外当在中间位流中的任何一个同步字的位置处从中间位流中检测出除了被指定作为同步字的位串之外的其它代码时，流转换单元5将错误标识符插入到解码的数据中。
位流“000003”用作竞争阻止字节。将位串“000003”或竞争阻止字节插入以从非同步字中区分出同步字。
图6是图示根据本发明的中间位流的结构图。不同于与常规系统相关的中间位流，与异常系统相关的中间位流具有插入在其中的错误消息。错误消息是位串“000002”，即错误标识符。
为了每次并行处理多位，考虑到计算处理的方便性，多值化计算单元8期望以字节单位来计算数据。于是，优选地，每个中间位流具有等于字节的倍数的位长度。因此，如图6所示，将“字节对齐位”插入到每个中间位流中，以便以如下方式调整每个中间位流的位长度，即前述位长度等于字节的倍数。
每个中间位流的位长度可以等于由多值化计算单元8执行的计算量单位的倍数。当由多值化计算单元8执行的计算量的单位是一个字节时，则每个中间位流具有调节等于字节的倍数的位长度。当由多值化计算单元8执行的计算量的单位是两个字节时，则每个中间位流具有调节等于两个字节的倍数的位长度。
流转换单元5基于解码数据以如下方式生成中间位流，即为每个语义元素提供缩短的位长度。在通常的算术编码中，编码语义元素提供具有预定长度的位长度。此时，在通常的算术编码中，根据标准用于每个语义元素的位长度在长度方面增加。更具体地，如图7和8在其右半部分所示，包含在输入位流中的任何一个语义元素具有在长度方面变得更大的编码的位长度。算术编码按照上下文计算处理提供在长度方面增加的位长度。
然而，多值化计算单元8无需基于上下文计算的处理，并且不需要具有等于通常的算术编码位长度的位长度的每个位流。因此，如图7和图8在其左半部分所示，可以使得示出相同语义元素的位流在长度方面比根据通常的算术编码来编码的位串要短。
如刚刚讨论的，对于示出相同语义元素的位流而言，流转换单元5使用如图7和图8在其左半部分所示的较短的位串来生成中间位流。图7和图8是示出根据本实施例的语义元素的每个编码列表的图示。
用于包含在生成的中间位流中的每个语义元素的每个中间位流的位长度在长度方面小于用于包含在输入位流中的每个语义元素的每个输入位流的位长度，并且因此在多值化计算单元8中执行具有较轻负荷的多值化计算。
还优选的是，在长度方面，减小几个语义元素的中间位流的位长度以便提供中间位流的缩短的位长度。
图9是图示根据本实施例的中间位流的结构图。
当中间位流包含“coeff_abs_level_minus1”或一个语义元素时，则由语义元素“significant_coeff_flag”和“last_significant_coeff_flag”示出系数的数量。此时，如图9中所示，在中间位流头部的中间位流块预先示出系数的数量，并且因此在较少的处理时间内完成多值化计算。
还优选的是，当图像中的任何块是要经过多值化计算的目标时，流转换单元5生成中间位流而无需关于围绕目标块的相邻块的数据。
图10是示出根据本实施例的解码处理的图示。
如图10所示，为了执行块的多值化计算，参考围绕该块的相邻块。于是，必须参考所有的目标块和相邻块来进行多值化计算。这造成多值化计算所需要的时间增加的问题。
在根据本实施例的解码处理装置1中，算术解码计算单元4允许参考相邻块的处理，以及多值化计算单元8不需要参考相邻块。因此，流转换单元5在不需要参考相邻块的前提下生成中间位流。
如图10所示，对于由多值化计算单元8使用的每个图像中的块而言，不需要关于相邻块的信息。因此，排除了基于相邻块和目标块的计算，因此提供高速多值化计算。
当输入位流是非压缩代码时，流转换单元5将输入位流直接输出为中间位流。
此时，首标分析单元11检测输入位流是非压缩代码，并且算术解码计算单元4响应检测结果而跳过输入位流的算术解码计算。由流转换单元5将已经跳过算术解码计算的非压缩的输入位流直接输出为中间位流。因此，减少了不适当的计算负荷。
第三实施例
现在描述第三实施例。根据本实施例的解码处理装置用于确定输入位流是否已经算术编码或者另外它们是否已经熵编码，因此根据来自确定的结果对输入位流进行解码。
图11是图示根据本发明实施例的解码处理装置的方框图。
解码处理装置1包括用于算术计算解码的多值化计算单元8、和用于熵解码的熵解码单元15。多值化计算单元8和熵解码单元15彼此平行地排列。
首标分析单元11包括确定单元13。确定单元13基于每个输入位流的首标分析，确定输入位流是否已经算术编码或者另外它们是否已经熵编码。确定单元13将来自确定的结果馈送到选择器16、17、18和19。选择器16至19响应来自确定的每个结果来确定处理过程。
算术解码处理单元12与图1的算术解码处理单元相同，并且包括算术解码计算单元4、上下文计算单元2、参数生成单元3、和流转换单元5。
熵解码单元15用于解码根据熵编码所编码的位流。例如，熵解码单元15包括用于解码已经根据由H.264标准定义的CAVLC编码的位流的CAVLD。
同步检测单元7和多值化计算单元8与图1的这些单元相同。
下面讨论由解码处理装置1执行的动作过程。
确定单元13当确定输入位流已经根据算术编码系统被编码时指示选择器16至19形成基于算术解码的处理过程。最初，输入位流在被首标分析单元11分析之后传递到算术解码处理单元12。算术解码处理单元12生成中间位流，并且然后将所生成的中间位流传递到存储单元6。从存储单元6中取出的中间位流通过同步检测单元7被递送到多值化计算单元8，在多值化计算单元中将中间位流多值化。最后，选择器19选择来自多值化计算单元8的输出，并且将多值化解码的数据传递到图像解码器(未示出)。
当确定输入位流已经根据熵编码系统被编码时，确定单元13就指示选择器16至19形成基于熵解码的处理过程。
还由熵解码单元15执行首标分析，以确定由算术解码处理单元12生成的中间位流是否与熵编码一致。
最初，输入位流在被首标分析单元11分析之后经过中间缓冲器14传递到存储单元6。中间位流直到到达存储单元6，根本没有经过计算或处理。响应选择器18作出的选择，将从存储单元6取出的中间位流传递到熵解码单元15。熵解码单元15根据与熵编码系统相对应的解码处理来解码输入位流。例如，执行包括霍夫曼解码的可变长度解码。另外，实施根据由H.264指定的CAVLD系统的解码处理。
下面参考图12的流程图讨论动作流程。图12是图示由根据本实施例的解码处理装置作出的动作过程的流程图。
最初，位流进入解码处理装置1。在步骤S71，分析每个输入位流的首标。在步骤S72，在首标分析的基础上确定施加到输入位流的编码系统。
当步骤S72中的确定结果为算术编码系统时，则在步骤S73，输入位流受到算术解码处理。随后，在步骤S74，在存储单元6中对中间位流进行缓冲。
当步骤S72中的确定结果为熵编码系统时，则在步骤S74，直接对中间位流进行缓冲。
在缓冲之后的步骤S76，将根据算术编码系统编码的中间位流多值化。同时，在步骤S77，对根据熵编码系统编码的输入位流进行熵解码。
如上所述，解码处理装置1配备有算术解码和熵解码功能，并且响应来自由确定单元13作出的确定的结果，根据每个编码系统提供适当解码处理。更具体地，根据本实施例的解码处理装置1允许解码处理响应H.264标准中的编码的变化。
尽管本实施例讨论了包括算术解码和熵解码两种的结构，但是如果必要可以包括其它解码处理功能。
第四实施例
现在描述第四实施例。本实施例描述一种编码处理装置。
图13是图示根据本实施例的算术编码处理装置的方框图。
算术编码处理装置100包括与图1的算术解码装置的元素成对的元素。
二进制化计算单元101用于将压缩的和编码的数据转换成二进制。流转换单元102用于将同步字和标识符插入到已经被转换成二进制的数据中，因此生成位流。将所生成的位流存储在存储单元103中。
同步检测单元104用于从存储在存储单元103中的位流中检测同步字。同步检测单元104还用于从位流中排除竞争阻止字节和其它保留字。如此处理的位流被参数生成单元105使用以提取用于或然率计算的参数。
上下文计算单元106用于根据来自参数生成单元105的所生成的参数来计算或然率。算术编码计算单元107用于根据或然率对同步检测的数据进行算术编码。
在流生成单元108中，作为由算术编码计算单元107执行的处理的结果，将根据算术编码系统编码的数据转换成基于算术编码的位流。流生成单元108将位流通过缓冲器109传递到解码装置(未示出)。
如果必要的话，流转换单元102将竞争阻止字节和错误标识符插入到位流中。另外，流转换单元102以如下方式调整每个位流的位长度，即位长度等于用于解码中的多值化处理的处理量单位的倍数。
类似地，流生成单元108用于将算术编码的数据改变为位流，以类似流转换单元102的方式执行处理。更具体地，流生成单元108将同步字、竞争阻止字节、和错误标识符插入位流中；并且流生成单元108以如下方式调整每个位流的长度，即位流等于用于解码中的多值处理的处理量单位的倍数。
算术编码计算单元107优选地使用由H.264指定的CABAC编码。
上述结构也应用于编码处理装置，因此缓冲用于一次处理多位的二进制化计算、和设计用于每次一位的处理的算术编码之间的处理速度差。以高速进行二进制化计算，而没有不利地影响算术编码，同时每次一位地执行算术编码。因此，不必给二进制化计算或算术编码的任一处理提供高速时钟信号，因此在设计编码处理装置的设计上降低了限制。
本发明基于有利地使得设计解码处理装置变得容易的时钟速度实现了算术解码计算和多值化计算，且实时地显示图像。
本发明分割用于每次只处理一位的算术解码、和用于每次处理多位的多值化计算之间的处理，并且通过缓冲将前者连接到后者，因此缓冲了它们之间的处理速度差。
本发明在对算术解码的解码数据进行多值化计算之前，将其转换成伪位流，并且因此在多值化计算期间排除同步中的错误的出现。因此，无误地显示再现图像。当然，根据使得设计解码处理装置变得容易的时钟速度，以高速进行多值化计算，因此排除了由于数据溢出所造成的数据缺失的出现。
已经参考附图描述了本发明的优选实施例，应该理解，本发明不仅限于这些精确的实施例，并且在不偏离如由所附权利要求限定的本发明的范围或精神的前提下，本领域技术人员可以对其作出各种改变和修改。
工业实用性
本发明可应用于位流解码领域，其中位流是根据算术编码系统，例如H.264和其它图像压缩/解压缩编码的。

Claims (4)

1.一种解码装置，用于对包含在由基于上下文的自适应二进制算术编码所编码的输入位流中的语义元素值进行解码，所述解码装置包括：
算术解码器，其算术解码所述输入位流，以提供已被算术解码但未被多值化的二进制信号；
流转换器，其将指示多值化操作的起始位置的同步字插入到所述二进制信号中，以生成中间位流，从而将所述中间位流存储在中间缓冲器中；
同步检测单元，其通过从所述中间缓冲器中馈送出的中间位流中检测所述同步字，来检测所述多值化操作的起始位置；以及
多值化操作单元，其依据由所述同步检测单元检测的起点位置将从所述中间缓冲器馈送出的中间位流多值化。
2.如权利要求1所述的解码装置，其中由所述多值化操作单元每单位时间处理的处理位量大于由所述算术解码器每单位时间处理的处理位量。
3.一种解码方法，用于对包含在由基于上下文的自适应二进制算术编码所编码的输入位流中的语义元素值进行解码，所述解码方法包括：
算术解码所述输入位流，以提供已被算术解码但未被多值化的二进制信号；
将指示多值化操作的起始位置的同步字插入到所述二进制信号中，以生成中间位流，从而将所述中间位流存储在中间缓冲器中；
通过从所述中间缓冲器中馈送出的中间位流中检测所述同步字，来检测所述多值化操作的起始位置；以及
依据在所述检测所述起始位置中检测的起点位置将从所述中间缓冲器馈送出的中间位流多值化。
4.如权利要求3所述的解码方法，其中在所述中间位流的所述多值化中每单位时间处理的处理位量大于在所述输入位流的所述算术解码中每单位时间处理的处理位量。
CN2011101290741A 2004-11-09 2005-11-02 转换成中间格式的两步算术解码 Expired - Fee Related CN102158704B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004325533 2004-11-09
JP325533/04 2004-11-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2005800345260A Division CN101040535B (zh) 2004-11-09 2005-11-02 转换成中间格式的两步算术解码

Publications (2)

Publication Number Publication Date
CN102158704A CN102158704A (zh) 2011-08-17
CN102158704B true CN102158704B (zh) 2013-05-08

Family

ID=35617782

Family Applications (4)

Application Number Title Priority Date Filing Date
CN2012101928140A Pending CN102752590A (zh) 2004-11-09 2005-11-02 转换成中间格式的两步算术解码
CN2005800345260A Expired - Fee Related CN101040535B (zh) 2004-11-09 2005-11-02 转换成中间格式的两步算术解码
CN2012103825204A Pending CN102892001A (zh) 2004-11-09 2005-11-02 转换成中间格式的两步算术解码
CN2011101290741A Expired - Fee Related CN102158704B (zh) 2004-11-09 2005-11-02 转换成中间格式的两步算术解码

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN2012101928140A Pending CN102752590A (zh) 2004-11-09 2005-11-02 转换成中间格式的两步算术解码
CN2005800345260A Expired - Fee Related CN101040535B (zh) 2004-11-09 2005-11-02 转换成中间格式的两步算术解码
CN2012103825204A Pending CN102892001A (zh) 2004-11-09 2005-11-02 转换成中间格式的两步算术解码

Country Status (6)

Country Link
US (4) US7724830B2 (zh)
EP (1) EP1810521A1 (zh)
JP (2) JP4299357B2 (zh)
KR (1) KR101208233B1 (zh)
CN (4) CN102752590A (zh)
WO (1) WO2006051796A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034526B2 (en) 2006-09-07 2011-10-11 Ricoh Company Limited Method for manufacturing toner and toner
JP4902854B2 (ja) * 2006-09-12 2012-03-21 パナソニック株式会社 動画像復号化装置、動画像復号化方法、動画像復号化プログラム、動画像符号化装置、動画像符号化方法、動画像符号化プログラム、及び動画像符号化復号化装置
JP4865509B2 (ja) * 2006-11-01 2012-02-01 キヤノン株式会社 復号装置及び復号方法
JPWO2008129855A1 (ja) * 2007-04-11 2010-07-22 パナソニック株式会社 画像データ復号化装置、画像データ復号化方法
US7839311B2 (en) * 2007-08-31 2010-11-23 Qualcomm Incorporated Architecture for multi-stage decoding of a CABAC bitstream
JP4894793B2 (ja) * 2008-03-17 2012-03-14 富士通株式会社 デコード方法、デコーダ及びデコード装置
US8542748B2 (en) 2008-03-28 2013-09-24 Sharp Laboratories Of America, Inc. Methods and systems for parallel video encoding and decoding
JP5361577B2 (ja) * 2009-07-06 2013-12-04 キヤノン株式会社 映像復号化装置及び映像復号化方法
WO2011022405A2 (en) 2009-08-17 2011-02-24 Akamai Technologies, Inc. Method and system for http-based stream delivery
WO2011129052A1 (ja) * 2010-04-13 2011-10-20 パナソニック株式会社 画像復号装置、画像符号化装置、画像復号方法および画像符号化方法
US8344917B2 (en) 2010-09-30 2013-01-01 Sharp Laboratories Of America, Inc. Methods and systems for context initialization in video coding and decoding
US9313514B2 (en) 2010-10-01 2016-04-12 Sharp Kabushiki Kaisha Methods and systems for entropy coder initialization
US8880633B2 (en) 2010-12-17 2014-11-04 Akamai Technologies, Inc. Proxy server with byte-based include interpreter
US20120265853A1 (en) * 2010-12-17 2012-10-18 Akamai Technologies, Inc. Format-agnostic streaming architecture using an http network for streaming
CN103636206B (zh) * 2011-03-31 2017-07-14 汤姆逊许可公司 上下文自适应二进制数据算术编码（cabac）解码技术
MY167469A (en) * 2012-06-22 2018-08-29 Velos Media Int Ltd Image coding method, image decoding method, image coding apparatus, image decoding apparatus, and image coding and decoding apparatus
KR20150116840A (ko) * 2013-01-02 2015-10-16 엘지전자 주식회사 비디오 신호 처리 방법 및 장치
JP6212345B2 (ja) * 2013-10-02 2017-10-11 ルネサスエレクトロニクス株式会社 動画像符号化装置およびその動作方法
WO2017041271A1 (en) * 2015-09-10 2017-03-16 Mediatek Singapore Pte. Ltd. Efficient context modeling for coding a block of data
WO2017199800A1 (ja) * 2016-05-20 2017-11-23 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 符号化装置、復号装置、符号化方法及び復号方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1162872A (zh) * 1996-01-25 1997-10-22 三星电子株式会社 可变长编码及可变长译码方法和装置
CN1290068A (zh) * 1996-01-25 2001-04-04 三星电子株式会社 对图像内的对象进行算术编码及译码的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69133350D1 (de) * 1990-03-05 2004-01-29 Canon Kk Bildverarbeitungsgerät
US5654702A (en) * 1994-12-16 1997-08-05 National Semiconductor Corp. Syntax-based arithmetic coding for low bit rate videophone
JP2003319391A (ja) * 2002-04-26 2003-11-07 Sony Corp 符号化装置および方法、復号装置および方法、記録媒体、並びにプログラム
US7469012B2 (en) * 2002-05-14 2008-12-23 Broadcom Corporation System and method for transcoding entropy-coded bitstreams
US7305036B2 (en) * 2002-05-14 2007-12-04 Broadcom Corporation System and method for entropy code preprocessing
JP4240283B2 (ja) * 2002-10-10 2009-03-18 ソニー株式会社 復号装置及び復号方法
JP2004136261A (ja) 2002-10-16 2004-05-13 Masaaki Takarada 単極電磁場
US6927710B2 (en) * 2002-10-30 2005-08-09 Lsi Logic Corporation Context based adaptive binary arithmetic CODEC architecture for high quality video compression and decompression
US7769088B2 (en) * 2003-05-28 2010-08-03 Broadcom Corporation Context adaptive binary arithmetic code decoding engine
US7472151B2 (en) * 2003-06-20 2008-12-30 Broadcom Corporation System and method for accelerating arithmetic decoding of video data
US6894628B2 (en) * 2003-07-17 2005-05-17 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Apparatus and methods for entropy-encoding or entropy-decoding using an initialization of context variables
US6900748B2 (en) * 2003-07-17 2005-05-31 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method and apparatus for binarization and arithmetic coding of a data value
US7688895B2 (en) * 2003-07-22 2010-03-30 Lsi Corporation Method and/or circuit for binary arithmetic decoding decisions before termination
JP4699685B2 (ja) * 2003-08-21 2011-06-15 パナソニック株式会社 信号処理装置及びそれを用いた電子機器
EP1684435A4 (en) * 2003-10-29 2007-01-10 Nec Corp DECODING DEVICE OR CODING DEVICE WHICH IS INSERTED BETWEEN AN ARITHMETIC SIGNATURE DECODER OR CODIER AND DEBINARIZER OR BINARIZER AN INTERMEDIATE BUFFER
JP2005184232A (ja) * 2003-12-17 2005-07-07 Sony Corp 符号化装置、プログラム、およびデータ処理方法
US20050201629A1 (en) * 2004-03-09 2005-09-15 Nokia Corporation Method and system for scalable binarization of video data
US7480335B2 (en) * 2004-05-21 2009-01-20 Broadcom Corporation Video decoder for decoding macroblock adaptive field/frame coded video data with spatial prediction
US20060126744A1 (en) * 2004-12-10 2006-06-15 Liang Peng Two pass architecture for H.264 CABAC decoding process
US7518536B2 (en) * 2007-03-30 2009-04-14 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Method and apparatus for debinarization of digital video data during decoding
US7443318B2 (en) * 2007-03-30 2008-10-28 Hong Kong Applied Science And Technology Research Institute Co. Ltd. High speed context memory implementation for H.264

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1162872A (zh) * 1996-01-25 1997-10-22 三星电子株式会社 可变长编码及可变长译码方法和装置
CN1290068A (zh) * 1996-01-25 2001-04-04 三星电子株式会社 对图像内的对象进行算术编码及译码的方法
CN1290067A (zh) * 1996-01-25 2001-04-04 三星电子株式会社 对图像内的对象按段数据进行编码及译码方法

Also Published As

Publication number Publication date
US7724830B2 (en) 2010-05-25
CN102158704A (zh) 2011-08-17
JP2008182700A (ja) 2008-08-07
US8081683B2 (en) 2011-12-20
JP2008523644A (ja) 2008-07-03
WO2006051796A1 (en) 2006-05-18
KR20070084128A (ko) 2007-08-24
US20100232496A1 (en) 2010-09-16
CN102752590A (zh) 2012-10-24
US8867612B2 (en) 2014-10-21
CN101040535A (zh) 2007-09-19
JP5069571B2 (ja) 2012-11-07
KR101208233B1 (ko) 2012-12-04
EP1810521A1 (en) 2007-07-25
CN102892001A (zh) 2013-01-23
JP4299357B2 (ja) 2009-07-22
US20140064358A1 (en) 2014-03-06
CN101040535B (zh) 2011-07-06
US20090225865A1 (en) 2009-09-10
US20100232516A1 (en) 2010-09-16
US8406308B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
CN102158704B (zh) 转换成中间格式的两步算术解码
US10489426B2 (en) Category-prefixed data batching of coded media data in multiple categories
US7936938B2 (en) Methods and devices for encoding a digital image signal and associated decoding methods and devices
US7061410B1 (en) Method and/or apparatus for transcoding between H.264 CABAC and CAVLC entropy coding modes
TW392391B (en) Variable length code detection in a signal processing system
US7365659B1 (en) Method of context adaptive binary arithmetic coding and coding apparatus using the same
CN1787641B (zh) 图像信息解码方法和图像信息编码方法
JP4825644B2 (ja) 画像復号装置、画像符号化装置、およびシステムｌｓｉ
US20020163965A1 (en) Video frame compression/decompression hardware system
JPH05211616A (ja) マルチモード・データ・ストリーム・ジェネレータ
TW200421878A (en) Picture buffering for prediction references and display
US6185339B1 (en) Bit stream analyzing method and apparatus
TW201228247A (en) Image encoding device, and image encoding method
KR20110025444A (ko) 구문 요소에 기초한 비트스트림 생성 방법 및 장치
CN101502122A (zh) 编码装置及编码方法
US8625677B2 (en) Apparatus processing video stream
CN101014126B (zh) 图像处理装置
JP2005065168A (ja) 画像圧縮装置及び画像圧縮方法
US11431978B2 (en) Video decoding method and video decoding device for improving decoding efficiency
CN110191341B (zh) 一种深度数据的编码方法和解码方法
KR0180164B1 (ko) 가변길이 부호기
US10805623B2 (en) Method for encoding and decoding data, device for encoding and decoding data, and corresponding computer programs
EP2259432A1 (en) Variable-length code decoding apparatus and method
EP2187644A2 (en) Method and apparatus for coding and decoding using bit-precision
CN100576917C (zh) 逆扫描频率系数的方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130508

Termination date: 20181102

CF01 Termination of patent right due to non-payment of annual fee