CN102158402B - 一种纵横式交换矩阵缓存信元的方法及装置 - Google Patents
一种纵横式交换矩阵缓存信元的方法及装置 Download PDFInfo
- Publication number
- CN102158402B CN102158402B CN201110063513.3A CN201110063513A CN102158402B CN 102158402 B CN102158402 B CN 102158402B CN 201110063513 A CN201110063513 A CN 201110063513A CN 102158402 B CN102158402 B CN 102158402B
- Authority
- CN
- China
- Prior art keywords
- link
- cell
- buffer memory
- buffer
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000000872 buffer Substances 0.000 claims description 226
- 239000013001 matrix buffer Substances 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 abstract description 17
- 230000001934 delay Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9023—Buffering arrangements for implementing a jitter-buffer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种纵横式交换矩阵缓存信元的方法，包括：发送抖动时标给通过链路与纵横式交换矩阵连接的交换端口，并接收所述交换端口发送的携带所述抖动时标的信元，所述抖动时标表示所述链路自身的抖动；以所述信元携带的抖动时标和对应链路的相对延时时标的和为总时标，将所述信元存储在所述链路的信元缓存的对应于所述总时标的缓存单元中，所述相对延时时标表示所述链路的延时相对于速率最慢链路的延时的差值。本发明实施例还提供相应的纵横式交换矩阵。本发明技术方案可以提高交换端口发送的信元的有效负载，还可以减小纵横式交换矩阵的信元缓存的大小。
Description
技术领域
本发明涉及通信技术领域，具体涉及一种纵横式交换矩阵缓存信元的方法及装置。
背景技术
纵横式交换矩阵(CrossBar，Xbar)是一种空分交换开关，可以将N个输入端口与N个输出端口任意互连，又称为交叉开关矩阵，用于交换网中。
如图1所示，Xbar包括交换电路和交换矩阵控制器。交换电路由连接N个输入端口(Input)和N个输出端口(Output)的2N条链路纵横交叉连接构成，每个交叉节点(Crosspoint)处有一个控制开关，用于控制Input和Output之间的通断。交换矩阵控制器根据输入队列的状态，决定每个调度周期输入端口和输出端口间的连接关系，其中的仲裁机构仲裁输入端口对输出端口的访问，交换矩阵控制器根据仲裁结果打开或关闭有关交叉节点，实现数据交换。
如图2所示，交换系统包括交换网(Switching，SW)和交换端口，交换网包括有纵横式交换矩阵，交换端口具体是交换网接口芯片(Fabric AccessProcessor，FAP)。纵横式交换矩阵的交换矩阵控制器根据输入队列的状态生成仲裁结果(grant)信息，并发送grant信息给交换端口，交换端口再根据grant信息发送信元(cell)至交换网进行交换。
由于链路上存在延时，SW从发送grant到收到信元可能经历较长的时间。而且不同链路上的延时不同，会导致SW同时发出的grant所对应的信元在不同的时间到达。其中，从SW发出grant到最终完成信元交换的这段时间称为(Grant to Switch，G2S)，该G2S时间由最大的链路延时决定。另外，由于链路上的抖动，即使同一链路上的信元延时也会有变化。为了保证交换的同时性，需要在交换前对链路延时和抖动延时进行补充处理。
现有技术中，使用信元缓存来补偿链路延时和抖动延时：速率较快的链路上的信元到达后，在缓存中等待，直到速率最慢的链路上的信元到达后，再一起进行交换。具体方案为：SW在发送grant的同时，发送一个时标syncts给FAP模块。这个时标syncts表示对应信元的交换时刻。FAP模块发送信元时会把该syncts作为信元头中的一个域一并发送。SW中对每个输入端口设置一个缓存，该缓存包括多个单元，其中的每个单元对应syncts的一个值。SW在收到信元后，根据信元头中的syncts将该信元存储在对应的缓存单元中。在到达syncts表示的交换时刻时，交换矩阵控制器把syncts对应的交换配置(即仲裁结果)载入到交换电路中，同时每个输入端口从缓存中读出syncts对应的信元，使交换配置和交换信元一致，最终完成信元交换。下面结合附图具体说明。
如图3所示的Xbar，在交换电路前使用一个缓存cbuf来存储待交换的信元，以吸收链路上的抖动延时和链路延时。该缓存cbuf共有N×M个单元，分别对应N个输入链路和M个交换时间，其中M不能小于G2S的值。同时，信元头里携带的syncts域的取值范围也不能小于G2S的值，以实现syncts值和缓存单元的对应。Xbar还包括一个缓存ctbl，其中需要缓存M轮仲裁结果(即交换配置)。每次交换时，SW从该缓存ctbl中发送当前syncts对应的交换配置给交换电路，同时从缓存cbuf中把当前syncts对应的全部输入信元也发送给交换电路。该交换时刻，由于这一组信元的grant信息是在G2S时间之前发送的，而最大的链路延时不会超过G2S，所以在该交换时刻缓存中已经收到了所有链路中该syncts对应的的信元，从而实现了对链路抖动的吸收和延时的纠正。
在对现有技术的研究和实践过程中，本发明的发明人发现，信元头中的syncts域占用一定的比特(bit)位，会降低信元的有效负载；另外，SW的每个输入端口需要的缓存单元的个数不能少于最大的syncts值。而syncts值由G2S的值决定，不能小于G2S的值。现有技术中缺少一种可以提高信元的有效负载，可以减小信元缓存大小的技术方案。
发明内容
本发明实施例提供一种纵横式交换矩阵缓存信元的方法及装置，可以提高信元的有效负载，还可以减小信元缓存的大小。
一种纵横式交换矩阵缓存信元的方法，包括：
接收待交换信元，根据所述待交换信元携带的时标获得所述信元的抖动延时值，所述时标用于指示待交换信元在链路传输中的抖动延时；
根据预设的链路延时值与链路间的对应关系，获取传输所述待交换信元的链路所对应的链路延时值；
获取缓存单元中的处于第一出缓存序列的缓存信元的缓存地址；
根据所述抖动延时值和所述链路延时值，获得所述待交换信元与所述处于第一出缓存序列的缓存信元的出缓存时刻差值；
根据所述出缓存时刻差值以及所述处于第一出缓存序列的缓存信元的缓存地址，获得所述待交换信元在缓存单元中的缓存地址。
一种纵横式交换矩阵缓存信元的装置，包括：
接收单元，用于接收待交换信元；
缓存单元，用于缓存待交换信元；
延时获取单元，用于根据所述待交换信元携带的时标获得所述信元的抖动延时值，所述时标用于指示待交换信元在链路传输中的抖动延时，根据预设的链路延时值与链路间的对应关系，获取传输所述待交换信元的链路所对应的链路延时值，根据所述抖动延时值和所述链路延时值，获得所述待交换信元与所述处于第一出缓存序列的缓存信元的出缓存时刻差值；
地址获取单元，用于获取缓存单元中的处于第一出缓存序列的缓存信元的缓存地址，根据所述出缓存时刻差值以及所述处于第一出缓存序列的缓存信元的缓存地址，获得所述待交换信元在缓存单元中的缓存地址。
本发明实施例采用从收到的待交换信元中获取抖动延时值，根据预设的对应关系获取链路延时值，再加上获取的处于第一出缓存序列的缓存信元的缓存地址，以计算收到的待交换信元的缓存地址。该方案中，信元中的时标仅携带抖动延时值，而抖动延时值远小于G2S的值，因而可以减小信元中时标所占用的比特位，从而提高信元的有效负载。另外，该方案中，信元缓存的大小仅与链路延时值和抖动延时值相关，与G2S的值无关，而链路延时值和抖动延时值之和小于G2S的值，因而相对于现有技术可以减小信元缓存的大小。
附图说明
图1是现有的纵横式交换矩阵的示意图；
图2是现有的交换系统的示意图；
图3是现有的纵横式交换矩阵的信元缓存的示意图；
图4是本发明实施例提供的纵横式交换矩阵缓存信元的方法的流程图；
图5是本发明实施例的一条链路的信元缓存的示意图；
图6是本发明实施例的纵横式交换矩阵的工作原理示意图；
图7是本发明实施例的纵横式交换矩阵缓存信元的装置的结构示意图。
具体实施方式
本发明实施例提供一种纵横式交换矩阵缓存信元的方法，采用从收到的待交换信元中获取抖动延时值，根据预设的对应关系获取链路延时值，再获取的处于第一出缓存序列的缓存信元的缓存地址，从而获得待交换信元与处于第一出缓存序列的缓存信元的出缓存时刻差值，进而计算收到的待交换信元的缓存地址。该方案中，信元中的时标仅携带抖动延时值，而抖动延时值远小于G2S的值，因而可以减小信元中时标所占用的比特位，提高信元的有效负载。并且，信元缓存的大小仅与链路延时值和抖动延时值相关，与G2S的值无关，而链路延时值和抖动延时值之和小于G2S的值，因而相对于现有技术可以减小信元缓存的大小。本发明实施例还提供相应的装置。以下分别进行详细说明。
请参考图4，本发明实施例提供一种纵横式交换矩阵缓存信元的方法，包括以下步骤：
101、接收待交换信元，根据待交换信元携带的时标获得所述信元的抖动延时值，该时标用于指示待交换信元在链路传输中的抖动延时。
本发明的目的之一在于减小信元头中的syncts域所占用的比特位，以提高信元的有效负载。现有技术中syncts值由G2S的值决定，而G2S的值则主要由链路延时值和链路的抖动延时值决定，且一般G2S的值要远大于链路延时值和链路的抖动延时值的和。本发明的发明人发现，每条链路的链路延时值都相对固定，因而可以在Xbar内部配置而不必由信元携带。从而，在待交换信元只需携带链路的抖动延时即可。本实施例中，纵横式交换矩阵预先将表示每条链路的抖动延时值发送给交换端口，从而交换端口发送给纵横式交换矩阵的输入端口的信元所携带的时标(syncts)可以仅用来表示抖动延时值，由于抖动延时值远小于G2S的值，于是信元头中仅需要预留较少的比特位就足以携带时标syncts，从而有效提高信元的有效负载。本文中，假定最大抖动延时值，即抖动延时最大的链路的能达到的最大的抖动延时值，为X。从而，每条链路的缓存单元可以设置X个单元，每个单元用于存放一个信元，来吸收抖动延时。
102、根据预设的链路延时值与链路间的对应关系，获取传输所述待交换信元的链路所对应的链路延时值。
如前文所述，每条链路的链路延时值都相对固定，因而可以预设链路延时值与链路间的对应关系，后续根据该对应关系获取传输所述待交换信元的链路所对应的链路延时值。发明人发现，根据使用信元缓存来补偿链路延时和抖动延时的原理，速率较快的链路上的信元到达后，在缓存中等待，速率最慢的链路上的信元到达后，即可立即进行交换，而无需继续等待直到G2S表示的时间到达。于是，可以利用链路延时差值来决定缓存的大小，来计算待交换信元的地址。所说的链路延时差值表示一条链路的链路延时值相对于指定链路的链路延时值的差值，其中，可以以链路延时值最大的链路作为所述指定链路。从而，链路延时值最大的链路的链路延时差值为零，其它链路的链路延时差值是一个大于零的常数。本文中，假定最大链路延时差值，即最快链路的链路延时值相对于最慢链路的链路延时值的差值，为Y。从而，每条链路的缓存单元可以另设Y+1个单元，每个单元用于存放一个信元，来吸收链路延时。
103、获取缓存单元中的处于第一出缓存序列的缓存信元的缓存地址。
本步骤中，获取缓存单元中的处于第一出缓存序列的缓存信元的缓存地址，作为后续计算所接收的带交换信元的缓存地址的依据之一。所述处于第一出缓存序列的缓存信元，意为当前正要交换的信元。需要说明的是，缓存单元可以包括多个单元，每个单元可缓存一个信元，并且每个单元对应一个交换时刻，在每个交换时刻，存入一批信元，取出交换一批信元。
本实施例中，缓存单元需要X+Y+1个单元来吸收链路延时和抖动延时，需要1单元来存放处于第一出缓存序列的缓存信元，从而缓存单元可以包含X+Y+2个单元，其中，X为所有链路的最大抖动延时值，Y为所有链路的最大链路延时差值。
104、根据所述抖动延时值和所述链路延时值，获得所述待交换信元与所述处于第一出缓存序列的缓存信元的出缓存时刻差值。
接收到的待交换信元的抖动延时值和链路延时值的和表示该待交换信元将于相应的时间后被取出缓存进行交换，即，可用于表示待交换信元与当前处于第一出缓存序列的缓存信元的出缓存时刻差值。具体的，可以以传输所述待交换信元的链路的抖动延时值和链路延时差值的和再加上1得到的值作为所述出缓存时刻差值。设所述出缓存时刻差值为I，则I＝iDly+syncts+1。其中，iDly表示传输该待交换信元的链路的链路延时值相对于最慢链路的链路延时值的差值，syncts则表示传输该待交换信元的链路的抖动延时值，iDly和syncts均为正数。
105、根据所述出缓存时刻差值以及所述处于第一出缓存序列的缓存信元的缓存地址，获得所述待交换信元在缓存单元中的缓存地址。
以缓存单元中处于第一出缓存序列的缓存信元所在的单元向后顺延该出缓存时刻差值所代表的单元个数，即得缓存单元中该待交换信元对应的单元。具体的，设所述处于第一出缓存序列的缓存信元存储在所述缓存单元的第J个单元中，J不大于X+Y+2，则在I+J不大于X+Y+2时，以所述缓存单元中第I+J个单元的缓存地址作为所述待交换信元的缓存地址，在I+J大于X+Y+2时，以所述缓存单元中第K个单元的缓存地址作为所述待交换信元的缓存地址，K为(X+Y+2)除以(I+J)的余数。
本实施例提供的方法，纵横式交换矩阵在最慢的链路在收到信元之后立刻进行交换，这样，每条链路不用缓存整个G2S时间内的信元，而只需缓存其中一段时间内的信元，这段时间由链路延时差值决定。缓存单元的大小由最大链路延时差值，和最大链路抖动延时决定。
采用本发明实施例方法，信元中的时标仅携带抖动延时值，而抖动延时值远小于G2S的值，因而可以减小信元中时标所占用的比特位，提高信元的有效负载。并且，信元缓存的大小仅与链路延时值和抖动延时值相关，与G2S的值无关，而链路延时值和抖动延时值之和小于G2S的值，因而相对于现有技术可以减小信元缓存的大小。
请参考图5，进一步说明如何计算待交换信元的缓存地址，如下：
假定now_t表示收到待交换信元的时刻处于第一出缓存序列的缓存信元对应的缓存单元的地址。则收到的待交换信元对应的缓存单元的地址buf_addr计算如下：buf_addr＝now_t+iDly+syncts+1
其中，在buf_addr≤X+Y+2时，将所述信元缓存在buf_addr对应的缓存单元中；在buf_addr＞X+Y+2时，将所述信元缓存在buf_addr除以X+Y+2的余数对应的缓存单元中。下面结合具体实例说明：
实例1，请参考图6，设A、B分别为交换系统中的最快和最慢链路，假定其延时之差为N-1，即当链路B收到的信元写入地址1时，链路A收到的信元需要被写入地址N，同时当前正在交换地址0中的所有信元。则在下一个交换周期，链路A收到的信元可写入地址0的缓存单元中，同时交换正在交换地址1中的所有信元，而链路B收到的信元写入地址2。
实例2，
假设SW在每个10S的交换周期内分别收到信元101，102，103.....110。
假定共有四条链路a、b、c、d，该四条链路的抖动延时值均为1S，链路延时值分别是2，4，6，8S，则链路延时差值相应分别为6，4，2，0S。
则每条链路的缓存单元需要6+1+2共9个单元，记为单元1，2，3，4，5，6，7，8，0。
假定当前时刻，处于第一出缓存序列的缓存信元为103，保存在单元2。
链路a是最快链路，其缓存单元2，3，...8，0中已经分别存入之前收到信元103，104，...110，当前时刻收到的信元是101，计算其对应的缓存单元为2+6+1+1＝10，除以9余数为1，则将信元101写入缓存单元1；
链路b的延时值为4S，比链路a小2S，当前时刻收到收到的是上一周期的信元109，计算其对应的缓存单元为2+4+1+1＝8，将之写入缓存单元8，此前收到的信元103，104，...108分别存在缓存单元2，3，...7中，而缓存单元0和1为空。
链路c的延时值为2S，比链路a小4S，当前时刻收到上一交换周期的信元107，计算其对应的缓存单元为2+2+1+1＝6，将之写入缓存单元6，此前收到的上一交换周期的信元103，104，...106分别存在缓存单元2，3，...5中，而缓存单元7，8，0，1为空。
链路d的延时值为0S，比链路a小6S，当前时刻收到上一交换周期的信元105，计算其对应的缓存单元为2+0+1+1＝4，将之写入缓存单元4，而此前收到的上一交换周期的信元103，104分别存在缓存单元2，3中，而缓存单元5-8，0，1均为空。
当前时刻，交换缓存单元2中的信元103，交换后缓存单元2为空。
从而下一时刻，则链路a可以把收到的信元102写入缓存单元2中。
请参考图7，本发明实施例还提供一种纵横式交换矩阵缓存信元的装置，包括：
接收单元201，用于接收待交换信元；
缓存单元202，用于缓存待交换信元；
延时获取单元203，用于根据所述待交换信元携带的时标获得所述信元的抖动延时值，所述时标用于指示待交换信元在链路传输中的抖动延时，根据预设的链路延时值与链路间的对应关系，获取传输所述待交换信元的链路所对应的链路延时值，根据所述抖动延时值和所述链路延时值，获得所述待交换信元与所述处于第一出缓存序列的缓存信元的出缓存时刻差值；
地址获取单元204，用于获取缓存单元中的处于第一出缓存序列的缓存信元的缓存地址，根据所述出缓存时刻差值以及所述处于第一出缓存序列的缓存信元的缓存地址，获得所述待交换信元在缓存单元中的缓存地址。
进一步的，所述链路延时值具体可以为链路延时差值，所述链路延时差值表示一条链路的链路延时值相对于指定链路的链路延时值的差值，其中，以链路延时值最大的链路作为所述指定链路。
更进一步的，所述缓存单元包含X+Y+2个单元，其中，X为所有链路的最大抖动延时值，Y为所有链路的最大链路延时差值。
再进一步的，
所述延时获取单元203，具体用于以传输所述待交换信元的链路的抖动延时值和链路延时差值的和再加上1得到的值作为所述出缓存时刻差值；
设所述出缓存时刻差值为I，所述处于第一出缓存序列的缓存信元存储在所述缓存单元的第J个单元中，J不大于X+Y+2；
所述地址获取单元204，具体用于在I+J不大于X+Y+2时，以所述缓存单元中第I+J个单元的缓存地址作为所述待交换信元的缓存地址，在I+J大于X+Y+2时，以所述缓存单元中第K个单元的缓存地址作为所述待交换信元的缓存地址，K为(X+Y+2)除以(I+J)的余数。
本发明实施例提供的装置中，信元缓存的大小仅与链路延时值和抖动延时值相关，与G2S的值无关，而链路延时值和抖动延时值之和小于G2S的值，因而相对于现有技术可以减小信元缓存的大小。
以上对本发明实施例所提供的纵横式交换矩阵缓存信元的方法及装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，不应理解为对本发明的限制。
Claims (4)
1.一种纵横式交换矩阵缓存信元的方法，其特征在于，包括：
接收待交换信元，根据所述待交换信元携带的时标获得所述信元的抖动延时值，所述时标用于指示待交换信元在链路传输中的抖动延时；
根据预设的链路延时值与链路间的对应关系，获取传输所述待交换信元的链路所对应的链路延时值；
获取缓存单元中的处于第一出缓存序列的缓存信元的缓存地址；
根据所述抖动延时值和所述链路延时值，获得所述待交换信元与所述处于第一出缓存序列的缓存信元的出缓存时刻差值；
根据所述出缓存时刻差值以及所述处于第一出缓存序列的缓存信元的缓存地址，获得所述待交换信元在缓存单元中的缓存地址；
所述链路延时值具体为链路延时差值，所述链路延时差值表示一条链路的链路延时值相对于指定链路的链路延时值的差值，其中，以链路延时值最大的链路作为所述指定链路；
所述缓存单元包含X+Y+2个单元，其中，X为所有链路的最大抖动延时值，Y为所有链路的最大链路延时差值。
2.根据权利要求1所述的方法，其特征在于：
所述根据所述抖动延时值和所述链路延时值，获得所述待交换信元与所述处于第一出缓存序列的缓存信元的出缓存时刻差值，根据所述出缓存时刻差值以及所述处于第一出缓存序列的缓存信元的缓存地址，获得所述待交换信元在缓存单元中的缓存地址包括：
以传输所述待交换信元的链路的抖动延时值和链路延时差值的和再加上1得到的值作为所述出缓存时刻差值；
设所述出缓存时刻差值为I，所述处于第一出缓存序列的缓存信元存储在所述缓存单元的第J个单元中，J不大于X+Y+2，则在I+J不大于X+Y+2时，以所述缓存单元中第I+J个单元的缓存地址作为所述待交换信元的缓存地址，在I+J大于X+Y+2时，以所述缓存单元中第K个单元的缓存地址作为所述待交换信元的缓存地址，K为（X+Y+2）除以（I+J）的余数。
3.一种纵横式交换矩阵缓存信元的装置，其特征在于，包括：
接收单元，用于接收待交换信元；
缓存单元，用于缓存待交换信元；
延时获取单元，用于根据所述待交换信元携带的时标获得所述信元的抖动延时值，所述时标用于指示待交换信元在链路传输中的抖动延时，根据预设的链路延时值与链路间的对应关系，获取传输所述待交换信元的链路所对应的链路延时值，根据所述抖动延时值和所述链路延时值，获得所述待交换信元与处于第一出缓存序列的缓存信元的出缓存时刻差值；
地址获取单元，用于获取缓存单元中的所述处于第一出缓存序列的缓存信元的缓存地址，根据所述出缓存时刻差值以及所述处于第一出缓存序列的缓存信元的缓存地址，获得所述待交换信元在缓存单元中的缓存地址；
所述链路延时值具体为链路延时差值，所述链路延时差值表示一条链路的链路延时值相对于指定链路的链路延时值的差值，其中，以链路延时值最大的链路作为所述指定链路；
所述缓存单元包含X+Y+2个单元，其中，X为所有链路的最大抖动延时值，Y为所有链路的最大链路延时差值。
4.根据权利要求3所述的装置，其特征在于：
所述延时获取单元，具体用于以传输所述待交换信元的链路的抖动延时值和链路延时差值的和再加上1得到的值作为所述出缓存时刻差值；
设所述出缓存时刻差值为I，所述处于第一出缓存序列的缓存信元存储在所述缓存单元的第J个单元中，J不大于X+Y+2；
所述地址获取单元，具体用于在I+J不大于X+Y+2时，以所述缓存单元中第I+J个单元的缓存地址作为所述待交换信元的缓存地址，在I+J大于X+Y+2时，以所述缓存单元中第K个单元的缓存地址作为所述待交换信元的缓存地址，K为（X+Y+2）除以（I+J）的余数。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110063513.3A CN102158402B (zh) | 2011-03-16 | 2011-03-16 | 一种纵横式交换矩阵缓存信元的方法及装置 |
| US13/422,698 US8594111B2 (en) | 2011-03-16 | 2012-03-16 | Method and device for buffering cell by crossbar switching matrix |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110063513.3A CN102158402B (zh) | 2011-03-16 | 2011-03-16 | 一种纵横式交换矩阵缓存信元的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102158402A CN102158402A (zh) | 2011-08-17 |
| CN102158402B true CN102158402B (zh) | 2013-10-02 |
Family
ID=44439599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110063513.3A Active CN102158402B (zh) | 2011-03-16 | 2011-03-16 | 一种纵横式交换矩阵缓存信元的方法及装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8594111B2 (zh) |
| CN (1) | CN102158402B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5517381B1 (ja) * | 2013-09-30 | 2014-06-11 | レゾネッツ合同会社 | 揺らぎ吸収装置、通信装置、及び制御プログラム |
| CN103973592B (zh) | 2014-05-16 | 2017-12-05 | 华为技术有限公司 | 信元处理方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101110661A (zh) * | 2007-07-23 | 2008-01-23 | 中兴通讯股份有限公司 | 电路仿真系统的抖动缓存调整方法 |
| CN100421420C (zh) * | 2005-08-02 | 2008-09-24 | 华为技术有限公司 | 一种调度纵横式交换矩阵中变长数据包队列的方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892766A (en) * | 1996-02-22 | 1999-04-06 | Fujitsu, Ltd. | Method and apparatus for coordinating access to an output of a routing device in a packet switching network |
| JPH10254843A (ja) * | 1997-03-06 | 1998-09-25 | Hitachi Ltd | クロスバスイッチ、該クロスバスイッチを備えた並列計算機及びブロードキャスト通信方法 |
| US7016365B1 (en) * | 2000-03-31 | 2006-03-21 | Intel Corporation | Switching fabric including a plurality of crossbar sections |
| US6591285B1 (en) * | 2000-06-16 | 2003-07-08 | Shuo-Yen Robert Li | Running-sum adder networks determined by recursive construction of multi-stage networks |
| US6970454B1 (en) * | 2001-08-09 | 2005-11-29 | Pasternak Solutions Llc | Sliced crossbar architecture with inter-slice communication |
| KR20040048760A (ko) * | 2002-12-04 | 2004-06-10 | 삼성전자주식회사 | 싱크로너스 에스램을 이용한 다중채널 일반 프레이밍 절차프레임 경계 검출 회로 |
| US7499464B2 (en) * | 2005-04-06 | 2009-03-03 | Robert Ayrapetian | Buffered crossbar switch with a linear buffer to port relationship that supports cells and packets of variable size |
| US8089959B2 (en) * | 2006-05-30 | 2012-01-03 | Ted Henryk Szymanski | Method and apparatus to schedule packets through a crossbar switch with delay guarantees |
| WO2010045732A1 (en) * | 2008-10-20 | 2010-04-29 | Tadeusz Szymanski | Crossbar switch and recursive scheduling |
-
2011
- 2011-03-16 CN CN201110063513.3A patent/CN102158402B/zh active Active
-
2012
- 2012-03-16 US US13/422,698 patent/US8594111B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100421420C (zh) * | 2005-08-02 | 2008-09-24 | 华为技术有限公司 | 一种调度纵横式交换矩阵中变长数据包队列的方法 |
| CN101110661A (zh) * | 2007-07-23 | 2008-01-23 | 中兴通讯股份有限公司 | 电路仿真系统的抖动缓存调整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120236850A1 (en) | 2012-09-20 |
| CN102158402A (zh) | 2011-08-17 |
| US8594111B2 (en) | 2013-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101873253B (zh) | 带缓冲的纵横式交换机系统 | |
| CN106155814B (zh) | 一种支持多种工作模式的可重构运算单元及其工作方式 | |
| CN102446158A (zh) | 多核处理器及多核处理器组 | |
| CN106537858B (zh) | 一种队列管理的方法和装置 | |
| CN101236528A (zh) | 一种乒乓控制的方法及装置 | |
| CN101026556B (zh) | 一种支持服务质量的仲裁方法及装置 | |
| CN1279464C (zh) | 用于可重新配置处理器的方法和系统 | |
| CN103049240A (zh) | Pci-e设备及其接收数据重排序方法 | |
| CN209149287U (zh) | 大数据运算加速系统 | |
| CN108366111A (zh) | 一种用于交换设备的数据包低时延缓存装置与方法 | |
| CN102158402B (zh) | 一种纵横式交换矩阵缓存信元的方法及装置 | |
| CN101656658B (zh) | 一种提高队列管理中出队效率的方法和装置 | |
| CN100539538C (zh) | 具有链表处理器的存储器管理系统 | |
| CN103684945B (zh) | 通用SpaceWire节点装置 | |
| CN105354153B (zh) | 一种紧耦合异构多处理器数据交换缓存的实现方法 | |
| CN101308568B (zh) | 基于fifo的流水线实时处理的方法和装置 | |
| CN105224258B (zh) | 一种数据缓冲区的复用方法与系统 | |
| CN103827836A (zh) | 存储数据的方法和装置 | |
| CN105049377B (zh) | 基于Crossbar架构的AFDX交换机数据总线结构及数据交换方法 | |
| CN101194235A (zh) | 存储器控制装置及存储器控制方法 | |
| CN101145139A (zh) | 资源管理装置 | |
| CN1157514A (zh) | 对异步传输模式的单元进行多路转换的装置及方法 | |
| CN103384225A (zh) | 基于输入交叉点缓存快速分组交换网络的流量控制方法 | |
| CN113672549A (zh) | 一种基于非共享存储多核处理器的微系统架构 | |
| CN100422978C (zh) | 具有多个互相通信的数字信号处理器的集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |