CN102156375A - 一种光逻辑门 - Google Patents
一种光逻辑门 Download PDFInfo
- Publication number
- CN102156375A CN102156375A CN 201110092381 CN201110092381A CN102156375A CN 102156375 A CN102156375 A CN 102156375A CN 201110092381 CN201110092381 CN 201110092381 CN 201110092381 A CN201110092381 A CN 201110092381A CN 102156375 A CN102156375 A CN 102156375A
- Authority
- CN
- China
- Prior art keywords
- light
- optical
- beam splitting
- wavelength
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
本发明涉及一种光逻辑门,包括第一光输入元件(I1、I4)、第二光输入元件(I2、I5)、光逻辑运算装置和光输出元件(O1、O2),第一光输入元件(I1、I4)和第二光输入元件(I2、I5)用于接收相干光;光逻辑运算装置根据需要实现的逻辑功能对输入的相干光进行逻辑运算,并将运算结果通过光输出元件(O1、O2)输出。本发明实现了纯光学的逻辑运算,所有元件都是光学元件,避免了任何电学元件的引入,并且光逻辑门信号切换速率高。
Description
技术领域
本发明涉及光学器件领域,尤其涉及一种光逻辑门。
背景技术
现有的技术中,逻辑运算中与门和异或门的实现主要以电信号作为信号的载体,而光逻辑与门和光逻辑异或门等光逻辑器件的研究仍不成熟。
在光学数字计算中,使用相干光束作为信息的载体。相干光束可以用振幅A,波长λ,偏振方向θ,以及相位来完全描述其状态,使用初始相位全同(全部为0)的固定单波长(λ相同),且具有标准振幅(假设A为1)的线偏振光↑(假设偏振全部是y方向,即θ=90度)的光强来表示信息1,没有光强(I=0)表示信息0。
在现实中,单波长的单纵模偏振激光器发出的光束,在某一波阵面上具信息1的性质。因此,在实验上,可以用单波长单纵模偏振激光器作为光源,有光强即为1,无光强即为0,有光无光之间的切换速率即为该计算元件的主频。本发明利用光的可叠加性以及光程差形成的干涉来实现计算,下面介绍以下几种光学元件。
光输入元件(如图1所示)和光输出元件(如图2所示):在传统光学设计中,输入信号可由同一激光器等光程分束来获得。而在微纳光学中,输入输出可由偏振光纤或者波导来实现,并灵活的从上端输入,下端输出。
光分束槽(如图3所示):将一束光平均分成两束,其相位信息不变,振幅变为原来的1/2,即原本为↑的信号,变成了1/2↑。
光合束槽(如图4所示):计算功能主要由光合束槽进行,即实现两束光的相干叠加。由于光的波动传输特性,其相位在前进方向上以波长为周期变化着,所以当波阵面移动了λ/2的距离时,其相位变成完全相反,即为↓。如果振幅相同,一束↑和↓进行叠加,由于其波动性干涉相消,显现出的光强为0;当两束光光程差为λ的整数倍,则出现相干增强,振幅为2。表现在计算上,如下表所示:
表1
输入1(↑) | 输入2(↓) | λ/2奇数倍光程差的合束结果 |
0 | 0 | 0 |
↑ | 0 | ↑ |
0 | ↓ | ↓ |
↑ | ↓ | 0 |
表2
输入1(↑) | 输入2(↑) | λ整数倍光程差的合束结果 |
0 | 0 | 0 |
↑ | 0 | ↑ |
0 | ↑ | ↑ |
↑ | ↑ | 2↑ |
因此可以看出,λ/2奇数倍光程差的合束,强度上给出了两个数值运算的本位计算结果,但是相位并不统一,用↑、↓符号来表示。
在传统光学中,光束的分束和合束主要由半透半反片来实现,即一片镀膜的光学玻璃,将入射光在透射和反射方向分成两束;或者将两束以九十度夹角入射的光在投射和反射方向合在一起。在近年来发展的光纤光学和微纳光学中,通过控制两路光在波导(光纤或刻蚀的光路)中的传输模式,通过分叉或者相交,即可实现光束的分束和合束。此类器件已经具有较为成熟的产品。目前本发明主要通过在硅片上刻蚀SiO2膜的方式来实现的光路的光分束槽和光合束槽,即“槽”工艺,可使用电子束曝光或离子束刻蚀等微加工方式实现。
光学波导可以分为两类,一类是实心的,如光纤,纳米线等;一类是空心的,如空心光纤,槽状波导等。考虑到将来的工艺发展,纳米线,二维光子晶体等制作工艺逐渐成熟,那么波导的实现将不再局限于“槽”工艺。比如在表面刻蚀二维点阵形成光子晶体,其中预留波导通道,Y型结构自然就形成分束和合束的器件。也可以使用微探针操作直接摆放纳米线,将一定尺寸的纳米线互相靠近成Y型结构,也就成为一个分束或者合束的器件。因光路可逆,分束和合束在原理上是一样的,,所以它们是同一种器件的不同使用方式。
门光路元件(如图5所示):门光路元件有四个端口,较粗的一端是控制端,与其垂直的两个端口为标准信号1↑的输入输出端,剩下一个端口是控制输出,暂时空置,如有需要可作为反馈监控使用。门光路元件只对控制输入的光强有响应,当控制输入有光时,无论是↑还是↓,其中央的光学门都会打开,让标准振幅的1↑信号通过。因此,光学门将不规律↑↓偏振的信息统一为标准振幅、↑偏振的信号,从而保持了0,1的信息。门光路元件的主要功能在于信号的相位强度整形。
门光路元件是在加法器设计中最为关键的一个器件,其相应速度和灵敏度,都将影响加法器的运算速度和出错率。现有的光学器件工艺中,实现门光路设计始终是个挑战。如非线性效应开关,等离子体开关等,响应速度非常快,与光震荡频率相同,但是需要的光强非常高。而微纳光学器件中,微腔结构、纳米金属颗粒的表面等离子体等同样可以实现光学开关的功能。不仅能够保持快速响应的优势,还可将调控的光强精确到单光子的量级。因此,如何使用纳米加工技术设计实现光学门元件,保持运行的灵敏性与稳定性,始终是一个纳米光学发展方向的热点。
国际上现有的各种光学开关设计(如波导,纳米线、金属量子点等等)各有优劣,已经初步具备了实现该功能的雏形。如圆形微腔结构,将一定模式的光束缚在微腔之内,当操控光进入该系统,导致结构的动力学性质(如震动模式等)发生微小扰动,影响腔膜的状态,从而获得信号输出。在这个过程中,微腔始终处于激发状态(标准信号供应),外部刺激(控制端)改变其腔模以达到瞬间耦合输出(整型后结果)。其运行模式类似一个微型脉冲激光器,布居数处于反转的激发态但没有合适的模式输出,直到出现外部刺激使其模式瞬间达到耦合条件,得以输出一个脉冲,能量释放之后自然进入下一个循环。一般来说,这样的微腔结构如果是圆环,则可以通过SiO2表面刻蚀得到,如果是蘑菇盘型,则属于多次曝光刻蚀并使用离子束修饰表面的制作工艺。
实现上述器件的具体刻蚀加工有很多方式,如电子束曝光,离子束刻蚀,光刻等等,都可以达到几十nm量级精度要求。以800nm波长为例,半波长光程差要求在400nm,其加工精度以10%误差计算,为40nm,即便是电子束曝光这种成本较低的大批量微加工手段,也可以满足计算所需的精度要求。现在广泛应用的光通讯中主流波长段为850nm、1310nm和1550nm,因此目前的微加工工艺不仅可以满足该波段的加工要求,还可在将来进一步推进到可见光范围。
虽然现有技术中也存在光逻辑门,例如专利号为ZL200580020660.5的专利文献所公开的光逻辑门,其采用对输入信号的功率进行运算来实现逻辑运算,因而其需要光源的功率进行控制,并且其实现方案需要使用非线性光学环路镜(NOLM),因此结构复杂,运转所需条件较为苛刻。
随着激光技术的发展,现有的各种激光器是获得相干光源的便利方式。相干光本身在前进的阵面上会周期呈现有光和无光的状态,因此可以利用光程来实现逻辑运算。纵观现有的光逻辑运算技术,并未出现利用光学相干性作为运算手段的光逻辑门。
发明内容
为了解决上述的技术问题,本发明提供了一种光逻辑门,实现了全光的逻辑运算。
本发明提供了一种光逻辑门,包括第一光输入元件、第二光输入元件、光逻辑运算装置和光输出元件,第一光输入元件和第二光输入元件用于接收相干光;光逻辑运算装置根据需要实现的逻辑功能对输入的相干光进行逻辑运算,并将运算结果通过光输出元件输出。
在一个示例中,相干光源为单波长单纵模偏振激光。
在一个示例中,光逻辑运算装置利用光的可叠加性以及光程差形成的干涉来实现逻辑运算。
在一个示例中,在光源的波阵面上有光强表示二进制数1,在光源的波阵面上无光强表示二进制数0。
在一个示例中,第一光输入元件或者第二光输入元件与光输出元件的总距离小于相干光源的相干长度。
在一个示例中,所述光逻辑门为光与门;光逻辑运算装置包括第一光合束装置、第二光合束装置、第三光合束装置光、第一光分束装置、第二光分束装置、第三光分束装置以及第一光整形装置;
第一光输入元件与第一光分束装置的输入端相连,距离为相干光的一个波长的整数倍;
第二光输入元件与第二光分束装置的输入端相连,距离为相干光的一个波长的整数倍;
第一光分束装置的一输出端与第一光合束装置的一输入端相连,距离为相干光的一个波长的整数倍;第一光分束装置的另一输出端与第二光合束装置的一输入端相连,距离为一个光波长的整数倍;
第二光分束装置的一输出端与第一光合束装置的另一输入端相连,距离为相干光的半个波长的奇数倍;第二光分束装置的另一输出端与第二光合束装置的另一输入端相连,距离为相干光的一个波长的整数倍;
第三光分束装置的输入端与第一光整形装置的输出端相连,距离为相干光的一个波长的整数倍;第三光分束装置的一输出端与第三光合束装置的一输入端相连,距离为相干光的半个波长的奇数倍;
第二光合束装置的输出端与第三光合束装置的另一输入端相连,距离为相干光的一个波长的整数倍;
第一光合束装置的输出端与第一光整形装置的控制端相连;
第三光合束装置的输出端与光输出元件相连,距离为相干光的一个波长的整数倍。
在一个示例中,所述光逻辑门为光异或门;光逻辑运算装置包括第四光合束装置和第二光整形装置;
第一光输入元件与第四光合束装置的一输入端相连,距离为相干光的一个波长的整数倍;
第二光输入元件与第四光合束装置的另一输入端相连,距离为相干光的半个波长的奇数倍;
第四光合束装置的输出端与第二光整形装置的控制端相连;第二光整形装置的输出端与光输出元件相连,距离为相干光的一个波长的整数倍。
在一个示例中,所述光逻辑门为光或门、光非门、光同或门、光或非门或者光与非门;光或门、光同或门、光或非门或者光与非门由与门和异或门组合而成。
在一个示例中,第一光输入元件的输入信号固定为单波长的标准振幅线偏振相干光,则所述光异或门实现相对第二光输入元件(I5)的输入信号的光非门。
在一个示例中,第一光输入元件、第二光输入元件和光输出元件采用偏振光纤或偏振波导。
在一个示例中,第一光合束装置、第二光合束装置、第三光合束装置光或第三光合束装置光为光合束槽;第一光分束装置、第二光分束装置或第三光分束装置为光分束槽。
在一个示例中,第一光整形装置或第二光整形装置为门光路元件;光逻辑门还包括第三光输入元件,第三光输入元件和门光路元件的输入端相连,距离为相干光的一个波长的整数倍。
在一个示例中,光分束槽是刻蚀有SiO2膜以实现光路分束的硅片;光合束槽是刻蚀有SiO2膜以实现光路的合束的硅片。
在一个示例中,门光路元件通过刻蚀有SiO2膜的硅片形成圆形微腔结构或者在硅片上镶嵌具有表面等离子体功能的纳米金属结构来实现。
在一个示例中,第三光输入元件的输入信号固定为单波长的标准振幅线偏振相干光。
本发明实现了纯光学的“与”和“异或”的逻辑运算,所有元件都是光学元件,避免了任何电学元件的引入;本发明实现的光逻辑门信号切换速率高,计算速度快;各元件响应速度快,灵敏度高,计算延迟时间短,并且整个运算过程的功耗几乎为零;由于不同的光波长之间不会进行有效的叠加计算,所以同一器件可以获得不同波长的并行运算能力,比如本发明进行的是线偏振单相位的计算,而不同相位之间选取不同的带宽,同样可以获得并行运算的能力。由于任何元件之间的光路距离为数个微米量级,因此在室温变化范围内,热膨胀所造成的光程差变化极小,对计算的精度不构成破坏。
附图说明
下面结合附图来对本发明作进一步详细说明,其中:
图1为光输入元件;
图2为光输出元件;
图3为光分束槽;
图4为光合束槽;
图5为门光路元件;
图6为光学逻辑运算的与门;
图7为光学逻辑运算的异或门;
图8为光学逻辑运算的与门运算过程图;
图9为光学逻辑运算的异或门运算过程图。
具体实施方式
本发明的光逻辑门是以相干光束作为信息载体,利用光的可叠加性以及光程差形成的干涉来实现逻辑运算,使其比传统电子的与门和异或门器件的计算速度更快,功耗更低。
本发明的光逻辑与门如图6所示,包含3个光输入元件,1个光输出元件,3个光分束槽,3个光合束槽和1个门光路元件。以上所述的元件之间的距离为所用相干光束的一个或半个波长的奇数倍。光输入元件、光输出元件采用偏振光纤或波导(请说明各器件之间用何种元件连接,例如光合束槽和光分束槽之间)。光分束槽、光合束槽是一种刻蚀有SiO2膜以分别实现光路的分束或合束的硅片。门光路元件是在硅片的SiO2膜上刻蚀圆形微腔结构或者镶嵌具有表面等离子体特性的纳米金属颗粒实现的。光源为单纵模偏振激光器。光分束槽在每次分束之后,其相位信息不变,振幅变为原来的一半。光合束槽进行相干叠加时,若两束输入光束的振幅相同,但在纵轴上相位相反,则输出光强为0;若两束输入光束的振幅相同,光程差为波长λ的整数倍,则相干增强。
其中,光输入元件I1与光分束槽D1的输入端相连,距离为相干光的一个波长的整数倍。光输入元件I2与光分束槽D2的输入端相连,距离为相干光的一个波长的整数倍。光输入元件I3与门光路元件S1的输入端相连,距离为相干光的一个波长的整数倍。光分束槽D1的输出端与光合束槽C1的输入端相连,距离为相干光的一个波长的整数倍,而该光分束槽D1的输出端与光合束槽C2的输入端相连,距离为相干光的一个波长的整数倍。光分束槽D2的输出端与光合束槽C1的输入端相连,距离为相干光的半个波长的奇数倍,而该光分束槽D2的输出端与光合束槽C2的输入端相连,距离为相干光的一个波长的整数倍。光分束槽D3的输入端与门光路元件S1的输出端相连,距离为相干光的一个波长的整数倍,而该光分束槽D3的输出端与光合束槽C3的输入端相连,距离为相干光的半个波长的奇数倍。光合束槽C1的输出端与门光路元件S1的控制端相连,距离任意。光合束槽C2的输出端与光合束槽C3的输入端相连,距离为相干光的一个波长的整数倍。光合束槽C3的输出端与光输出元件O1相连,距离为相干光的一个波长的整数倍。
本发明的光逻辑异或门如图7所示,包含3个光输入元件,1个光输出元件,1个光合束槽和1个门光路元件组成。以上所述的元件之间的距离为所用相干光束的一个或半个波长的奇数倍。光输入元件、光输出元件采用偏振光纤或波导。光分束槽、光合束槽是一种刻蚀有SiO2膜以分别实现光路的分束或合束的硅片。门光路元件是在硅片的SiO2膜上刻蚀圆形微腔结构或者镶嵌具有表面等离子体特性的纳米金属颗粒实现的。光源为单波长单纵模偏振激光器。光分束槽在每次分束之后,其相位信息不变,振幅变为原来的一半。光合束槽进行相干叠加时,若两束输入光束的振幅相同,但在纵轴上相位相反,则输出光强为0;若两束输入光束的振幅相同,光程差为波长λ的整数倍,则相干增强。
其中,光输入元件I4与光合束槽C4的输入端相连,距离为相干光的一个波长的整数倍。光输入元件I5与光合束槽C4的输入端相连,距离为相干光的半个波长的奇数倍。光输入元件I6与门光路元件S2的输入端相连,距离为相干光的一个波长的整数倍。光合束槽C4的输出端与门光路元件S2的控制端相连,距离任意。门光路元件S2的输出端与光输出元件O2相连,距离为相干光的一个波长的整数倍。
图8光逻辑与门的运算过程,其中:标准信号x0,y0输入之后分别进行分束,变成两束1/2↑;每个分支向下的部分,进行简单的等光程合束,其结果将成为1↑;x0,y0的向上分束的光束进行λ/2合束,其结果为本位强度结果,包含了↑↓偏振;将其使用门光路元件整形,输出结果为标准振幅的↑偏振,再将其分束使其强度衰减1/2,再与x0,y0的向下分束的合束输出光束进行等光程合束,从而得出运算结果a。具体计算过程如表3所示:
表3
图9光逻辑异或门的运算过程,其中:标准信号x0,y0的光束进行λ/2合束,输出光束通过门光路元件整形得出运算结果x。具体计算过程如表4所示:
表4
图9所示的光逻辑异或门运算过程,如果将异或门中的x0或y0固定为1↑,则可实现相对另一个信号的非门。
此外,通过对多个与门和异或门的组合,可实现其他逻辑关系的元件,如或门、同或门、与非门、或非门等,本领域技术人员根据现有技术可以轻易地利用与门和异或门实现其他的逻辑门。
世界现有的超快激光器的重复频率可以达到GHz范围,因此在有条件的实验室测试中,本发明提供光逻辑门预期可以达到GHz的计算速度;从响应时间考虑,超快激光器的脉宽可以达到5-20fs量级,因此光逻辑门的相应速度理论可达fs量级。光学元件中最关键的门光路元件是由表面等离子体效应或者非线性光学效应完成的,而因此其响应速度与光震荡频率相当,而信号在元件之间以光速传播,因此本发明的理论计算延迟时间约为1E-13s。因此本发明所提供的光逻辑器件能够满足全光网络对光逻辑器件的要求。
以上所述仅为本发明的优选实施方式,但本发明保护范围并不局限于此。任何本领域的技术人员在本发明公开的技术范围内,均可对其进行适当的改变或变化,而这种改变或变化都应涵盖在本发明的保护范围之内。
Claims (15)
1.一种光逻辑门,包括第一光输入元件(I1、I4)、第二光输入元件(I2、I5)、光逻辑运算装置和光输出元件(O1、O2),其特征在于,第一光输入元件(I1、I4)和第二光输入元件(I2、I5)用于接收相干光;光逻辑运算装置根据需要实现的逻辑功能对输入的相干光进行逻辑运算,并将运算结果通过光输出元件(O1、O2)输出。
2.如权利要求1所述的光逻辑门,其特征在于,相干光源为单波长单纵模偏振激光。
3.如权利要求1或2所述的光逻辑门,其特征在于,光逻辑运算装置利用光的可叠加性以及光程差形成的干涉来实现逻辑运算。
4.如权利要求3所述的光逻辑门,其特征在于,在光源的波阵面上有光强表示二进制数1,在光源的波阵面上无光强表示二进制数0。
5.如权利要求1所述的光逻辑门,其特征在于,第一光输入元件(I1、I4)或者第二光输入元件(I2、I5)与光输出元件(O1、O2)的总距离小于相干光源的相干长度。
6.如权利要求1所述的光逻辑门,其特征在于,所述光逻辑门为光与门;光逻辑运算装置包括第一光合束装置(C1)、第二光合束装置(C2)、第三光合束装置光(C3)、第一光分束装置(D1)、第二光分束装置(D2)、第三光分束装置(D3)以及第一光整形装置(S1);
第一光输入元件(I1)与第一光分束装置(D1)的输入端相连,距离为相干光的一个波长的整数倍;
第二光输入元件(I2)与第二光分束装置(D2)的输入端相连,距离为相干光的一个波长的整数倍;
第一光分束装置(D1)的一输出端与第一光合束装置(C1)的一输入端相连,距离为相干光的一个波长的整数倍;第一光分束装置(D1)的另一输出端与第二光合束装置(C2)的一输入端相连,距离为一个光波长的整数倍;
第二光分束装置(D2)的一输出端与第一光合束装置(C1)的另一输入端相连,距离为相干光的半个波长的奇数倍;第二光分束装置(D2)的另一输出端与第二光合束装置(C2)的另一输入端相连,距离为相干光的一个波长的整数倍;
第三光分束装置(D3)的输入端与第一光整形装置(S1)的输出端相连,距离为相干光的一个波长的整数倍;第三光分束装置(D3)的一输出端与第三光合束装置(C3)的一输入端相连,距离为相干光的半个波长的奇数倍;
第二光合束装置(C2)的输出端与第三光合束装置(C3)的另一输入端相连,距离为相干光的一个波长的整数倍;
第一光合束装置(C1)的输出端与第一光整形装置(S1)的控制端相连;
第三光合束装置(C3)的输出端与光输出元件(O1)相连,距离为相干光的一个波长的整数倍。
7.如权利要求1所述的光逻辑门,其特征在于,所述光逻辑门为光异或门;光逻辑运算装置包括第四光合束装置(C4)和第二光整形装置(S2);
第一光输入元件(I4)与第四光合束装置(C4)的一输入端相连,距离为相干光的一个波长的整数倍;
第二光输入元件(I5)与第四光合束装置(C4)的另一输入端相连,距离为相干光的半个波长的奇数倍;
第四光合束装置(C4)的输出端与第二光整形装置(S2)的控制端相连;第二光整形装置(S2)的输出端与光输出元件(O2)相连,距离为相干光的一个波长的整数倍。
8.如权利要求1或2所述的光逻辑门,其特征在于,所述光逻辑门为光或门、光非门、光同或门、光或非门或者光与非门;光或门、光同或门、光或非门或者光与非门由与门和异或门组合而成。
9.如权利要求7所述的光逻辑门,其特征在于,第一光输入元件(I4)的输入信号固定为单波长的标准振幅线偏振相干光,则所述光异或门实现相对第二光输入元件(I5)的输入信号的光非门。
10.如权利要求1或2所述的光逻辑门,其特征在于,第一光输入元件(I1、I4)、第二光输入元件(I2、I5)和光输出元件(O1、O2)采用偏振光纤或偏振波导。
11.如权利要求6或7所述的光逻辑门,其特征在于,第一光合束装置(C1)、第二光合束装置(C2)、第三光合束装置光(C3)或第三光合束装置光(C4)为光合束槽;第一光分束装置(D1)、第二光分束装置(D2)或第三光分束装置(D3)为光分束槽。
12.如权利要求6或7所述的光逻辑门,其特征在于,第一光整形装置(S1)或第二光整形装置(S2)为门光路元件;光逻辑门还包括第三光输入元件(I3、I6),第三光输入元件(I3、I6)和门光路元件(S1、S2)的输入端相连,距离为相干光的一个波长的整数倍。
13.如权利要求11所述的光逻辑门,其特征在于,光分束槽是刻蚀有SiO2膜以实现光路分束的硅片;光合束槽是刻蚀有SiO2膜以实现光路的合束的硅片。
14.如权利要求12所述的光逻辑门,其特征在于,门光路元件通过刻蚀有SiO2膜的硅片形成圆形微腔结构或者在硅片上镶嵌具有表面等离子体功能的纳米金属结构来实现。
15.如权利要求12所述的光逻辑门,其特征在于,第三光输入元件(I3、I6)的输入信号固定为单波长的标准振幅线偏振相干光。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110092381 CN102156375B (zh) | 2011-04-13 | 2011-04-13 | 一种光逻辑门 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110092381 CN102156375B (zh) | 2011-04-13 | 2011-04-13 | 一种光逻辑门 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102156375A true CN102156375A (zh) | 2011-08-17 |
CN102156375B CN102156375B (zh) | 2013-01-16 |
Family
ID=44437927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110092381 Active CN102156375B (zh) | 2011-04-13 | 2011-04-13 | 一种光逻辑门 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102156375B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103297016A (zh) * | 2012-03-01 | 2013-09-11 | 奥兰若技术有限公司 | 光发射器和光通信方法 |
CN103364873A (zh) * | 2013-07-03 | 2013-10-23 | 清华大学 | 一种硅基二氧化硅波导及其制作与应用方法 |
CN103792756A (zh) * | 2014-01-22 | 2014-05-14 | 深圳大学 | 一种光学逻辑与门装置 |
CN104956260A (zh) * | 2013-12-20 | 2015-09-30 | 华为技术有限公司 | 一种全光逻辑门 |
CN105518545A (zh) * | 2014-04-17 | 2016-04-20 | 华为技术有限公司 | 一种光电混合逻辑装置 |
WO2016095850A1 (zh) * | 2014-12-19 | 2016-06-23 | 深圳大学 | 光子晶体全光自与变换逻辑门 |
WO2016095848A1 (zh) * | 2014-12-19 | 2016-06-23 | 深圳大学 | 光子晶体全光学d触发器 |
CN106468843A (zh) * | 2015-08-18 | 2017-03-01 | 邱富春 | 特定的二进制光信号实现基本逻辑门光路 |
CN107357550A (zh) * | 2017-08-03 | 2017-11-17 | 清华大学 | 一种光学二进制半加器及制备方法 |
CN107872740A (zh) * | 2017-12-25 | 2018-04-03 | 清华大学 | 一种全光数据选路装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4262992A (en) * | 1979-04-18 | 1981-04-21 | The United States Of America As Represented By The Director Of The National Security Agency | Variable integrated optical logic element |
CN1696809A (zh) * | 2005-01-27 | 2005-11-16 | 中山大学 | 一种光波导全光逻辑门 |
US20100097677A1 (en) * | 2008-06-02 | 2010-04-22 | Technion Research And Development Foundation Ltd. | All-optical reconfigurable cascadable logic with linear preprocessing by lightwave interference and post-processing by nonlinear phase erasure |
-
2011
- 2011-04-13 CN CN 201110092381 patent/CN102156375B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4262992A (en) * | 1979-04-18 | 1981-04-21 | The United States Of America As Represented By The Director Of The National Security Agency | Variable integrated optical logic element |
CN1696809A (zh) * | 2005-01-27 | 2005-11-16 | 中山大学 | 一种光波导全光逻辑门 |
US20100097677A1 (en) * | 2008-06-02 | 2010-04-22 | Technion Research And Development Foundation Ltd. | All-optical reconfigurable cascadable logic with linear preprocessing by lightwave interference and post-processing by nonlinear phase erasure |
Non-Patent Citations (1)
Title |
---|
《Nano Letters》 20101223 Hong Wei et al Quantum Dot-Based Local Field Imaging Reveals Plasmon-Based Interferometric Logic in Silver Nanowire Networks 第471页右栏第2段到第474页左栏第2段、表1和图1-3 1-5,8,10 第11卷, * |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103297016A (zh) * | 2012-03-01 | 2013-09-11 | 奥兰若技术有限公司 | 光发射器和光通信方法 |
CN103364873A (zh) * | 2013-07-03 | 2013-10-23 | 清华大学 | 一种硅基二氧化硅波导及其制作与应用方法 |
CN104956260A (zh) * | 2013-12-20 | 2015-09-30 | 华为技术有限公司 | 一种全光逻辑门 |
CN104956260B (zh) * | 2013-12-20 | 2019-04-12 | 华为技术有限公司 | 一种全光逻辑门 |
CN103792756B (zh) * | 2014-01-22 | 2016-08-17 | 深圳大学 | 一种光学逻辑与门装置 |
CN103792756A (zh) * | 2014-01-22 | 2014-05-14 | 深圳大学 | 一种光学逻辑与门装置 |
CN105518545B (zh) * | 2014-04-17 | 2017-09-08 | 华为技术有限公司 | 一种光电混合逻辑装置 |
CN105518545A (zh) * | 2014-04-17 | 2016-04-20 | 华为技术有限公司 | 一种光电混合逻辑装置 |
WO2016095848A1 (zh) * | 2014-12-19 | 2016-06-23 | 深圳大学 | 光子晶体全光学d触发器 |
WO2016095850A1 (zh) * | 2014-12-19 | 2016-06-23 | 深圳大学 | 光子晶体全光自与变换逻辑门 |
CN106468843A (zh) * | 2015-08-18 | 2017-03-01 | 邱富春 | 特定的二进制光信号实现基本逻辑门光路 |
CN107357550A (zh) * | 2017-08-03 | 2017-11-17 | 清华大学 | 一种光学二进制半加器及制备方法 |
CN107357550B (zh) * | 2017-08-03 | 2019-12-03 | 清华大学 | 一种光学二进制半加器及制备方法 |
CN107872740A (zh) * | 2017-12-25 | 2018-04-03 | 清华大学 | 一种全光数据选路装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102156375B (zh) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102156375B (zh) | 一种光逻辑门 | |
CN102184085B (zh) | 光学二进制进位加法器 | |
Kabilan et al. | Photonic crystal based all optical or and xo logic gates | |
CN102323707A (zh) | 一种基于干涉原理的光子晶体全光异或逻辑门结构 | |
Makvandi et al. | Compact all-optical encoder based on silicon photonic crystal structure | |
De et al. | Intensity and phase encoding for realization of integrated Pauli X, Y and Z gates using 2D photonic crystal | |
CN100541147C (zh) | 一种光子晶体减慢光速效应的测量方法及测量装置 | |
Teo et al. | Design and simulation of MEMS optical switch using photonic bandgap crystal | |
Saadi et al. | All‐optical half adder based on non‐linear triangular lattice photonic crystals with improved contrast ratio | |
Lee et al. | The designs of 4× 2 encoder based on photonic crystals | |
Mostafa et al. | Literature review on all-optical photonic crystal encoders and some novel trends | |
Kotb et al. | All-optical logic operations based on silicon-on-insulator waveguides | |
Saranya et al. | Design and analysis of optical AND and OR logic gates using two dimensional photonic crystal | |
Shaik et al. | Investigation on phc based t-shaped waveguide as all-optical xor, not, or and and logic gates | |
Caballero et al. | Design of compact integrated photonic crystal nand and nor logic gates | |
Christina et al. | Ultra compact all optical logic gates using photonic band-gap materials | |
Parandin et al. | A novel design of an all‐optical D flip‐flop based on 2D photonic crystals | |
Sharifi | All-optical photonic crystal two bit adder design | |
Mahtabi et al. | Design and Simulation of an All Optical Two Channel Filter Based on photonic crystals | |
Sugimoto et al. | Fabrication and characterization of photonic crystal-based symmetric Mach-Zehnder (PC-SMZ) structures based on GaAs membrane slab waveguides | |
CN102411986B (zh) | 光学暂存器 | |
CN111025431A (zh) | 三维光子晶体及其应用 | |
Kotb et al. | Optical Logic Gates Based on Z-Shaped Silicon Waveguides at 1.55 µm. Micromachines 2023, 14, 1266 | |
Mostafa et al. | Minimum Size Photonic Crystal OR Gate Structure | |
Makvandi et al. | Journal of Applied Research in Electrical Engineering |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |