CN102156259A

CN102156259A - 一种集成电路的测试方法及一种集成电路

Info

Publication number: CN102156259A
Application number: CN2011100839821A
Authority: CN
Inventors: 李崇仁; 赵青; 崔小乐; 王新安; 张兴
Original assignee: Peking University Shenzhen Graduate School
Current assignee: Peking University Shenzhen Graduate School
Priority date: 2011-04-02
Filing date: 2011-04-02
Publication date: 2011-08-17
Anticipated expiration: 2031-04-02
Also published as: CN102156259B

Abstract

本发明公开了一种集成电路的测试方法和一种集成电路，采用基于扫描的测试方法，包括：测试开始时，扫描使能信号有效，扫描触发器连接为链状而构成移位寄存器，将一组测试输入矢量通过所述移位寄存器提供给集成电路；当测试输入矢量提供完毕时，所述扫描使能信号变为无效，使所述集成电路按预定条件循环工作多个周期，直至满足预定循环终止条件时，循环终止；当循环终止时，所述扫描使能信号变为有效，将所述集成电路循环终止时的输出作为测试输出矢量通过所述移位寄存器移出。本发明方法可以有效提高测试效率，节省测试时间，同时还能检测到电路是否存在时序故障。

Description

一种集成电路的测试方法及一种集成电路

技术领域

本发明涉及集成电路技术领域，尤其涉及集成电路的测试方法及一种集成电路。

背景技术

集成电路特征尺寸现已进入纳米尺度，片上晶体管数目已达到十亿量级，芯片工作频率已升至吉赫兹范围，要完成一个电路的测试所需要的人力和时间也变得非常巨大，测试已成为集成电路设计制造链中最具有挑战性的环节之一。集成电路测试就是向待测电路施加测试矢量并捕获测试响应，比较实际响应与期望响应之间是否存在差异，如果存在差异则表明被测电路有故障，其主要目的是找出存在缺陷的芯片。

为了降低集成电路测试的复杂度和测试成本，并且提高测试质量，20世纪70年代提出可测试性设计(DFT，Design for Testability)的概念，其中，基于扫描的测试方法是一项被工业界广泛采用的DFT技术。它是指将电路中的普通触发器(FF，Flip Flop)替换为具有扫描能力的扫描触发器。扫描触发器最常用的结构是多路器扫描触发器(SFF，Scan Flip-Flop)，即它在普通触发器的输入端口加上一个多路器(MUX)，如图1所示。当扫描使能信号SE(Scan Enable)有效时，触发器为扫描输入；而当SE无效时，触发器为正常的功能输入。

基于扫描的测试方法包括全扫描设计和部分扫描设计。全扫描设计是指将被测电路(CUT，Circuit Under Test)中的时序单元如触发器和锁存器等，全部转换为扫描触发器SFF，然后将这些扫描触发器级联成扫描链，扫描链中每一个时序单元的数据输入端口作为一个外部输出端口以观测电路的响应，称之为伪输出端口(PPO，Pseudo Primary Output)，而各时序单元的数据输出端口都作为一个外部输入端口用来加载测试矢量，称之为伪输入端口(PPI，Pseudo Primary Input)，测试矢量串行移入扫描链并且测试响应串行移出扫描链，从而将复杂的时序测试生成问题转化为较简单的组合测试生成问题，不仅可以降低测试矢量生成的复杂度，还能提高故障覆盖率(Fault Coverage)。

如图2所示为未经全扫描设计的被测电路CUT的示意图，其寄存器单元以D触发器的形式实现。将这些D触发器转换为扫描触发器SFF后，链状连接这些扫描触发器，如图3所示，形成经过扫描设计后的待测电路。图3所示电路通过扫描使能信号(SE，Scan Enable)进行输入选择，将电路的工作状态分为正常功能状态和测试状态。在测试状态下，从ATE(Automatic Test Equipment，自动测试设备)传输过来的测试矢量在测试时钟CLK作用下，逐帧填充扫描链中的SFF。待全部SFF单元填充完毕后，电路进入正常工作状态；工作完成后，捕获电路状态值，捕获到的触发器状态值称为测试响应，测试响应将被串行地移出SFF到达芯片的引脚，通过和已存储的期望结果进行比较，从而确定芯片是否包含故障。

随着器件特征尺寸不断减小，集成电路的规模不断扩大，时序电路中所含的触发器数量呈指数增长。现在一个中等规模的时序电路通常包含几千个甚至上万个触发器。如此大量的触发器，使得采用全扫描设计的测试存在问题：用于测试矢量的移位输入和测试响应的移位输出的时间很长，占总测试时间的比重很大。

为了提高速度，工业界通常的做法是：截断扫描链，采用多扫描链的设计方式。但这种解决方法不能够从根本上解决串行移位数据输入输出耗时长的问题，同时还带来额外测试引脚的开销。此外，全扫描设计将时序电路转变为组合电路进行测试，这虽然能够有效地测试静态故障(Static Fault)，却不能够测试到时序故障(Timing Fault)，例如延迟故障(Delay Fault)。

发明内容

本发明所要解决的主要技术问题是，提出一种数字集成电路的测试方法，能够有效降低移位输入和移位输出的时间，从而节省测试成本，同时还能兼顾时序故障的检测。

为解决上述技术问题，本发明提供一种测试集成电路的方法，采用基于扫描的测试方法，包括：测试开始时，扫描使能信号有效，扫描触发器连接为链状而构成移位寄存器，将一组测试输入矢量通过所述移位寄存器提供给集成电路；当该组测试输入矢量提供完毕时，所述扫描使能信号变为无效，使所述集成电路按预定条件循环工作多个周期，直至满足预定循环终止条件时，循环终止；当循环终止时，所述扫描使能信号变为有效，将所述集成电路循环终止时的输出作为测试输出矢量通过所述移位寄存器移出。

所述按预定条件使集成电路循环工作多个周期具体包括：根据所述测试输入矢量得到第一个周期的输出矢量，所述第一个周期的输出矢量包括第一个周期的伪输出值；将测试输入矢量的原始输入与所述第一个周期的伪输出值组成新的矢量作为第二个周期的输入矢量，根据所述第二个周期的输入矢量得到第二个周期的输出矢量，所述第二个周期的输出矢量包括第二个周期的伪输出值；将所述原始输入与第二个周期的伪输出值组成新的矢量作为第三个周期的输入矢量，循环操作直至满足预定循环终止条件。

一种实施例中，所述预定循环终止条件包括：某个周期的输入矢量等于该周期的输出矢量。

另一种实施例中，所述预定循环终止条件包括：某个周期的输入矢量等于该周期前某个周期的输入矢量。

又一种实施例中，所述预定循环终止条件包括：所述集成电路循环预定次数后没有检测到新的故障。

基于上述测试方法，本发明还提供一种集成电路，包括：至少一个用于完成至少一种算法功能的逻辑电路，所述逻辑电路在扫描使能信号由有效变为无效时，按预定条件循环工作多个周期；对应各逻辑电路配置的扫描触发器电路，所述扫描触发器电路在扫描使能信号有效时构成移位寄存器，并将一组测试输入矢量提供给所述逻辑电路，在所述扫描使能信号由有效变为无效时，获取所述逻辑电路每次循环后的输出矢量，并将本次循环后的输出矢量变换后作为逻辑电路的输入矢量以供逻辑电路下一循环的测试；比较模块，用于判断所述逻辑电路每次循环后是否满足预定循环终止条件，若是则控制所述逻辑电路终止循环。

所述按预定条件循环工作多个周期具体包括：根据所述测试输入矢量得到第一个周期的输出矢量，所述第一个周期的输出矢量包括第一个周期的伪输出值；将测试输入矢量的原始输入与所述第一个周期的伪输出值组成新的矢量作为第二个周期的输入矢量，根据所述第二个周期的输入矢量得到第二个周期的输出矢量，所述第二个周期的输出矢量包括第二个周期的伪输出值；将所述原始输入与第二个周期的伪输出值组成新的矢量作为第三个周期的输入矢量，循环操作直至满足预定循环终止条件。

一种实施例中，所述比较模块用于比较某个周期的输入矢量与该周期的输出矢量，若相同则认为满足预定循环终止条件。

另一种实施例中，所述比较模块用于比较某个周期的输入矢量与该周期之前某个周期的输入矢量，若相同则认为满足预定循环终止条件。

又一种实施例中，所述比较模块用于检测所述逻辑电路循环预定次数后是否检测到新的故障，若没有则认为满足预定循环终止条件。

本发明的有益效果在于：加载一组测试输入矢量后，使被测电路循环工作多个周期直至满足终止条件后再输出，使得输入的一组测试矢量达到了多组测试矢量的效果，而仅需要一次移位输入和一次移位输出，从而节省了测试时间，提高了测试效率；同时，由于电路循环工作使得电路中可能存在的时序故障被放大，从而能够检测到是否存在时序故障。

附图说明

图1为扫描触发器的结构示意图；

图2为未经扫描设计的待测电路示意图；

图3为经过扫描设计后的待测电路示意图；

图4为采用全扫描设计执行一个测试矢量的测试时序；

图5为本发明实施例的测试集成电路的流程示意图；

图6为基准电路S27的电路示意图；

图7为基准电路S27对应的扫描电路示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

由于现今电路的复杂性和端口引脚的有限性，电路通常设计为扫描结构以便于测试，扫描需要以移位的方式进行。现有的方法是使用ATPG(Automatic Test Pattern Generation，自动测试模式生成)软件生成测试矢量，然后通过ATE以移位输入的方式将测试矢量加载到电路，再以移位输出的方式输出响应，与无故障的理想输出进行比较，从而判定电路中是否有故障。以单个测试矢量为例，其扫描测试分为四个步骤，如图4所示，包括：

(1)扫描输入阶段

扫描使能信号SE有效，以串行移位的方式将测试矢量加载到扫描链上的各个扫描单元(即扫描触发器SFF)；

(2)并行测量阶段

扫描使能信号SE无效，此阶段没有时钟信号，测试矢量已经被移入被测电路内部，被测电路处于正常工作阶段；

(3)并行捕捉阶段

扫描使能信号SE仍无效，被测电路仍处于正常工作状态，时钟信号被激活一次，使扫描链的伪输出端口PPO得到测试的结果(即电路的响应)；

(4)扫描输出阶段

SE有效，将电路的输出结果以串行移位的方式移出扫描链以提供给ATE检测。可以理解，前一个测试矢量所对应的电路的响应的扫描输出阶段和后一个测试矢量的扫描输入阶段是同步进行的。

根据本发明的实施例，在扫描输入阶段后电路处于正常工作时，给予该电路正常工作所需的时钟信号CLK，使其以正常工作模式循环工作多个周期，直至满足预定循环终止条件，然后终止循环，输出电路的响应。如图5所示，本发明实施例的测试方法包括如下：

步骤S501：扫描输入

扫描使能信号SE有效，扫描触发器连接为链状而构成移位寄存器，将测试输入矢量通过移位寄存器提供给被测电路，本领域技术人员应理解，此时提供给被测电路的测试输入矢量为测试原始输入(PI，Primary Input)通过扫描输入端口移位而得的测试矢量，即测试输入矢量为原始输入PI与伪输入端口PPI的值的组合；

步骤S503：多时间帧测量

此时扫描使能信号SE变为无效使被测电路按预定条件循环工作多个周期(即多个时间帧)，直至满足预定循环终止条件时，循环终止；

其中，使被测电路按预定条件循环工作多个周期包括：

根据步骤S501加载的测试输入矢量，电路正常工作第一个周期后得到该周期的输出矢量，输出矢量包含对应原始输入PI的原始输出PO以及伪输出端口的值，称伪输出端口的值为伪输出值；

将测试输入矢量的原始输入与第一个周期的伪输出值组成新的矢量作为第二个周期的输入矢量()，根据第二个周期的输入矢量得到第二个周期的输出矢量，可以理解，第二个周期的输出矢量包含原始输出PO以及伪输出值；

将原始输入与第二个周期的伪输出值组成新的矢量作为第三个周期的输入矢量，依此循环。可以理解，此时需要给予被测电路正常工作所需要的时钟信号，使其以正常工作模式工作多个周期。本领域技术人员应理解，循环中除第一个周期外其余各周期的输入矢量为原始输入PI与前一个周期的伪输出值的组合。

只要满足以下任意一条预定循环终止条件，终止循环：

(1)移位寄存器输入电路的值与电路输出到移位寄存器的值相同，即某个周期的输入矢量等于该周期的输出矢量；

(2)某一个周期扫描链的伪输出端口的值与原始输入PI所组成的新矢量(即下一个周期的输入矢量)与前面的某个周期加载的输入矢量相同，也就是，某个周期的输入矢量等于该周期以前某个周期的输入矢量；

(3)单种子情况下(即测试矢量仅为一组时)，电路循环N次以后没有检测到新的故障，其中N可由测试工程师设定。

步骤S505：扫描输出

循环终止时扫描使能信号SE变为有效，将捕捉到的被测电路的输出结果(即被测电路对测试输入矢量的响应)通过移位寄存器移出以进行检测。

下面通过基准电路S27对本测试方法实施例的操作流程进一步说明。其中采用现有技术生成测试矢量和加载矢量至电路及输出响应的方式，如使用ATPG(Automatic Test Pattern Generation，自动测试模式生成)软件生成测试矢量，然后通过ATE以移位输入的方式将测试矢量加载到电路，以移位输出的方式输出响应。基准电路S27的原始电路如图6所示，其经过扫描设计后如图7所示。原始电路带有4个主输入G0～G3和3个状态变量，用Scan In表示扫描链路输入端，Scan Enable表示扫描使能信号，CLK表示时钟信号。以执行一组输入矢量001为例，具体测试过程如下：

测试开始时，扫描使能信号有效，此时门电路G5、G6、G7连接成移位触发器链，也就是充当伪输入端口和伪输出端口，通过扫描输入端口(Scan In)以串行移位方式加载原始输入，即给电路G0、G1、G2、G3以及Scan In端口加载测试矢量，此时测试输入矢量为原始输入001移位后得到的矢量001 111。

测试矢量加载完毕后，扫描使能信号变为无效，被测电路按照其时序工作模式进行工作。此时测试输入矢量001 111充当了初始种子的作用，使电路以一定的初始状态进行若干次循环。设循环中的第一个周期电路的输出矢量为011101，说明原始输出PO为011，伪输出值为101，则第二个周期的输入矢量为原始输入001与第一个周期的伪输出值101的组合即001 101；若第二个周期电路的输出矢量为011 100，则第三个周期的输入矢量为001 100，依此循环操作。这就相当于电路所对应的有机状态机(Finite State Machine)被初始化到某个状态之后，在状态机的各个状态之间进行跳变。其效果相当于给该全扫描电路加载了若干个不同的矢量进行测试。

捕捉被测电路对测试输入矢量的响应，这样移位触发器链中的伪输出端口PPO便可得到测试的结果。

当满足循环终止条件时，扫描使能信号SE变为有效，移位输出触发器的值(也就是伪输出端口中的值)，本次种子测试结束。后续根据该输出的值采用现有技术来判定被测电路是否有故障。

虽然上述实施例中只以一组测试输入矢量作为说明，但应理解为本发明实施例适用于多组测试输入矢量。

为更进一步理解多时间帧测量步骤，再以基准电路S298为例，采用S298的全扫描结构进行测试。设测试矢量的原始输入PI为010，移入扫描链得到测试输入矢量：010 001 110 001 111 00。在多时间帧测量步骤，扫描使能信号SE无效，被测电路按其时序工作模式进行工作，使电路按预定条件循环多个周期，该预定条件如前述，即在第一个周期时，测试输入矢量的原始输入PI为010，伪输入值为001 110 001 111 00，原始输出PO为001111，伪输出值为101 110 001111 01，在第2个周期时，测试输入矢量为PI与第1个周期的伪输出值的组合，即010 101 110 001 111 01，以此循环操作，得到下表1。

表1测试矢量检测故障情况的对照表

从表1可以看出，第8个周期的测试输入矢量与第18个的测试输入矢量相同，符合前述循环终止条件的第(2)种情况，停止循环。经过统计，对应于该测试矢量的矢量集可检测出205个故障。而本领域技术人员公知基准电路S298的全扫描电路共有固定故障308，所以仅采用这一个测试矢量就可检测到205/308＝67％的故障，并且仅涉及一次移位输入和一次移位输出，测试时间大幅度缩小。

此外，理论上认为组合电路是没有延迟的。所以组合电路需要1个测试时钟完成运算。由基准电路S298的结构，采用全扫描电路，其包含14个触发器，即需要28个测试时钟才能完成一组测试矢量的移位输入/移位输出。使用ATPG程序生成矢量集(压缩后)的大小为34个矢量，若使用传统全扫描方法，需要约(28+1)×34＝986个测试时钟才能测试到308个固定故障。而使用本发明实施例的方法，只需约17×1+28＝45个测试时钟就已检测到67％的故障，可以看到测试效率提高了10倍以上。可见，本发明实施例的方法利用电路原有结构用较少的移位输入移位输出次数就达到相同的测试效果，有效提高测试效率，测试时间大幅度缩短。

虽然理论上认为时序电路不存在门延迟和路径延迟，但在实际电路中，各级门和信号传播路径上都存在延迟，延迟的存在会影响电路的正常工作，造成延迟故障。采用本发明实施例进行测试时，由于移位输入一组矢量后让被测电路循环工作，因此电路中可能存在的延迟故障可被放大N倍，从而容易被检测到。也就是说，在本发明实施例中，设定测试时钟的频率，使得一个无延迟故障的电路(或者电路延迟在允许的范围内)能够正常完成检测过程。按照电路所允许的最大延迟设定测试时钟的“极限”频率(即电路能够正常工作的最小频率)，经过多个时间帧后，移位输出电路的值，如果电路中存在延迟故障，那么电路的输出值将与无故障响应(Fault Free Response)不符，从而检测到该延迟故障。

基于上述测试方法，本发明还提供了一种集成电路实施例，包括：至少一个用于完成至少一种算法功能的逻辑电路，所述逻辑电路在扫描使能信号由有效变为无效时，按预定条件循环工作多个周期；对应各逻辑电路配置的扫描触发器电路，所述扫描触发器电路在扫描使能信号有效时构成移位寄存器，并将一组测试输入矢量提供给所述逻辑电路，在所述扫描使能信号由有效变为无效时，获取所述逻辑电路每次循环后的输出矢量，并将本次循环后的输出矢量变换后作为逻辑电路的输入矢量以供逻辑电路下一循环的测试；比较模块，用于判断所述逻辑电路每次循环后是否满足预定循环终止条件，若是则控制所述逻辑电路终止循环。

结合前述集成电路的测试方法可知，本发明集成电路实施例虽然增加了一个比较模块，但其使得该集成电路具有扫描测试功能，且使得输入的一组测试矢量达到了多组测试矢量的效果，而仅需要一次移位输入和一次移位输出，从而节省了测试时间，提高了测试效率；同时，由于电路循环工作使得电路中可能存在的时序故障被放大，从而能够检测到集成电路是否存在时序故障。

综上，本发明所提供的测试方法没有增加任何新的硬件开销，仅使用电路原有结构就可以有效地提高测试效率，测试时间大幅度缩短，在测试静态故障的同时，也兼顾到时序故障的检测。

上述实施例只是本发明的举例，尽管为说明目的公开了本发明的最佳实施例和附图，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换、变化和修改都是可能的。因此，本发明不应局限于最佳实施例和附图所公开的内容。

Claims

1.一种集成电路的测试方法，采用基于扫描的测试方法，其特征在于，包括：

测试开始时，扫描使能信号有效，扫描触发器连接为链状而构成移位寄存器，将一组测试输入矢量通过所述移位寄存器提供给集成电路；

当该组测试输入矢量提供完毕时所述扫描使能信号变为无效，使所述集成电路按预定条件循环工作多个周期，直至满足预定循环终止条件时，循环终止；

当循环终止时，所述扫描使能信号变为有效，将所述集成电路循环终止时的输出作为测试输出矢量通过所述移位寄存器移出。

2.如权利要求1所述的集成电路的测试方法，其特征在于，所述使集成电路按预定条件循环工作多个周期具体包括：

根据所述测试输入矢量得到第一个周期的输出矢量，所述第一个周期的输出矢量包括第一个周期的伪输出值；

将测试输入矢量的原始输入与所述第一个周期的伪输出值组成新的矢量作为第二个周期的输入矢量，根据所述第二个周期的输入矢量得到第二个周期的输出矢量，所述第二个周期的输出矢量包括第二个周期的伪输出值；

将所述原始输入与所述第二个周期的伪输出值组成新的矢量作为第三个周期的输入矢量，循环操作直至满足预定循环终止条件。

3.如权利要求2所述的集成电路的测试方法，其特征在于，所述预定循环终止条件包括：某个周期的输入矢量等于该周期的输出矢量。

4.如权利要求2所述的集成电路的测试方法，其特征在于，所述预定循环终止条件包括：某个周期的输入矢量等于该周期前某个周期的输入矢量。

5.如权利要求2所述的集成电路的测试方法，其特征在于，所述预定循环终止条件包括：所述集成电路循环预定次数后没有检测到新的故障。

6.一种集成电路，其特征在于，包括：

至少一个用于完成至少一种算法功能的逻辑电路，所述逻辑电路在扫描使能信号由有效变为无效时，按预定条件循环工作多个周期；

对应各逻辑电路配置的扫描触发器电路，所述扫描触发器电路在扫描使能信号为有效时构成移位寄存器，并将一组测试输入矢量提供给所述逻辑电路，在所述扫描使能信号由有效变为无效时，获取所述逻辑电路每次循环后的输出矢量，并将本次循环后的输出矢量变换后作为逻辑电路的输入矢量以供逻辑电路下一循环的测试；

比较模块，用于判断逻辑电路每次循环后是否满足预定循环终止条件，若是则控制逻辑电路终止循环。

7.如权利要求6所述的集成电路，其特征在于，所述按预定条件循环工作多个周期具体包括：根据所述测试输入矢量得到第一个周期的输出矢量，所述第一个周期的输出矢量包括第一个周期的伪输出值；将测试输入矢量的原始输入与所述第一个周期的伪输出值组成新的矢量作为第二个周期的输入矢量，根据所述第二个周期的输入矢量得到第二个周期的输出矢量，所述第二个周期的输出矢量包括第二个周期的伪输出值；将所述原始输入与所述第二个周期的伪输出值组成新的矢量作为第三个周期的输入矢量，循环操作直至满足预定循环终止条件。

8.如权利要求6或7所述的集成电路，其特征在于，所述比较模块用于比较某个周期的输入矢量与该周期的输出矢量，若相同则认为满足预定循环终止条件。

9.如权利要求6或7所述的集成电路，其特征在于，所述比较模块用于比较某个周期的输入矢量与该周期之前某个周期的输入矢量，若相同则认为满足预定循环终止条件。

10.如权利要求7所述的集成电路，其特征在于，所述比较模块用于检测所述逻辑电路循环预定次数后是否检测到新的故障，若没有则认为满足预定循环终止条件。