CN102142051A - 基于pspice的电路故障判定方法 - Google Patents
基于pspice的电路故障判定方法 Download PDFInfo
- Publication number
- CN102142051A CN102142051A CN 201110063506 CN201110063506A CN102142051A CN 102142051 A CN102142051 A CN 102142051A CN 201110063506 CN201110063506 CN 201110063506 CN 201110063506 A CN201110063506 A CN 201110063506A CN 102142051 A CN102142051 A CN 102142051A
- Authority
- CN
- China
- Prior art keywords
- criterion
- fault
- signal
- circuit
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004088 simulation Methods 0.000 claims abstract description 31
- 238000013461 design Methods 0.000 claims abstract description 21
- 230000008569 process Effects 0.000 claims description 21
- 238000012795 verification Methods 0.000 claims description 17
- 238000004422 calculation algorithm Methods 0.000 claims description 15
- 230000011664 signaling Effects 0.000 claims description 10
- 238000003066 decision tree Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- 230000033228 biological regulation Effects 0.000 claims description 3
- 230000007812 deficiency Effects 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000004321 preservation Methods 0.000 claims description 2
- 238000006467 substitution reaction Methods 0.000 claims description 2
- 230000002596 correlated effect Effects 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract 1
- 230000009885 systemic effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 230000000737 periodic effect Effects 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011058 failure modes and effects analysis Methods 0.000 description 2
- 230000003534 oscillatory effect Effects 0.000 description 2
- 239000000700 radioactive tracer Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一种基于PSPICE的电路故障判定方法，假定通过PSPICE仿真已获得正常电路仿真结果和故障电路仿真结果，步骤如下：1构建判据树：判据树是一种对判据进行量化，描述判据逻辑关系的树形结构；2判据设置：判据分为三种，分别是电路级判据，信号级判据和参数级判据；3判据校核：当判据设置好之后，先进行校核，校核是用该判据去判定正常电路仿真的结果文件，如果判定结果为故障，说明判据设置不合适，再返回步骤二；否则保存判据；4故障判定：电路注入故障后，判断故障对系统功能状态的影响；先求取指标值，再给出判定结果；5结果分析：将判定结果反馈给设计人员，帮助其发现产品设计中的不足，完善电路系统的可靠性设计。
Description
(一)技术领域：
本发明提供一种基于重点用于集成电路的模拟程序(简称“PSPICE”，即Simulation Program with Integrated Circuit Emphasis on PC)的电路故障判定的方法，属于电路故障分析领域。
(二)背景技术：
电路故障仿真是一种为分析电路系统性能和功能测试而发展起来的将电路故障建模、故障注入及系统性能仿真相结合的分析技术。它以数字模拟为手段，根据器件的故障机理，将故障注入到电路中，获得电路在故障模式下仿真输出，是一种实现电路可靠性设计的有效辅助方法。由Cadence公司推出的PSPICE是一款典型的电子设计自动化(EDA：Electronic Design Automation)软件，该软件可以开展从系统设计到电路仿真再到布线出图等的一系列电路设计工作，能够有效的提高电路设计的效率和有效性，为电路故障仿真提供了很好的软件平台。
电路故障判定即是对仿真结果进行比较处理，从而断定系统功能状态的过程。对电路仿真而言，是对电路输出的仿真信号进行判定。系统的故障判定通常由设计人员按照技术规范的要求进行。
对故障电路进行判定，检查注入故障对电路系统功能和状态的影响。通常情况下，系统或分析对象的故障判定依据应当由设计该系统的工程技术人员参照系统工作状态下的技术条件确定，不同的系统其故障判定依据会有很大不同。在系统性能与可靠性综合设计分析过程中，人工判定非常简单易行，但是往往需要进行大量的仿真试验，这就要求对每次仿真结果的判定必须要自动化。
目前，伴随着电路故障仿真的发展，对故障判定又提出了新的要求，从人工判定发展到自动判定，从单条故障到成百上千条故障，从简单的数字/模拟信号值到瞬态的特征参数如周期、有效值、最大值等，从单一判据到具有复杂逻辑关系的判据树。针对上述问题，本发明借助第三方数模混合仿真软件PSPICE进行故障仿真，对故障仿真结果进行故障判定，不仅完成了数字、模拟以及数模混合信号的大量故障复杂判据的判定，并且具有很好的判定精度。
(三)发明内容：
1、目的：
本发明的目的是提供一种基于PSPICE平台的电路故障判定方法，提出了基于判据树的故障判据描述方法、故障判定算法以及混合信号的处理方式，构建了一套基于电路故障仿真的判定方法。
2、技术方案：
本发明是一种基于PSPICE的电路故障判定方法，假设已知通过PSPICE仿真获得的正常电路仿真结果和故障电路仿真结果，其步骤如下：
步骤一构建判据树：判据树是一种对判据进行量化，描述判据逻辑关系的树形结构。构建判据树包括三个部分：
1.选取信号。选定当前电路中设计人员最为关心的信号点作为判定信号，所选取的判定信号可以为多个。在PSPICE中对于模拟信号提供电压，电流，功率等仿真数值，对于数字信号提供高低电位作为仿真数值。由于数模混合电路中数字信号经过模拟器件之后PSPICE将该信号用模拟信号的形式表示，而技术人员往往更关心其数字特性，对这种信号，我们将它与数字信号或模拟信号区别对待，称之为模拟化的数字信号。
2.确定判定指标。确定所选信号的相应指标，判定指标的个数可以为多个。比如电源电压V1的周期，最大值，上升时间等都称为判定指标，设计人员通过这三个指标值来判断V1故障与否。模拟电路和数字电路其判定指标种类不尽相同。
3.构建判定逻辑。对于两个或多个判定信号，用“与门”或者“或门”连接起来，搭建起树形结构，并建立“与”、“或”的逻辑关系。对于同一信号下的两个或多个判定指标同样利用与或门建立判定逻辑关系。判定结果为“故障”则等同于逻辑“1”，判定结果为“正常”则等同于逻辑“0”。
步骤二判据设置：判据分为三种，分别是电路级判据，信号级判据和参数级判据：
1)电路级判据：由不同信号级判据构成，作为整个电路故障与否的判定条件；
2)信号级判据：电路板上的某个信号点是否故障，例如Vout，I7，W2，由参数级判据构成；
3)参数级判据：比如某信号的最大值，最小值，上升时间等，是指对某个信号点的某个判定指标在规定的起止时间内其参数值是否落在指定数值区间内；
利用判据树来描述三级判据之间的逻辑关系，由电路级判据作为电路系统功能状态的最终判断依据。判据设置的过程就是填充判据树的过程，将判据树中的叶子节点量化，即完善参数级判据。具体内容为对其判定指标给定起始时间，终止时间，指标的最小值，最大值。
步骤三判据校核：当判据设置好之后，可以先进行校核。校核的核心思想是用该判据去判定正常电路仿真的结果文件，如果判定结果为故障，说明判据设置不合适，再返回步骤二，调整判据；否则保存判据，对故障电路进行判定。
步骤四故障判定：故障判定是电路注入故障后，判断故障对系统功能状态影响的过程。先依据故障判据的设置对注入故障后的电路求取相关指标值，再根据判定树的逻辑关系，给出判定结果。故障判定的关键是求得参数级判据中判定指标的值和确定判定树逻辑关系。
检验判定指标的值是否落在参数级判据判定阈值区间内，给出参数级判据的判定结果，即故障或正常；将所有参数级判据的判定结果，代入判据树中进行逻辑推理，最后得出电路级判据判定结果。
步骤五结果分析：将判定结果反馈给设计人员，帮助其发现产品设计中的不足，可靠性设计的薄弱环节，完善电路系统的可靠性设计。
其中，在步骤1中所述的判定信号来自于PSPICE后台的仿真文件中的信号列表，每种信号都有多种判定指标可以判定，而信号的选取与指标的确定都是相联系的。
在数模混合电路中，当数字器件和模拟器件相连接时，PSPICE采用模拟方式表示信号电压，这就使得原本基于数字信号的判定指标无法适用，而设计人员恰恰关心其数字特性，这就为设计带来了不便，在此背景下才引入了模拟化的数字信号，通过设置高低电平将信号的模拟表示方式转化为数字信号表示方式。
其中，在步骤2中所述的三级判据层次关系都在判据树中体现出来，重点是将参数级判据的内容进行量化，根据当前电路的仿真设置，填写设计人员关心的起止时间内，该判据指标可接受的取值范围。
其中，在步骤3中所述的判据校核是帮助提高判定准确性的方法，对于大多数判定指标都适用。
其中，在步骤4中所述的求取相关判定指标值要通过一定的算法来实现，是判定的关键技术，不同类型的信号求取判定指标的算法都不相同。此外，在处理时判据中的阈值区间应该是闭区间。
其中，在步骤5中所述的判定结果是经过判据树处理之后的结果，帮助设计人员检查设计中的薄弱环节，论证电路的可靠性。
3、优点及功效：
本发明提供了一整套完备的故障判定方法。与以往人工判定不同，实现了自动的故障判定，同时也能满足海量电路数据的自动判定要求，大大提高了判定的效率。
本发明的判定校核环节具有控制领域中的闭环特性，当判据设置不合适时，可以通过校核来提前修正判据，否则根据错误的判据得到的判定结果也不可信，提高了电路故障判定的准确性。
本发明提出了判定树的概念，可以清晰地描述各判据间逻辑关系，不仅仅局限于以往只能描述判据间“与”的逻辑关系。
本发明中判定指标种类丰富，分类明确，不仅适用于数字信号，还适用于模拟信号，特别提出了模拟化的数字信号的概念。
本发明基于目前普遍采用的PSPICE的EDA平台，降低了设计人员移植电路图的负担，具有很强的应用性。
本发明给出的故障判定结果，为电子产品故障仿真，FMEA，测试性预计等工作的展开，提供了有力的支持，大大促进了电子产品可靠性工作的发展。
(四)附图说明：
图1本发明判据树
图2本发明判定流程图
图3延迟时间示意图
图4脉冲幅值示意图
图5压摆率示意图
图6本发明实施案例1所选用的振荡电路原理图
图7I(R1)，OUT和V(C1：2)正常波形
图8实施方案判据树
图中符号说明如下：
图1中符号
表示与门，
表示或门，图6中U2A和U4A为反向器，U3A和U3B为施密特反向器，U1A为JK触发器，DSTM1为复位信号
(五)具体实施方式：
本发明电路故障判定方法流程图如图2所示。本发明提供一种基于PSPICE的电路故障判定的方法，其步骤如下：
步骤一构建判据树：建立描述三级判据间逻辑关系的判据树。
1.选取信号。
选择要进行故障仿真的电路，获得相关的故障仿真结果文件，确定电路级判据。从该电路仿真网表文件中读出信号节点清单，包括信号节点或器件名称以及信号类型，即该信号属于数字信号，模拟信号或者模拟化的数字信号。一般情况下模拟信号有信号节点的电压，电流以及器件的功率等三种类型；模拟化的数字信号在PSPICE中的描述方式与模拟信号相同，其本质也是模拟信号；数字信号只有高低电位(电压)一种类型。
选择电路中所要考查的信号点作为判定信号，信号分为数字信号、模拟信号以及模拟化的数字信号。信号也有周期型和非周期型之分。
2.确定判定指标。
对于模拟信号判定指标有周期、最大(小)值、绝对值等；对于数字信号判定指标有上升时间、下降时间、脉宽、延迟时间、周期、频率、占空比单位时间内的脉冲个数、两个正脉冲的时间间隔、两个负脉冲的时间间隔、两个正跳变的时间间隔、两个负跳变的时间间隔、一个脉冲触发后的脉冲个数(设激励信号)。对于模拟化的数字信号判定指标有压摆率，脉冲幅值，延迟时间，上超调量，下超调量，稳定时间。
除了信号类型的区别还需要考虑周期类型，不同的信号类型和周期类型所对应的判定指标有所不同，同一指标如果周期类型不同其判定算法也会有差别，需要设计人员根据测试点具体的波形来选择相对应的判定指标及算法。
3.构建判定逻辑。
按照从上到下的顺序逐级确定判据间的判定逻辑。确定电路级判据到若干个信号级判据间的与或逻辑；确定信号级判据到参数级判据间的与或逻辑，如果判定逻辑比较复杂，信号级判据可以下含子判据，具体样例参见附图1。
如果求得的故障电路的判定指标值，满足对应判据，则该判据逻辑值记为“0”(正常)，反之逻辑值记为“1”(故障)。
步骤二判据设置：
对于数字信号，结合该信号的正常波形，确定是否为周期信号，是单脉冲或者多脉冲；对于模拟信号，结合该信号的正常波形，确定是否为周期信号；对于模拟化的数字信号，结合该信号的正常波形，确定是否为周期信号。
在此基础上，参考正常波形，选取设计人员关心的某一时间段，即判据的起止时间，再根据判定指标设定接收的数值区间，即判据的最小值和最大值，完善判据的全部信息。
步骤三判据校核：首先对设置好的判据进行校核。以正常电路仿真结果为输入，求取其判据指标，检查是否落在判据要求的区间内，如果没有，则需要调整区间范围或起止时间的范围，直到区间能够覆盖判据指标的值。
步骤四故障判定：以参数级判据为单位，按顺序判定。以故障电路为对象，求取其判据指标，检查是否落在某叶子判据要求的区间内，如果没有，则该节点的逻辑为“1”(表示出现故障)，否则该节点的逻辑为“0”(表示正常)。经过与或门向上级传递，通过固定的遍历准则，直至求出顶层电路级判据的逻辑值(1或0，即故障或正常)，给出最后整个电路的判定结果。
不同信号类型所对应的判定指标及其算法不同，判定时要求计算出故障电路仿真结果中的对应指标值，判断是否满足判据的区间要求。目前对于模拟信号的研究比较成熟，成果较多，因此本文主要给出了数字信号和模拟化的数字信号的判定指标及其算法。在本文中数字信号用“0”表示低电位，“1”表示高电位，“R”表示上升沿，“F”表示下降沿。
(1)数字信号判定指标及其算法：
1)上升时间。上升时间指信号电平从低(0)到高(1)的全过程时间：
T＝t(H)-t(L)
其中，t(H)指高电平点的时间坐标值，t(L)指低电平点的时间坐标值。
2)下降时间。下降时间即为信号电平从高(1)到低(0)的全过程时间：
T＝t(L)-t(H)
其中t(L)指信号电平变为低电平点的时间坐标值，t(H)指信号电平变为高电平点的时间坐标值。
3)脉宽指信号的高电平(或低电平)所占的时间。读取高电平部分(0-R-1-F过程)或低电平部分(1-F-0-R过程)的时间，即为信号的脉宽。
PW＝t(1)
其中PW指脉宽，t(1)指高电平时间。
4)延迟时间。正常信号与故障信号的误差时间，见图3
图中虚线表示的基准信号即电路正常仿真的信号，实线为故障仿真信号，U2为电路故障仿真信号的低电平值，规定当电压值小于U2时为低电位。为了简化计算，约定信号从低电位到高电位的变化点作为比较对象，则延迟时间为：
T＝t2-t1
4)周期。信号周期即为信号从0-R-1-F-0-R(或1-F-0-R-1-F)的全过程时间。
T＝t(0)+t(1)+t(R)+t(F)
T指信号周期，t(0)指信号的低电平时间，t(1)指信号的高电平时间，t(R)指信号的上升时间，t(F)指信号的下降时间。
5)频率。周期的倒数。
6)占空比。占空比指高电平(低电平)所占周期时间与总的周期时间的比值。首先计算得到信号的周期，读取高电平部分(0-R-1-F过程)或低电平部分(1-F-0-R过程)的时间，与信号周期做比值。
DC＝t(1)/T
DC指占空比，t(1)指高电平的持续时间，T指信号周期(计算方法如前述)。
7)单位时间内的脉冲个数。给定时间范围，计算上升沿个数(或下降沿个数)。
8)两个正脉冲的时间间隔。指稳定状态为0的两个脉冲的时间间隔。
选取上升沿(或下降沿)计算，需判别该脉冲为完成脉冲(即经历0-R-1-F-0的全过程)。选定两个连续的正脉冲，分别找到两个正脉冲的中位点，根据两个中位点坐标的时间差，计算时间间隔。
T＝t2(mid)-t1(mid)
其中，t(mid)指中位点的时间坐标。
9)两个负脉冲的时间间隔。指稳定状态为1的两个脉冲的时间间隔。
选取上升沿(或下降沿)计算，需判别该脉冲为完成脉冲(即经历1-F-0-R-1的全过程)。选定两个连续的负脉冲，分别找到两个负脉冲的中位点，根据两个中位点坐标的时间差，计算时间间隔。
T＝t2(mid)-t1(mid)
其中，t(mid)指中位点的时间坐标。
10)两个正跳变的时间间隔。指从0状态跳变为1状态的两个跳变之间的时间间隔。
选取上升沿计算，需判别该脉冲为完成正跳变(即经历0-1的全过程)。选定两个连续的正跳变，分别找到两个正跳变的中位点，根据两个中位点坐标的时间差，计算时间间隔。
T＝t2(mid)-t1(mid)
其中，t(mid)指中位点的时间坐标
11)两个负跳变的时间间隔。指从1状态跳变为0状态的两个跳变之间的时间间隔。
选取上升沿计算，需判别该脉冲为完成负跳变(即经历1-0的全过程)。选定两个连续的负跳变，分别找到两个负跳变的中位点，根据两个中位点坐标的时间差，计算时间间隔。
T＝t2(mid)-t1(mid)
其中，t(mid)指中位点的时间坐标
12)一个脉冲触发后的脉冲个数(设激励信号)。需输入激励信号名称和截至时间范围，判断激励信号完整后，按照“单位时间内的脉冲个数”进行计算。
X＝Num/T
Num指在时间T内的脉冲个数。
(2)模拟化的数字信号需要输入高低电平阀值，作为转化数字信号的标准。模拟信号的电压值高于高电平的部分即为高电平“1”，模拟信号的电压值低于低电平的部分即为低电平“0”，从高电平到低电平变化的部分即为下降沿“F”，从低电平到高电平变化的部分即为上升沿“R”。在此基础上进行判据设置，其判定指标及算法如下：
1)上超调量。上超调量指脉冲最大值与稳态最大值的偏差值。
具体算法为：经过比较找出信号的最大值Umax，根据系统求出的稳态最大值Um。则信号的上超调量为：
2)下超调量。下超调量指脉冲最小值与稳态最小值的偏差值。
具体算法为：经过比较找出信号的最小值Umin，根据系统求出的稳态最小值Un。则信号的下超调量为：
3)脉冲幅值
脉冲幅值定义为高电平与低电平的电压差，见图4。
公式：Amp＝U(H)-U(L)；U(H)指高电平电位，U(L)指低电平电位。
4)压摆率。压摆率是指单位时间(一般用微秒)器件输出电压值的可改变的范围，见图5。
具体算法是：从指定时刻起按时间顺序逐一比较输出值是否小于低电平门限值，当输出值小于低电平门限值后，在其后的输出值第一次大于或等于低电平门限值时记录该时刻的输出值U1及时间t1，当输出值大于或等于高电平的门限值时记录该时刻的输出值U2及时间t2。则压摆率的计算公式为：
SR＝(U2-U1)/(t2-t1)
5)延迟时间。与数字信号算法一致。
6)稳定时间。
从指定时刻开始，记录信号值大于或等于高电平的门限值的时刻t1，接着记录信号值小于或等于高电平的门限值的时刻t2。则信号的稳定时间是：
T＝t2-t1
步骤五结果分析：根据判定结果，检查所选择的信号点是否发生故障，如果发生说明在此故障模式下该信号点的参数不满足设计要求，是设计的薄弱环节，需要增强电路系统的可靠性；反之，说明该故障模式对该信号点影响不明显，可靠性达到设计要求。通过对判定结果进行分析，能够帮助完成测试性预计，FMEA等工作，体现了故障判定的重要意义。
实施案例：
以数模混合电路为例，说明电路故障判定方法。该电路的原理图如图6所示，由反向器，施密特触发器，电阻，电容以及JK触发器构成的振荡电路，其输入信号是一个下跳变的数字脉冲，输出是周期的数字信号。案例实施流程步骤为上述三个步骤。针对本案例，选用的故障模式为电容C1的开路。步骤一选取节点I(R1)，OUT和V(C1：2)，判据指标分别选取最大值，占空比和脉冲幅值，信号的正常波形如图7所示，判据树如图8所示。
其中，I(R1)为周期型模拟信号；V(C1：2)为模拟化的数字信号，可以发现其波形形状大致为方波，但描述方式是属于连续的模拟信号电压值；OUT为数字信号，在复位信号RESET发生后，OUT波形为周期型的方波信号。
步骤二：判据设置如下表1所示，对于模拟化的数字信号还需要另外设置高低电平，作为高低电压的门限值。
步骤三：进行判据校核，在正常电路中判定指标值都复合判据要求。
步骤四：对故障仿真结果进行判定。得到的判定结果依次为正常，故障，故障，正常，按照判据树的逻辑得出该电路判定结果为故障。
步骤五：结果分析。在当前判据的要求下，信号OUT的占空比不在区间[0.45，0.65]内，信号I(R1)的最小值不在[-0.006，-0.0035]内，都是薄弱环节。
表1参数判据
| 起始时间 | 终止时间 | 最小值 | 最大值 | 判定结果 | |
| I(R1)-最大值 | 0us | 8us | 0.004A | 0.006A | 正常 |
| I(R1)-最小值 | 0us | 8us | -0.006A | -0.0035A | 故障 |
| OUT-占空比 | 0us | 10us | 0.45 | 0.65 | 故障 |
| V(C1：2)-脉冲幅值 | 0us | 5us | 3V | 4V | 正常 |
| 高电平：3v | 低电平：0.4V |
Claims (5)
1.一种基于PSPICE的电路故障判定方法，假定通过PSPICE仿真已获得正常电路仿真结果和故障电路仿真结果，其特征在于：该方法步骤如下：
步骤一构建判据树：判据树是一种对判据进行量化，描述判据逻辑关系的树形结构，构建判据树包括三个部分：
1.选取信号：选定当前电路中的信号点作为判定信号，所选取的判定信号为复数个；在PSPICE中对于模拟信号提供电压值、电流值和功率值，对于数字信号提供高低电位作为仿真数值；由于数模混合电路中数字信号经过模拟器件之后PSPICE将该信号用模拟信号的形式表示，称之为模拟化的数字信号；
2.确定判定指标：确定所选信号的相应指标，判定指标的个数可以为复数个，通过这些指标值来判断V1故障与否；
3.构建判定逻辑：对于两个或两个以上的判定信号，用“与门”或者“或门”连接起来，搭建起树形结构，并建立“与”、“或”的逻辑关系；对于同一信号下的两个或多个判定指标同样利用与或门建立判定逻辑关系，判定结果为“故障”则等同于逻辑“1”，判定结果为“正常”则等同于逻辑“0”；
步骤二判据设置：判据分为三种，分别是电路级判据，信号级判据和参数级判据：
1)电路级判据：由不同信号级判据构成，作为整个电路故障与否的判定条件；
2)信号级判据：电路板上的某个信号点是否故障，由参数级判据构成；
3)参数级判据：是指对某个信号点的某个判定指标在规定的起止时间内其参数值是否落在指定数值区间内；
利用判据树来描述三级判据之间的逻辑关系，由电路级判据作为电路系统功能状态的最终判断依据；判据设置的过程就是填充判据树的过程，将判据树中的叶子节点量化，即完善参数级判据；具体内容为对其判定指标给定起始时间，终止时间，指标的最小值，最大值；步骤三判据校核：当判据设置好之后，先进行校核，校核是用该判据去判定正常电路仿真的结果文件，如果判定结果为故障，说明判据设置不合适，再返回步骤二，调整判据；否则保存判据，对故障电路进行判定；
步骤四故障判定：故障判定是电路注入故障后，判断故障对系统功能状态影响的过程；先依据故障判据的设置对注入故障后的电路求取相关指标值，再根据判定树的逻辑关系，给出判定结果；故障判定的关键是求得参数级判据中判定指标的值和确定判定树逻辑关系；
检验判定指标的值是否落在参数级判据判定阈值区间内，给出参数级判据的判定结果，即故障或正常；将所有参数级判据的判定结果，代入判据树中进行逻辑推理，最后得出电路级判据判定结果；
步骤五结果分析：将判定结果反馈给设计人员，帮助其发现产品设计中的不足，可靠性设计的薄弱环节，完善电路系统的可靠性设计。
2.根据权利要求1所述的一种基于PSPICE的电路故障判定方法，其特征在于：在步骤1中所述的判定信号来自于PSPICE后台的仿真文件中的信号列表，每种信号都有多种判定指标可以判定，而信号的选取与指标的确定都是相联系的，在数模混合电路中，当数字器件和模拟器件相连接时，PSPICE采用模拟方式表示信号电压，即引入了模拟化的数字信号，通过设置高低电平将信号的模拟表示方式转化为数字信号表示方式。
3.根据权利要求1所述的一种基于PSPICE的电路故障判定方法，其特征在于：在步骤2中所述的三级判据层次关系都在判据树中体现出来，重点是将参数级判据的内容进行量化，根据当前电路的仿真设置，填写起止时间内，该判据指标可接受的取值范围。
其中，在步骤3中所述的判据校核是帮助提高判定准确性的方法，对于大多数判定指标都适用。
4.根据权利要求1所述的一种基于PSPICE的电路故障判定方法，其特征在于：在步骤4中所述的求取相关判定指标值要通过预定的算法来实现，是判定的关键技术，不同类型的信号求取判定指标的算法都不相同，在处理时判据中的阈值区间是闭区间的。
5.根据权利要求1所述的一种基于PSPICE的电路故障判定方法，其特征在于：在步骤5中所述的判定结果是经过判据树处理之后的结果，帮助设计人员检查设计中的薄弱环节，论证电路的可靠性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110063506 CN102142051B (zh) | 2011-03-16 | 2011-03-16 | 基于pspice的电路故障判定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110063506 CN102142051B (zh) | 2011-03-16 | 2011-03-16 | 基于pspice的电路故障判定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102142051A true CN102142051A (zh) | 2011-08-03 |
| CN102142051B CN102142051B (zh) | 2013-02-20 |
Family
ID=44409556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110063506 Expired - Fee Related CN102142051B (zh) | 2011-03-16 | 2011-03-16 | 基于pspice的电路故障判定方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102142051B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103268273A (zh) * | 2013-05-24 | 2013-08-28 | 北京航空航天大学 | 一种功能解析和机理分析的故障判据确定方法 |
| CN103698734A (zh) * | 2013-10-25 | 2014-04-02 | 广西电网公司电力科学研究院 | 智能电表基于仿真的虚拟故障测试方法 |
| CN104820747A (zh) * | 2015-05-06 | 2015-08-05 | 北京航空航天大学 | 一种基于仿真的dc-dc开关电源故障预测方法 |
-
2011
- 2011-03-16 CN CN 201110063506 patent/CN102142051B/zh not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| 《微电子学与计算机》 20040630 吴约、孙宇锋 基于PSPICE9的数字电路元器件故障模型研究 全文 1-4 第21卷, 第6期 * |
| 《微电子学与计算机》 20070130 赵广燕、孙宇锋、康锐、吴跃 电路故障仿真中的故障建模、注入及判定方法研究 全文 1-4 第24卷, 第1期 * |
| 《海军航空工程学院学报》 20090130 章美霞、孙宇锋、赵广燕、乔志国 基于PSPICE的典型电路故障判定算法研究 全文 1-4 第24卷, 第1期 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103268273A (zh) * | 2013-05-24 | 2013-08-28 | 北京航空航天大学 | 一种功能解析和机理分析的故障判据确定方法 |
| CN103268273B (zh) * | 2013-05-24 | 2015-05-06 | 北京航空航天大学 | 一种功能解析和机理分析的故障判据确定方法 |
| CN103698734A (zh) * | 2013-10-25 | 2014-04-02 | 广西电网公司电力科学研究院 | 智能电表基于仿真的虚拟故障测试方法 |
| CN104820747A (zh) * | 2015-05-06 | 2015-08-05 | 北京航空航天大学 | 一种基于仿真的dc-dc开关电源故障预测方法 |
| CN104820747B (zh) * | 2015-05-06 | 2017-12-01 | 北京航空航天大学 | 一种基于仿真的dc‑dc开关电源故障预测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102142051B (zh) | 2013-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Maler et al. | Monitoring properties of analog and mixed-signal circuits | |
| US7324363B2 (en) | SPICE optimized for arrays | |
| CN109255159B (zh) | 一种基于机器学习的电路路径延时波动预测方法 | |
| US8726211B2 (en) | Generating an equivalent waveform model in static timing analysis | |
| EP2542904A1 (de) | Verbesserungen der rückwärts-analyse zur bestimmung von fehlermaskierungsfaktoren | |
| US4594677A (en) | System for detecting and diagnosing noise caused by simultaneous current switching | |
| CN105243245B (zh) | 一种基于Petri网的电路模块故障机理相关关系的可靠性建模方法 | |
| CN105320805A (zh) | 一种皮卫星多源可靠性信息融合方法 | |
| CN106446506A (zh) | 一种多方法组合的小卫星状态自主智能预测方法 | |
| Song et al. | FBDTester 2.0: Automated test sequence generation for FBD programs with internal memory states | |
| CN102142051B (zh) | 基于pspice的电路故障判定方法 | |
| Graf et al. | Simulation of hybrid circuits in constraint logic programming | |
| Magerl et al. | Building interchangeable black-box models of integrated circuits for EMC simulations | |
| Danilin et al. | Algorithm for determining optimum operation tolerances of memristor-based artificial neural networks | |
| CN117350208A (zh) | 时序逻辑元件性能检查方法及设备 | |
| CN105808839B (zh) | 一种电路路径的测试覆盖率分析方法 | |
| CN114021355A (zh) | 串扰延时预测方法、装置、终端设备和可读存储介质 | |
| Zhipeng et al. | A method of test case generation based on VRM model | |
| CN105760653A (zh) | 一种基于随机时间Petri网的系统安全性分析方法 | |
| CN112926227A (zh) | 基于子部件可靠度函数的系统可靠性评估方法和系统 | |
| Magnhagen | Practical experiences from signal probability simulation of digital designs | |
| Kabir et al. | Advances of neural network modeling methods for RF/microwave applications | |
| US11361124B1 (en) | Generating a power profile by node sampling an IP block | |
| CN117350222B (zh) | 一种基于仿真的单粒子软错误分析方法和装置 | |
| Felder et al. | A temporal logic approach to implementation and refinement in timed Petri nets |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210607 Address after: 215000 No.1-3, hangqiao Road, hejiajiao village, Wangting Town, Xiangcheng District, Suzhou City, Jiangsu Province Patentee after: Suzhou Tianhang Changying Technology Development Co.,Ltd. Address before: School of reliability and systems engineering, 37 Xueyuan Road, Haidian District, Beijing 100191 Patentee before: BEIHANG University |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130220 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |