CN102141943A - 闪存装置及其数据保护方法 - Google Patents

闪存装置及其数据保护方法 Download PDF

Info

Publication number
CN102141943A
CN102141943A CN2010101057600A CN201010105760A CN102141943A CN 102141943 A CN102141943 A CN 102141943A CN 2010101057600 A CN2010101057600 A CN 2010101057600A CN 201010105760 A CN201010105760 A CN 201010105760A CN 102141943 A CN102141943 A CN 102141943A
Authority
CN
China
Prior art keywords
data
flash memory
memory device
threshold value
protection action
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101057600A
Other languages
English (en)
Inventor
蔡松峰
杨文宗
徐正煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Technology Corp
Original Assignee
Lite On IT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On IT Corp filed Critical Lite On IT Corp
Priority to CN2010101057600A priority Critical patent/CN102141943A/zh
Priority to US12/976,407 priority patent/US8351288B2/en
Publication of CN102141943A publication Critical patent/CN102141943A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提出一种闪存装置及其数据保护方法。该闪存装置,其包含:一存储模块,用以存储数据;一控制单元,电连接于该存储模块,用以读写在该存储模块内的数据;以及一感测单元,电连接于该控制单元,用以将一温度感测结果传送至该控制单元,且该控制单元根据该温度感测结果来决定是否启动一数据保护动作。

Description

闪存装置及其数据保护方法
技术领域
本发明涉及一种闪存装置及其数据保护方法,特别是涉及一种根据温度感测结果而进行数据保护的闪存装置及其数据保护方法。
背景技术
闪速存储器是利用将电子注入或拉出悬浮栅极(floating gate)以进行数据存储的非易失性(non-volatile)半导体存储元件,浮动栅极的作法是在编程闪速存储器的存储单元(flash cell)时,将控制栅极(Control Gate)连接至高电压,并将漏极(drain)连接至低电压间,通过此压差而使浮动栅极产生并保持一电压Vt。当将上述的高电压及低电压移除时,由于浮动栅极被绝缘层所包裹,因此电子可以保存在浮动栅极中,达到保存电荷(数据)的目的。
闪速存储器因为具有耐震、容易控制、无噪音与低耗电等特性,近年来,闪存装置(flash memory storage device)的应用日益普及。除了被用来作为随身使用的数据存储媒介如:大姆哥(thumb drive)、小型闪存装置(compact flash,简称CF卡)、安全数字存储装置(secure digital,简称SD卡)、多媒体卡存储装置(multi media card,简称MMC卡)等用途外,随着技术的进步,闪速存储器还被应用在个人计算机中,并企图取代传统硬盘的地位,而被开发成为用以存储大量数据的固态硬盘(Solid State Drive,简称SSD)。
依照不同的电路组合,闪速存储器可被分成不同种类,如:与非门闪速存储器(Nand-Flash memory)、或非门闪速存储器(Nor-flash memory)等。由于与非门闪速存储器的抹写时间较快,且具有较高的存储密度及可擦除次数高出或非门闪速存储器十倍等特性,因此就数据存储应用而言,皆以与非门闪速存储器为主。一般来说,闪存装置是由与非门闪速存储器(Nand-Flash memory)与控制芯片所组成,市面上的与非门闪速存储器在工艺技术上可被区分成单层式存储单元闪速存储器(Signal Level CellNand-Flash,简称为SLC型闪速存储器)以及多层式存储单元闪速存储器(Multi Level Cell Nand-Flash,简称为MLC型闪速存储器)两种类型。
简单来说,SLC型闪速存储器内的浮动栅极只能存储一位的数据,而MLC型闪速存储器的浮动栅极则能存储两位(或两位以上)的数据,因此后者的单位存储容量较大,但MLC型闪速存储器具有写入数据的错误率较高,使用寿命较短、区块擦除时间及页写入时间较长等缺失。尽管MLC型闪速存储器的功能不如SLC型闪速存储器,但MLC型闪速存储器具有单价较低与较高数据密度(high density)的优点,因此就大量数据的存储应用而言,特别是固态硬盘的情况,通常仍会选用MLC型闪速存储器。
一般在读写闪速存储器时,为了避免数据的错误存取,会在存取闪速存储器的过程顺带进行相关的数据管理控制,例如:进行故障区块管理(BadBlock Management,简称为BBM),目的是检测并标示闪速存储器内的问题区块,避免将数据写入问题区块内;利用平均抹写存储区块技术(wear-leveling)来维持闪速存储器内的存储区块被平均写入的次数,藉以降低特定区块被反复存取而减损其使用寿命;利用错误校正码(errorcorrecting codes,简称ECC)对读写的数据进行错误检测与修正;此外,闪存装置内还可能提供相关的控制机制,用来消除电力不稳定所造成的数据毁损或提升读写速度等。
错误校正码的功能包含了位错误调校(Bit Error Correction)与位错误检测(Bits Error Detection)两种类型,而根据系统的应用不同,目前习用技术可能使用汉明码(Hamming Code)、瑞德所罗门码(Reed SolomomCode)、或是其它类型的错误校正码。
无论所选用的错误校正码为哪一种类型,错误校正码的功能仍有其极限,即,一旦闪速存储器内的错误数据过多时,错误校正码仍然无法将错误的数据加以复原,而这将使得闪存装置所读取到的数据发生错误。
举例来说,对于一个大小为4k bytes的页(page)来说,在使用时可能是通过两个大小为2k bytes的配置单元(allocation unit)来存取,另外,一页的数据将搭配长度为64bytes的错误校正码来辅助使用,这样长度的错误校正码配置可以让在同一页内的数据内容的错误位数在32位以内时,找出错误的内容并加以修正。
换句话说,错误校正码的功能达到极限而无法对闪速存储器内所存储的错误数据内容加以调校时的情况,即于前述例子中,若是错误的位数超过32位时,错误校正码便无法找出错误的内容并加以修正,其将导致数据毁损的情况,而这种现象对于数据存储装置而言是相当致命的。由于错误校正码的功能有限,如何确保闪速存储器的数据存放是正确的也相当令人关切,特别是对于最常被用来存储大量数据的MLC型闪速存储器来说,由于本身在写入数据时的错误率较高而成为主要改善的标的。
再者,由于闪速存储器采用浮动栅极的方式存储数据,其在高温的情况下,存储在浮动栅极的电荷很容易流失,而在低温的情况下,电子将不易注入或拉出悬浮栅极(floating gate),上述的情况皆会造成所存储的数据发生错误,而这种现象在工艺越趋精密的情况将更为明显,为了避免存储在闪速存储器内的数据产生过多的错误,而错误校正码又无法加以调校的情形,本发明便以此作为改进的目标。
发明内容
本发明提出一种闪存装置,其包含:一存储模块,用以存储数据;一控制单元,电连接于该存储模块,用以读写在该存储模块内的数据;以及一感测单元,电连接于该控制单元,用以将一温度感测结果传送至该控制单元,且该控制单元根据该温度感测结果来决定是否启动一数据保护动作。
再者,本发明还提出一种闪存装置,其包含:一存储模块,用以存储数据;以及一控制单元,电连接于该存储模块,其中,当该闪存装置处于待机模式时,该控制单元读取该存储模块内的一来源区段所存储的一区段数据并进行一错误检查,且若该错误检查的结果符合一预设条件时,则对该区段数据进行错误校正,并将错误校正后的该区段数据存储于该存储模块内的一目标区段。
再者,本发明提出一种闪存装置的数据保护方法,该方法包含以下步骤:取得一温度感测结果;以及比较该温度感测结果是否超出一温度阈值,若是,则启动一数据保护动作。
再者,本发明提出另一种闪存装置的数据保护方法,该方法包含以下步骤:当该闪存装置处于待机模式时,读取一来源区段内的一区段数据并进行一错误检查;以及若该错误检查的结果符合一预设条件时,则对该区段数据进行一错误校正,并将错误校正后的该区段数据另存储于一目标区段内。
附图说明
本发明得藉由下列图式及说明,俾得更深入之了解:
图1,其是本发明所使用的闪存装置示意图。
图2,其是本发明所提出的闪存装置的数据保护流程图。
附图符号说明
本发明附图中所包含的各组件列示如下:
10 闪存装置
101 控制单元
103 感测单元
105 闪速存储器模块
107 内部总线
20 外部总线
12 主机
S21~S27 步骤
具体实施方式
请参见图1,其为本发明所使用的闪存装置示意图。闪存装置10中包括控制单元101、感测单元103与闪速存储器模块105,其中闪速存储器模块105根据数据读取、写入与擦除的方式而被进一步划分成很多的区块(block),其中每个区块又可被细分为多页(pages),这些区块与页则被用来作为擦除数据与数据读取、写入时的单位。通过主机总线20,主机(host)12可对闪存装置10内的数据进行存取。
基于闪速存储器的先天限制,存储器内的同一区块可被用来重复擦除及写入的次数是有限的,因此控制单元101对个别闪速存储器内的区块使用情形,都必须加以掌握,藉以避免数据错误过多而毁损的情况发生,而这正是控制单元101必须提供兼顾闪速存储器模块105的故障区块管理功能、平均抹写存储区块技术与错误校正码的缘故。而本发明提出以错误校正为核心作法,对闪速存储器模块105内的数据存取进行管理,藉以确保存储在闪速存储器模块105的数据受到完善的保护。
一般说来,主机12在对闪存装置10使用错误校正码的时机有二,分别为在主机12将数据写入闪存装置10时,对数据进行运算并产生错误校正码,再通过控制单元101发出写入指令将写入数据、错误校正码通过内部总线107写入闪速存储器模块105内;以及当主机12读取闪速存储器模块105内的数据时,令控制单元101发出读取指令至闪速存储器模块105,而使闪速存储器模块105同时输出读取数据以及错误校正码,经由内部总线107传送至控制单元101;接着根据错误校正码来检测读取数据是否有错误。
在判定读取数据无误时,控制单元101便通过主机总线20将读取数据传送至主机12;反之,在判定读取数据有误时,控制单元101便通过错误校正码的算法来更正所读取的数据,并将更正后的数据通过主机总线11传送至主机12。
除了在主机12读取闪速存储器模块105内的数据时,才利用所纪录的错误校正码来对存储于闪速存储器模块105的数据进行校正功能外。本发明提出在该主机未与该控制单元联系时,进行一数据保护动作,即主机12未对闪存装置10进行存取时,利用控制单元101自行读取存储于闪速存储器模块105的一来源区段内的区段数据,并利用错误校正码来对区段数据进行错误检查,并根据错误检查结果来决定是否对该区段数据进行错误校正及存储。其中,若错误检查的结果符合预设条件时,则对区段数据进行错误校正,并将经过错误校正后的区段数据另存储于闪速存储器模块105内的目标区段;若错误检查结果尚未到达预设条件时,代表区段数据内的错误位数目尚可接受,则不需对此区段数据的内容进行错误校正,亦不需另外存储。
此处的预设条件可以根据错误校正码的能力来定义,延续前述现有技术的例子,若是错误校正码可支持的能力是可检测出32位的错误位数并进行校正,则此处的阈值便可以定义为8位或其它小于等于32位的位数值。设定错误位数作为阈值的目的在于藉此当作检查错误的防护机制,亦即,在错误位数达到错误校正码的算法所能负担的极限前,将已经有错的区段数据加以修正并存储至另一个区段。
换句话说,根据本发明提出的数据保护动作,其通过控制单元101自行读出区段数据并确认错误位数,并在发现错误位数达到预设的错误位阈值时,便利用错误校正码的算法来将来源区段内的区段数据进行错误校正,并将经过错误校正后的区段数据另外存储在新的目标区段内。当然,若是错误的数据位数尚未达预设的错误位阈值,则控制单元101不需特别将读出的区段数据另外进行错误校正及存储。
需注意的是,此处的错误位阈值可以根据系统需要而定义,例如在具有较大容量的闪存装置10中,便可以将预设阈值的错误位数定义为较低的位数;或是针对同一个闪存装置10,根据所存储的数据量不同而动态改变阈值的位数定义等。
除了通过控制单元自行启动上述利用错误校正来进行的数据保护动作外,本发明还提出一通过温度的感测结果来启动数据保护动作的方法,且除了利用错误校正的数据保护动作外,本发明亦提出其它的数据保护动作。
相较于常温的情形,由于闪速存储器在高温时,电荷流失的情形较为严重,而在低温时电子不易注入或拉出悬浮栅极(floating gate),其数据的存储也较容易发生错误,为了避免这样的情形,本发明提出利用电连接于控制单元101的感测单元103来将温度感测结果传送给控制单元101,并根据温度感测结果是否超出一预设温度阈值来决定是否启动数据保护动作。其中,温度阈值可为一温度上限阈值或一温度下限阈值。若温度感测结果超出预设温度阈值,即温度感测结果高于预设温度上限阈值或低于预设温度下限阈值,则启动数据保护动作;若温度感测结果未超出预设温度阈值,则进行一般的闪存装置的控制动作。
下面将以数据保护动作为错误校正的作法为实施例进一步作说明。当控制单元101因应主机12的控制而将区段数据写入闪速存储器模块105内的一存储器来源区段时,若温度感测结果高于温度上限阈值或低于温度下限阈值,则控制单元101会启动数据保护动作,将写入于来源区段的区段数据进一步读取出来并进行错误检查,且若错误检查的结果符合预设条件,即错误位阈值时,则对区段数据进行错误校正,并将错误校正后的区段数据另存储于闪速存储器模块105内的一目标区段。
同样的,为了避免在高温或低温时,原本被存储在闪速存储器内的数据产生错误,因此本发明还进一步提出控制单元101根据温度感测结果来启动并进行不同的数据保护动作。
请参见图2,其为本发明所提供的闪存装置的数据保护流程图。首先,先取得温度感测结果(步骤S21);在取得温度感测结果后,接着对温度感测结果进行比对,看其是否超出预设温度阈值,如高于温度上限阈值或低于温度下限阈值(步骤S23);根据比对的结果,若尚未超出预设温度阈值,则进行一般的闪存装置的控制动作(步骤S27);另一方面,若已经超出预设温度阈值的情形,则启动相关的数据保护动作(步骤S25)。
关于步骤S25所进行的数据保护动作可以利用不同的方式来进行,例如:
在本发明提出另一种数据保护动作中,其是用于控制单元201写入数据至闪速存储器的过程中。当控制单元101将数据写入于闪速存储器模块105时,若是感测单元103检测到的温度感测结果高于预设的温度上限阈值或低于预设的温度下限阈值,则提高数据内部总线107上写入的驱动电流。在此实施例中,数据保护动作是通过提高数据内部总线107上写入的驱动电流来达成。
而本发明所提出的另一种数据保护动作则是在当控制单元101写入数据至闪速存储器模块105时,若是感测单元103检测到的温度感测结果高于预设的温度上限阈值或低于预设的温度下限阈值,则延长将数据写入闪速存储器模块105的期间,用以确保将数据写入至闪速存储器模块105的过程是正确无误的。在此实施例中,数据保护动作是通过延长将数据写入闪速存储器模块105的期间来实现。
除了在主机12与闪存装置10的沟通过程中,根据温度感测结果来启动错误校正、变动驱动电流或延长写入期间的数据保护动作外,本发明还提出的一种利用待机模式时,即主机12并不需要对闪存装置10进行存取的期间,搭配温度感测及错误位阈值,通过控制单元101对闪速存储器模块105的内部控制方式来改善数据可能发生错误的问题。
首先,定义一个温度阈值(如:定义摄氏70度为一温度上限阈值,或定义摄氏5度为一温度下限阈值)与一个错误位阈值(如:30位)。当闪存装置10于待机模式时,即主机12未与控制单元101进行联系时,利用感测单元103来检测闪存装置10的温度,若控制单元101通过感测单元103而得知周围温度已经超出温度阈值,则控制单元101便主动开始相关的数据保护动作,藉以对闪速存储器模块105内的数据区块提供检查与保护。
进一步来说,在主机12未对闪存装置10进行存取,即闪存装置10处于一般的待机情况时,一旦感测单元103检测得到的温度感测结果超出温度阈值时(如:高于温度上限阈值的摄氏70度,或低于温度下限阈值的摄氏5度),则控制单元101便逐一读取闪速存储器模块105内的数据内容,将读取的来源区段所存储的区段数据利用错误校正码来进行错误检查。若错误检查的结果符合预设条件时,即错误位数达到预设的错误位阈值时,则将区段数据的内容进行错误校正后另行存储于存储模块内的另外一个数据区块,即另外由控制单元101存储一份正确无误的区段数据在闪速存储器模块105的一目标区段内。
换句话说,在感测单元103所检测得到的温度感测结果未超出温度阈值时,数据保护动作便不会被启动。至于温度感测结果超出温度阈值时,则会进一步判断区段数据中的错误位数是否达到预设的错误位阈值,若未达到错误位阈值,则不启动错误校正与存储至目标区段的动作,若已达错误位阈值,则对区段数据进行校正,并存储校正后的区段数据于目标区段内。
上述几种作法仅用来说明相关的数据保护动作可以如何进行,其它的数据保护动作亦可能被采用,且在实施上述几种作法时,所设定的温度阈值可以相同或相异,无须受到特别限制。
综上所述,闪速存储器对于温度的反应对于闪速存储器本身在写入数据时的影响相当大,且这些反应还因为工艺的进步而越显敏感,而本发明所提出的几种作法便可以利用感测单元103来反应周围温度,并将温度感测结果回馈予控制单元101,让控制单元101得以依照周围温度的变化进行适当的数据读写控制。
需要说明的是,尽管上述的说明是以MLC型闪速存储器作为较佳实施例来进行说明,但是使用浮动栅极的技术的闪速存储器同样存在前述受到温度的影响而改变写入特性的现象,因此相关的技术同样可被套用到其它类型的闪速存储器所构成的存储装置中。
以上所述仅为本发明的较佳实施例,凡依本发明的权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (14)

1.一种闪存装置,其包含:
一存储模块,用以存储数据;
一控制单元,电连接于该存储模块,用以读写在该存储模块内的数据;以及
一感测单元,电连接于该控制单元,用以将一温度感测结果传送至该控制单元,且该控制单元根据该温度感测结果来决定是否启动一数据保护动作。
2.如权利要求1所述的闪存装置,其中若该温度感测结果高于一温度上限阈值或低于一温度下限阈值时,启动该数据保护动作,其中该数据保护动作包含:该控制单元读取该存储模块内的一来源区段所存储的一区段数据并进行一错误检查,且若该错误检查的结果符合一预设条件时,对该区段数据进行一错误校正,并将错误校正后的该区段数据存储于该存储模块内的一目标区段。
3.如权利要求1所述的闪存装置,其中若该温度感测结果高于一温度上限阈值或低于一温度下限阈值时,启动该数据保护动作,其中该数据保护动作包含:当该控制单元将数据写入于该存储模块时,延长该数据写入于该存储模块的期间。
4.如权利要求1所述的闪存装置,其中若该温度感测结果高于一温度上限阈值或低于一温度下限阈值时,启动该数据保护动作,其中该数据保护动作包含:当该控制单元写入数据于该存储模块时,其数据写入的驱动电流不同于温度在阈值内时的驱动电流。
5.如权利要求1所述的闪存装置,其中若该温度感测结果高于一温度上限阈值或低于一温度下限阈值时时,启动该数据保护动作,其中该数据保护动作包含:当该控制单元将一区段数据写入该存储模块内的一来源区段后,该控制单元进一步将该区段数据读出并进行一错误检查,且若该错误检查的结果符合一预设条件时,则对该区段数据进行错误校正,并将错误校正后的该区段数据存储于该存储模块内的一目标区段。
6.一种闪存装置,其包含:
一存储模块,用以存储数据;以及
一控制单元,电连接于该存储模块,用以读写在该存储模块内的数据;
其中,当该闪存装置处于待机模式时,该控制单元读取该存储模块内的一来源区段所存储的一区段数据并进行一错误检查,且若该错误检查的结果符合一预设条件时,则对该区段数据进行错误校正,并将错误校正后的该区段数据存储于该存储模块内的一目标区段。
7.一种闪存装置的数据保护方法,该方法包含以下步骤:
取得一温度感测结果;以及
比较该温度感测结果是否超出一温度阈值,若是,则启动一数据保护动作。
8.如权利要求7所述的数据保护方法,其中该数据保护动作包括下列步骤:
当该闪存装置处于待机模式时,从一来源区段读出一区段数据;
进行该区段数据的一错误检查;以及
若该错误检查的结果符合一预设条件时,则对该区段数据进行一错误校正,并将错误校正后的该区段数据另存储于一目标区段。
9.如权利要求7所述的数据保护方法,其中该数据保护动作包括下列步骤:当该闪存装置于写入数据的过程时,延长该数据写入的期间。
10.如权利要求7所述的数据保护方法,其中该数据保护动作包括下列步骤:当该闪存装置于写入数据的过程时,其数据写入的驱动电流不同于温度在阈值内时的驱动电流。
11.如权利要求7所述的数据保护方法,其中该数据保护动作包含以下步骤:
当该闪存装置将一区段数据写入一来源区段后,读取该来源区段内的区段数据并进行一错误检查;以及
若该错误检查的结果符合一预设条件时,则对该区段数据进行一错误校正,并将错误校正后的该区段数据另存储于一目标区段。
12.如权利要求7所述的数据保护方法,其中该温度阈值为一温度上限阈值,且超出该温度阈值为高于该温度上限阈值。
13.如权利要求7所述的数据保护方法,其中该温度阈值为一温度下限阈值,且超出该温度阈值为低于该温度下限阈值。
14.一种闪存装置的数据保护方法,该方法包含以下步骤:
当该闪存装置处于待机模式时,读取一来源区段内的一区段数据并进行一错误检查;以及
若该错误检查的结果符合一预设条件时,则对该区段数据进行一错误校正,并将错误校正后的该区段数据另存储于一目标区段内。
CN2010101057600A 2010-01-28 2010-01-28 闪存装置及其数据保护方法 Pending CN102141943A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010101057600A CN102141943A (zh) 2010-01-28 2010-01-28 闪存装置及其数据保护方法
US12/976,407 US8351288B2 (en) 2010-01-28 2010-12-22 Flash storage device and data protection method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101057600A CN102141943A (zh) 2010-01-28 2010-01-28 闪存装置及其数据保护方法

Publications (1)

Publication Number Publication Date
CN102141943A true CN102141943A (zh) 2011-08-03

Family

ID=44309890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101057600A Pending CN102141943A (zh) 2010-01-28 2010-01-28 闪存装置及其数据保护方法

Country Status (2)

Country Link
US (1) US8351288B2 (zh)
CN (1) CN102141943A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105589759A (zh) * 2015-02-08 2016-05-18 北京亚太安讯科技有限责任公司 一种基于片选控制的闪存保护电路
CN106354580A (zh) * 2015-07-17 2017-01-25 西安中兴新软件有限责任公司 一种数据恢复方法及装置
CN108630280A (zh) * 2017-03-16 2018-10-09 宇瞻科技股份有限公司 在非挥发性储存装置上提升数据耐久性的控制方法
CN110007874A (zh) * 2019-04-15 2019-07-12 深圳大学 一种三维闪存的数据写入方法、装置及可读存储介质
CN110765041A (zh) * 2019-10-22 2020-02-07 天津津航计算技术研究所 自适应的Nand Flash读写速度调整系统
CN112035060A (zh) * 2020-08-17 2020-12-04 合肥康芯威存储技术有限公司 一种存储介质的错误检测方法、系统及存储系统
CN114913887A (zh) * 2021-02-08 2022-08-16 旺宏电子股份有限公司 存储器晶粒、存储器及感测存储器晶粒内部温度状态的方法
CN117666972A (zh) * 2024-02-01 2024-03-08 合肥康芯威存储技术有限公司 一种存储装置及其数据处理方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI430094B (zh) * 2011-09-22 2014-03-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與溫度管理方法
US9152568B1 (en) * 2011-12-05 2015-10-06 Seagate Technology Llc Environmental-based device operation
US9128710B2 (en) * 2012-06-05 2015-09-08 Sk Hynix Memory Solutions Inc. Power saving techniques that use a lower bound on bit errors
US8873323B2 (en) * 2012-08-16 2014-10-28 Transcend Information, Inc. Method of executing wear leveling in a flash memory device according to ambient temperature information and related flash memory device
US20140068378A1 (en) * 2012-08-31 2014-03-06 Kabushiki Kaisha Toshiba Semiconductor storage device and memory controller
JP2014098978A (ja) * 2012-11-13 2014-05-29 Sony Corp メモリ制御装置、メモリシステム、情報処理システムおよびメモリ制御方法
US9280419B2 (en) 2013-12-16 2016-03-08 International Business Machines Corporation Dynamic adjustment of data protection schemes in flash storage systems based on temperature, power off duration and flash age
US9330790B2 (en) 2014-04-25 2016-05-03 Seagate Technology Llc Temperature tracking to manage threshold voltages in a memory
US9417961B2 (en) * 2014-11-18 2016-08-16 HGST Netherlands B.V. Resource allocation and deallocation for power management in devices
US9760437B2 (en) 2015-07-01 2017-09-12 International Business Machines Corporation Error correction based on thermal profile of flash memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7330369B2 (en) * 2004-04-06 2008-02-12 Bao Tran NANO-electronic memory array
US7184313B2 (en) * 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
US7733720B2 (en) * 2007-11-16 2010-06-08 International Business Machines Corporation Method and system for determining element voltage selection control values for a storage device
US8634263B2 (en) * 2009-04-30 2014-01-21 Freescale Semiconductor, Inc. Integrated circuit having memory repair information storage and method therefor
KR101585213B1 (ko) * 2009-08-18 2016-01-13 삼성전자주식회사 라이트 레벨링 동작을 수행하기 위한 메모리 장치의 제어 방법, 메모리 장치의 라이트 레벨링 방법, 및 라이트 레벨링 동작을 수행하는 메모리 컨트롤러, 메모리 장치, 및 메모리 시스템
JP5550386B2 (ja) * 2010-03-03 2014-07-16 株式会社東芝 不揮発性半導体記憶装置及びメモリシステム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105589759A (zh) * 2015-02-08 2016-05-18 北京亚太安讯科技有限责任公司 一种基于片选控制的闪存保护电路
CN106354580A (zh) * 2015-07-17 2017-01-25 西安中兴新软件有限责任公司 一种数据恢复方法及装置
CN108630280A (zh) * 2017-03-16 2018-10-09 宇瞻科技股份有限公司 在非挥发性储存装置上提升数据耐久性的控制方法
CN110007874A (zh) * 2019-04-15 2019-07-12 深圳大学 一种三维闪存的数据写入方法、装置及可读存储介质
CN110007874B (zh) * 2019-04-15 2022-07-05 深圳大学 一种三维闪存的数据写入方法、装置及可读存储介质
CN110765041A (zh) * 2019-10-22 2020-02-07 天津津航计算技术研究所 自适应的Nand Flash读写速度调整系统
CN110765041B (zh) * 2019-10-22 2023-06-09 天津津航计算技术研究所 自适应的Nand Flash读写速度调整系统
CN112035060A (zh) * 2020-08-17 2020-12-04 合肥康芯威存储技术有限公司 一种存储介质的错误检测方法、系统及存储系统
CN112035060B (zh) * 2020-08-17 2024-04-26 合肥康芯威存储技术有限公司 一种存储介质的错误检测方法、系统及存储系统
CN114913887A (zh) * 2021-02-08 2022-08-16 旺宏电子股份有限公司 存储器晶粒、存储器及感测存储器晶粒内部温度状态的方法
CN117666972A (zh) * 2024-02-01 2024-03-08 合肥康芯威存储技术有限公司 一种存储装置及其数据处理方法
CN117666972B (zh) * 2024-02-01 2024-05-14 合肥康芯威存储技术有限公司 一种存储装置及其数据处理方法

Also Published As

Publication number Publication date
US8351288B2 (en) 2013-01-08
US20110185224A1 (en) 2011-07-28

Similar Documents

Publication Publication Date Title
CN102141943A (zh) 闪存装置及其数据保护方法
CN108028058B (zh) 数据存储设备、装置和方法
JP4729062B2 (ja) メモリシステム
TWI451435B (zh) 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法
US10102059B2 (en) Data storage device capable of preventing a data retention fail of a nonvolatile memory device and operating method thereof
US8650463B2 (en) Solid state drive and method of controlling an error thereof
US20160124848A1 (en) Memory system and memory management method thereof
US20150113207A1 (en) Operating method of data storage device
US9996139B2 (en) Memory system and management table
US9639463B1 (en) Heuristic aware garbage collection scheme in storage systems
CN111880749B (zh) 数据读取方法、存储器存储装置及存储器控制电路单元
US20160179596A1 (en) Operating method of data storage device
US11327544B2 (en) Memory system and operation method thereof
CN116204126A (zh) 固态硬盘的数据读写方法及装置、固态硬盘、存储介质
TWI797464B (zh) 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元
US11301381B2 (en) Power loss protection in memory sub-systems
US9778862B2 (en) Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus
TWI536392B (zh) 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法
US10769061B2 (en) Memory system with read reclaim during safety period
CN112015331A (zh) 控制器及其操作方法
TWI521538B (zh) 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法
CN114822664A (zh) 基于数据优先级的风险评估方法、存储装置及控制电路
KR101628925B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN112732199A (zh) 数据存取方法、存储器控制电路单元及存储器存储装置
CN112433668A (zh) 预测内部操作是否可执行的存储器系统和数据处理系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: GUANGBAO SCIENCE + TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: JIANXING ELECTRONIC SCIENCE +. TECHNOLOGY CO., LTD.

Effective date: 20140702

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140702

Address after: Taipei City, Taiwan, China

Applicant after: Lite-On Technology Corporation

Address before: Taipei City, Taiwan, China

Applicant before: Jianxing Electronic Science &. Technology Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110803