通信误码测量用快速同步器及其同步方法
技术领域
本发明涉及一种同步器,尤其是通信信道的误码测量中采用的高效同步器,具体地说是一种通信误码测量用快速同步器。
背景技术
目前,在通信信道的误码测量中,采用的都是单同步器设计,为了减小误同步概率和漏同步概率,一般要检测1000个比特以上才能判决是否同步,如果初始本地码本有误比特,同步失败后,则通过再次获取初始本地码本,重新检测1000个比特判决是否同步,在信道误码率较高的情况下,可能要多次同步检测判决才能成功同步。这样会造成同步时间延长,如果在数据速率很低的情况下,同步时间会很长,例如:数据速率为200bps时,3次同步检测需要15秒,这是效率很低、让人难于忍受的,所以同步器必须缩短同步时间以适应低速高误码率信道的测量。另外,在突发信道的测量中,同步器的同步时间将显得极为重要,由于突发信道一次传送的数据比较少,有的突发信道一次只传输几千个比特,而现有的误码测量同步时间长,难于满足突发信道误码性能的测试,所以采用快速同步测量误码,不仅可以适用一般通信信道的测量,也适用突发信道的测量。
发明内容
本发明的目的是针对目前在通信信道的误码测量中,采用单同步器进行同步,所存在的在信道误码率较高的情况下,需要多次同步检测判决才能成功,造成同步时间延长,难于满足突发信道误码性能测试要求的问题,提出一种高效、可靠的通信误码测量用快速同步器及其同步方法。
本发明的技术方案是:
一种通信误码测量用快速同步器,它包括N个单同步器、N-1个缓冲器和一个优先选择器,N≥2,且N为正整数;所述的第一单同步器和第一缓冲器均位于通信信道的同一收码端收取初始本地码本;第一缓冲器的信号输出端与第二单同步器、第二缓冲器的收码端相连;第二缓冲器的信号输出端与第三单同步器、第三缓冲器的收码端相连;以此类推,第N-2缓冲器的信号输出端与第N-1单同步器、第N-1缓冲器的收码端相连;第N-1缓冲器的信号输出端与第N单同步器的收码端相连;N个单同步器的信号输出端均与优先选择器的对应同步信号输入端相连,优先选择器的信号输出端作为通信误码测量用快速同步器的同步信号输出进行同步指示。
本发明还包括时钟模块,时钟模块为各缓冲器提供工作时钟。
本发明的单同步器为三个,缓冲器为两个。
本发明的缓冲器为32比特移位寄存器。
一种通信误码测量用快速同步方法,采用通信误码测量用快速同步器,它包括以下步骤:
(a)、在通信信道的一收码端同时设置第一单同步器和第一缓冲器进行收码,第一单同步器对收取的初始本地码本进行同步,输出第一路同步指示结果至优先选择器;
(b)、第一缓冲器收码后进行缓冲,将一次缓冲后的码本同时发送至第二单同步器和第二缓冲器,第二单同步器对收码信号进行同步,输出第二路同步指示结果至优先选择器;
(c)、以此类推第N-2缓冲器收码后进行缓冲,将N-2次缓冲后的码本同时发送至第N-1单同步器和第N-1缓冲器,第N-1单同步器对收码信号进行同步,输出第N-1路同步指示结果至优先选择器;
(d)、第N-1缓冲器收码后进行缓冲,将N-1次缓冲后的码本同时发送至第N单同步器和第N缓冲器,第N单同步器对收码信号进行同步,输出第N路同步指示结果至优先选择器;
(e)、优先选择器选择最先收到的同步指示成功结果,进行同步指示,同时锁定相应的最先同步的同步器,实现通信误码测量中的同步。
本发明的步骤(e)中,锁定相应的最先同步的同步器后,以该同步器的误码计数为测量数据,屏蔽其它同步器。
本发明的有益效果:
本发明的通信误码测量用快速同步器及其同步方法,可大大提高一次同步成功的概率,缩短同步时间。采用快速同步器设计的误码测试仪,可扩大应用范围,解决特殊信道的误码测量问题。
对于单同步器,当测试码本为21级PN码,信道误码率为Pe=1×10-2时,同步成功的条件是,本地初始码本的21个比特没有一个误码,一次同步成功概率为P1=(1-1×10-2)21 =0.81;
多个同步器并行工作时,以三个同步器为例:当测试码本为21级PN码,信道误码率为Pe=1×10-2时,一次同步成功概率为P1=1-(1-0.81)3=0.993。大大提高一次同步成功的概率。
附图说明
图1是本发明的结构示意图。
图2是本发明的电原理图之一。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图1所示,一种通信误码测量用快速同步器,它包括N个单同步器(型号可为FRS-SDISDI)、N-1个缓冲器(型号可为SN74SSTUB32864)和一个优先选择器(型号可为TI/SN74HCT574N),N≥2,且N为正整数;所述的第一单同步器和第一缓冲器均位于通信信道的同一收码端收取初始本地码本;第一缓冲器的信号输出端与第二单同步器、第二缓冲器的收码端相连;第二缓冲器的信号输出端与第三单同步器、第三缓冲器的收码端相连;以此类推,第N-2缓冲器的信号输出端与第N-1单同步器、第N-1缓冲器的收码端相连;第N-1缓冲器的信号输出端与第N单同步器的收码端相连;N个单同步器的信号输出端均与优先选择器的对应同步信号输入端相连,优先选择器的信号输出端作为通信误码测量用快速同步器的同步信号输出进行同步指示。
本发明还包括时钟模块,时钟模块为各单同步器和各缓冲器提供工作时钟。
一种通信误码测量用快速同步方法,采用通信误码测量用快速同步器,它包括以下步骤:
(a)、在通信信道的一收码端同时设置第一单同步器和第一缓冲器进行收码,第一单同步器对收取的初始本地码本进行同步,输出第一路同步指示结果至优先选择器;
(b)、第一缓冲器收码后进行缓冲,将一次缓冲后的码本同时发送至第二单同步器和第二缓冲器,第二单同步器对收码信号进行同步,输出第二路同步指示结果至优先选择器;
(c)、以此类推第N-2缓冲器收码后进行缓冲,将N-2次缓冲后的码本同时发送至第N-1单同步器和第N-1缓冲器,第N-1单同步器对收码信号进行同步,输出第N-1路同步指示结果至优先选择器;
(d)、第N-1缓冲器收码后进行缓冲,将N-1次缓冲后的码本同时发送至第N单同步器和第N缓冲器,第N单同步器对收码信号进行同步,输出第N路同步指示结果至优先选择器;
(e)、优先选择器选择最先收到的同步指示成功结果,进行同步指示,同时锁定相应的最先同步的同步器,实现通信误码测量中的同步。
本发明的步骤(e)中,锁定相应的最先同步的同步器后,以该同步器的误码计数为测量数据,屏蔽其它同步器。
一种快速同步器由多个单同步器分段获取本地初始码本,并行工作。下面以三个单同步器组成的快速同步器为例,详细说明快速同步器的设计和工作原理。如图2所示,是用FPGA设计的快速同步器电路原理图之一。
电路图由三个单同步器、收数据缓冲器和优先选择器组成。D1和D2是32比特缓冲器,D3、D4和D5是三个单同步器,D6-D11组成优先选择器。
三个单同步器,哪个同步器先同步成功,则该同步器的的同步指示信号最先由“0”变“1”;通过非门和与门将锁定其它两个单同步器,如实际需要更多单同步器,其设计也是一样的。
第一缓冲器D1和第二缓冲器D2都设计为32比特移位寄存器,这样可适应周期长度小于231-1的PN序列。三个同步器的本地初始码本取自收码的不同位置,在误码测量时,只要有一个单同步器先同步成功,优先选择器锁定最先同步的同步器,以该同步器的误码计数为测量数据,并屏蔽其它同步器。
其中,任一单同步器均主要由输入控制器、本地码产生器、误码检测器、同步判决器和全0码检测器五个部分组成。输入控制器控制本地码产生器初始码本的获取,在测试起始,输入控制器把收码输入本地码缓冲器作为初始码本,然后关闭输入通道;本地码产生器在获取初始码本后,按特征多项式循环产生本地码序列,误码检测器的功能,就是对本地码序列和收码序列进行逐个比特比较,有几个比特不同则产生几个误码脉冲。同步判决器对误码脉冲进行计数,判断1000个比特内有多少个误比特,超过门限(100个)则判决同步失败。否则判决同步成功,并输出同步指示信号和误码脉冲信号。
本发明未涉及部分均与现有技术相同或可采用现有技术加以实现。