CN102134054A - 用于制造微机电系统装置的方法 - Google Patents

用于制造微机电系统装置的方法 Download PDF

Info

Publication number
CN102134054A
CN102134054A CN2010101725382A CN201010172538A CN102134054A CN 102134054 A CN102134054 A CN 102134054A CN 2010101725382 A CN2010101725382 A CN 2010101725382A CN 201010172538 A CN201010172538 A CN 201010172538A CN 102134054 A CN102134054 A CN 102134054A
Authority
CN
China
Prior art keywords
substrate
mems
layer
scs
mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101725382A
Other languages
English (en)
Other versions
CN102134054B (zh
Inventor
谢聪敏
李建兴
刘志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Solid State System Co Ltd
Original Assignee
Solid State System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solid State System Co Ltd filed Critical Solid State System Co Ltd
Publication of CN102134054A publication Critical patent/CN102134054A/zh
Application granted granted Critical
Publication of CN102134054B publication Critical patent/CN102134054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/016—Passivation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0714—Forming the micromechanical structure with a CMOS process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor

Abstract

一种用于制造MEMS装置的方法，其包含：提供单晶体衬底，其具有第一表面和第二表面且具有MEMS区和IC区；在第一表面上在MEMS区中形成SCS质量块；在衬底的第一表面上形成结构介电层，其中结构介电层的介电部件填充于围绕MEMS区中的SCS质量块的空间中，IC区具有电路结构，所述电路结构具有形成于结构介电层中的互连结构；通过蚀刻工艺在第二表面上将单晶体衬底图案化以暴露填充于围绕SCS质量块的空间中的介电部件的一部分；至少对填充于围绕SCS质量块的空间中的介电部分执行各向同性蚀刻工艺。暴露SCS质量块以释放MEMS结构。

Description

用于制造微机电系统装置的方法
技术领域
本发明涉及微机电系统(microelectromechanical system，MEMS)装置。更具体来说，本发明涉及用于制造具有用于MEMS结构的单晶体结构(singlecrystal structure，SCS)的CMOS MEMS装置的方法。
背景技术
MEMS装置已经在各种应用中提出。然而，MEMS装置通常安放在开放环境中。由于MEMS装置的MEMS结构对环境空气敏感，因此开放环境中的操作可能拾取噪声。于是提出了气密MEMS装置。
气密MEMS封装具有若干性质，包含将MEMS与外部环境隔离。举例来说，可通过为MEMS形成真空环境来避免空气阻尼和热噪声。另外，气密弯度可保护MEMS装置免受EM干扰，且制造具有高性能和低成本的小尺寸MEMS装置以便于推广。气密MEMS封装的应用包含加速计、陀螺仪、谐振器或RF MEMS组件。
对于当前的气密MEMS产品，MEMS和感测元件被制造在单独的衬底上。图1A是说明常规气密MEMS装置的横截面图。在图1A中，常规气密MEMS装置包含下部衬底100、中间衬底102以及顶部衬底104。下部衬底100经图案化以具有凹入空间106和具有连接垫114作为感测IC的CMOS电路。中间衬底102制造为具有通风孔110的MEMS结构。顶部衬底104制造为如同具有凹入空间108的帽。中间衬底102通过粘附环(adhering rings)112与底部衬底100和顶部衬底104粘附。因此，具有通风孔110的凹入空间106和108形成气密腔室。
然而，此常规工艺具有一些缺陷，包含高成本、由于三个元件封装成一装置而引起的产品产率(production yield)问题，以及MEMS与感测IC的结合的寄生效应。
除了用于MEMS装置的气密腔室以外，MEMS结构中的机械质量也是重要的。对于集成电路(integrated circuit，IC)衬底中的MEMS的当前工艺，MEMS结构通常由集成电路的互连中所使用的金属层和介电层形成。然而，如果使用CMOS的互连层作为MEMS结构，那么机械质量不稳定。举例来说，残余应力可在单个芯片内或芯片之间显著不同。
图1B是说明另一常规气密MEMS装置的横截面图。在图1B中，存在形成于衬底120上的若干装置结构，包含MEMS结构132和CMOS电路134。在此结构中，若干金属层124-128嵌入在介电层122中以充当互连件，同时还在介电层122中形成具有多晶硅结构130的MEMS结构132。换句话说，在与CMOS电路134的互连层相同的工艺中形成MEMS结构132，通常，残余应力可在单个芯片内或芯片之间不同。这造成机械质量不稳定。
当制造具有单晶体结构的CMOS MEMS装置时，需要进一步关注和开发制造。
发明内容
本发明提供一种用于制造MEMS装置的方法。所述MEMS装置可基于单晶体结构(SCS)。
在本发明的一方面中，一种用于制造MEMS装置的方法包含：提供衬底，其具有第一表面和第二表面且具有MEMS区和集成电路(IC)区。随后在所述衬底的所述第一表面上在所述MEMS区中形成多个SCS(单晶体结构)质量块。在所述衬底的所述第一表面上形成结构介电层。所述结构介电层具有介电部件。以所述介电部件填充围绕所述MEMS区中的SCS质量块的空间。所述IC区具有电路结构，所述电路结构具有形成于所述结构介电层中的互连结构。至少对填充于围绕所述SCS质量块的所述空间中的所述介电部件执行各向同性蚀刻工艺。其中暴露所述SCS质量块以释放MEMS结构。
在本发明的一方面中，一种用于制造MEMS装置的方法，所述MEMS装置具有第一表面和第二表面且具有MEMS区和集成电路(IC)区。随后在所述衬底的所述第一表面上形成MEMS结构。在所述衬底的所述第一表面上形成结构介电层。所述结构介电层具有介电部件且以所述介电部件填充围绕所述MEMS结构的空间。通过蚀刻工艺从所述衬底的所述第二表面将所述衬底图案化以暴露填充于围绕所述MEMS结构的所述空间中的所述介电部件的一部分。形成可润湿薄层以在所述第二表面处覆盖所述衬底的暴露部分。对填充于围绕所述MEMS结构的所述空间中的所述介电部件执行至少蚀刻工艺。通过蚀刻工艺暴露且释放所述MEMS结构，其中所述蚀刻工艺包括使用湿蚀刻剂的各向同性蚀刻工艺，且通过所述各向同性蚀刻从所述衬底的第二侧移除围绕所述MEMS结构的所述空间中的所述介电部件的至少一部分。
应了解，上述一般描述和以下详细描述是示范性的，且希望提供对所主张的本发明的进一步解释。
附图说明
附图提供对本发明的进一步理解，且附图并入本说明书且构成本说明书的一部分。附图说明本发明的实施例，且连同描述内容一起用以解释本发明的原理。
图1A-1B是说明具有SCS MEMS结构的一些常规气密MEMS装置的横截面图。
图2A-2J是示意性地说明根据本发明实施例中的一个实施例的用于具有SCS MEMS结构的MEMS装置的制造工艺的横截面图。
图3A-3K是示意性地说明根据本发明实施例中的一个实施例的用于具有SCS MEMS结构的MEMS装置的制造工艺的横截面图。
图4A-4E是示意性地说明根据本发明实施例的用以释放MEMS结构的工艺的横截面图。
图5A-5E是示意性地说明根据本发明实施例中的一个实施例的用以释放MEMS结构的工艺的横截面图。
图6是示意性地说明根据本发明实施例中的一个实施例的用以释放MEMS结构的工艺的横截面图。
图7是示意性地说明根据本发明实施例中的一个实施例的用以释放MEMS结构的工艺的横截面图。
图8A-8K是示意性地说明根据本发明实施例中的一个实施例的用于具有SCS MEMS结构的MEMS装置的制造工艺的横截面图。
图9是示意性地说明根据本发明实施例中的一个实施例的用以形成气密腔室的工艺的横截面图。
图10是示意性地说明根据本发明实施例中的一个实施例的用以形成气密腔室的工艺的横截面图。
图11是示意性地说明根据本发明实施例中的一个实施例的用以形成气密腔室的工艺的横截面图。
图12是示意性地说明根据本发明实施例中的一个实施例的用以形成气密腔室的工艺的横截面图。
图13是示意性地说明根据本发明实施例中的一个实施例的用以形成气密腔室的工艺的横截面图。
图14是示意性地说明根据本发明实施例中的一个实施例的用以形成气密腔室的工艺的横截面图。
图15是示意性地说明本发明关注的在蚀刻下的MEMS结构的横截面图。
图16A-16D描述根据本发明实施例中的一个实施例的经由硅中的孔、腔或通道将蚀刻剂送到电介质的方式。
图17A-17D是示意性地说明根据本发明实施例中的一个实施例的具有用于CMOS MEMS麦克风应用的SCS MEMS结构的MEMS装置的制造工艺的横截面图。
具体实施方式
在本发明中，提出若干用于制造MEMS装置的方法。MEMS装置是基于单晶体结构而制造。而且，具有气密腔室的MEMS或对环境开放的MEMS也是基于单晶体结构而制造。
通常，SCS(单晶体结构)的制造用于互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)集成电路的制造中。然而，可通过SCS的方式形成MEMS装置。本发明提出用于MEMS装置的制造方法。而且，根据若干实施例，MEMS装置容易形成有嵌入式气密腔室。基本上，例如MEMS装置的SCS可在衬底的前侧上从硅衬底悬置。或者，MEMS装置的SCS可在衬底的后侧上从硅衬底悬置。另外，额外电极可能够形成于SCS的侧壁上以增加用于MEMS电容感测的电容。
在SCS中制造的MEMS装置可具有稳定的机械质量。硅芯片在制造期间受到良好控制。另外，具有气密腔室的MEMS装置可将MEMS结构与外部环境的干扰隔离。甚至，可为MEMS装置形成气密腔室内的真空环境以避免空气阻尼和空气热噪声的干扰。具有气密腔室的MEMS装置可具有各种应用，例如加速计、陀螺仪、谐振器、开关、RF MEMS组件、…、等等。
除此之外，对于暴露于环境以感测声信号或空气压力的一些MEMS(例如，MEMS麦克风或压力传感器)来说，此MEMS结构具有一个可移动隔膜和刚性背板以形成用于电容感测的电容器。可在SCS的工艺中制造电容器的背板，而可移动隔膜是由CMOS电路的互连中所使用的导电层和介电层形成。
可通过包含若干工艺来完成在CMOS IC中以SCS方式释放MEMS结构。举例来说，使用湿式或气相蚀刻剂(气相HF)的各向同性蚀刻可用以移除围绕SCS的介电层。衬底的前侧上的CMOS电路由保护层保护。覆盖MEMS的密封结构介电层可保护CMOS电路免于释放期间的损坏。在暴露的硅表面上沉积氧化物层以引导湿蚀刻剂经过硅孔、通道或腔且到达介电层(例如氧化硅)，随后执行湿式各向同性蚀刻工艺以释放MEMS。
此外，可通过在衬底底部上形成盖以形成气密腔室来实现用于MEMS装置的嵌入式气密腔室。可在气密腔室的形成之前或之后暴露金属垫。
提供若干实施例以用于描述本发明。然而，本发明不限于所提供的实施例，且所提供的实施例可适当地彼此组合。
图2A-2J是示意性地说明根据本发明实施例中的一个实施例的用于MEMS装置的制造工艺的横截面图。在图2A中，提供衬底200。衬底200可为用于SCS制造的单晶体硅衬底。衬底200已经配置以具有MEMS区204和IC区206。MEMS区204经保留以用于制造MEMS装置，且IC区206经保留以用于制造必需的IC，例如CMOS IC。随后，在图2B中，在衬底200上形成硬掩模层202。硬掩模层202例如为氮化硅，其比氧化硅硬。硬掩模层202通过(例如)光刻工艺和蚀刻工艺而被图案化，以在MEMS区204中形成若干开口图案208以暴露衬底200。开口图案208具有根据稍后形成的MEMS结构的几何形状。
在图2C中，具有开口图案208的硬掩模层202用作蚀刻掩模，随后可在衬底上执行各向异性蚀刻工艺以形成具有预定深度的沟槽210。可将一些沟槽布置为群组。在此实例中，将两个邻近沟槽视为群组。
在图2D中，在衬底上形成薄介电层212，其与衬底上现存的结构共形。薄介电层212还覆盖沟槽210的侧壁。薄介电层212例如可为氧化硅。
在图2E中，可执行回蚀工艺以移除薄介电层212。然而，薄介电层212的残余部分变为介电间隔件214，其保留在沟槽210的侧壁和硬掩模层202上。沟槽210仍暴露衬底200。
在图2F中，执行各向同性蚀刻工艺(例如以SF6作为蚀刻剂的RIE工艺)以蚀刻衬底200的硅材料，其中具有介电间隔件214的硬掩模层202用作蚀刻掩模。各向同性蚀刻工艺造成底切效应且形成自由空间216。由于同一群组中的邻近两个沟槽相当靠近，因此自由空间216在同一群组中接合。自由空间216将稍后制成MEMS结构的质量块中的悬置梁。间隔件214保护硅衬底200免于在此蚀刻工艺中被蚀刻。
在图2G中，通过例如氧化硅的热氧化而在空间216的暴露表面上形成表面介电层218。在图2H中，将介电层220填充到沟槽210中，使得介电层220与介电间隔件和表面电介质218合并为集成介电层。由于沟槽具有较窄宽度，因此可能不会在空间216中完全填充介电层。这在后续工艺中来看不是问题。当将把电介质220填充到沟槽中时，介电材料首先沉积在衬底上。在将电介质填充到沟槽中之后，执行化学机械抛光(chemical mechanicalpolishing，CMP)以将介电层平面化且暴露硬掩模层。
在图2I中，在衬底上形成结构介电层。此处，如半导体制造中已知，层或通孔中的导电结构以及CMOS电路是基于逐步骤地使用若干介电层的CMOS制造工艺来制造的。结构介电层表示嵌入在介电层中的必需的电路结构。在MEMS区204中，MEMS结构可形成为包含具有位于衬底200上的悬置梁结构的质量块，且机械强度结构层224可形成为嵌入在介电层222中。机械强度结构层224是例如金属或多晶硅等导电材料，且用以抵抗制造期间的压力。机械强度结构层224也可具有立在衬底200上的侧壁部分和具有充分机械强度的栅格状结构(grid-like structure)。在CMOS IC区206中，按照正常的CMOS制造来制造若干电路结构。电路结构可包含例如隔离沟槽(isolation trench)230、MOS晶体管的栅极电极232、互连件234以及I/O垫240。另外，保护堆叠层可包含硬掩模层226和顶部钝化层228。氮化硅材料或任何适当材料的保护堆叠层可至少保护衬底的表面免于例如在蚀刻工艺期间损坏。在图2J中，或者，保护堆叠层可例如仅使用保护层228以及位于保护层228上且覆盖垫240的介电层242。至此，已制造MEMS结构和CMOS IC，但MEMS结构仍未释放。依据如何释放MEMS结构，制造工艺可具有不同的方式。
图3A-3J是示意性地说明根据本发明实施例中的一个实施例的用于MEMS装置的制造工艺的横截面图。在图3A中，提供衬底300。衬底300可为用于SCS制造的单晶体硅衬底。衬底300已经配置以具有MEMS区304和IC区306。MEMS区304经保留以用于制造MEMS装置，且IC区306经保留以用于制造必需的IC，例如CMOS IC。随后，在图3B中，在衬底300上形成硬掩模层302。硬掩模层302例如为氮化硅，其比氧化硅硬。硬掩模层302通过例如光刻工艺和蚀刻工艺而被图案化，以在MEMS区304中形成若干开口图案308以暴露衬底300。开口图案308具有根据稍后形成的MEMS结构的几何形状。
在图3C中，具有开口图案308的硬掩模层302用作蚀刻掩模，随后可在衬底上执行各向异性蚀刻工艺以形成具有预定深度的沟槽310。沟槽310的宽度和沟槽310之间的间隙是取决于MEMS结构既定用途的设计选择。
在图3D中，在衬底上形成薄介电层312，其与衬底上现存的结构共形。薄介电层312还覆盖沟槽310的侧壁。薄介电层2312可例如为氧化硅。在衬底上，例如在薄介电层312上沉积导电层314。导电层314还与衬底300的顶部现存结构共形。导电层314可为例如多晶硅。
在图3E(a)中，执行回蚀工艺以移除导电层314。导电层314的残余部分变为沟槽310的侧壁上的间隔件314。图3E(b)是俯视图，其中在切割线I-I处的横截面图类似于图3E(a)中的结构。图3E(b)的俯视图中的介电层312恰好展示间隔件部分。可见，MEMS结构的衬底从外围来看可例如是T形状。随后形成悬置梁结构321，同时端部充当锚323，以便固持悬置梁结构321。然而，这不是仅有的选择，而是取决于如何设计MEMS结构。换句话说，衬底上的MEMS结构具有相对于衬底的悬置梁结构。
在图3F中，以共形方式在衬底300上形成另一薄介电层，例如氧化硅层316。沟槽310中的薄介电层还覆盖导电间隔件314和介电层312。在图3G中，执行回蚀工艺以移除介电层312和316的水平部分。介电层312和316的残余部分形成夹层间隔件，其具有嵌入在介电间隔件中的导电间隔件314。
在图3H中，执行各向同性蚀刻工艺以蚀刻沟槽310下方的衬底。换句话说，衬底被底切以形成自由空间318。各向同性蚀刻工艺可例如为使用蚀刻剂SF6的RIE。由于夹层间隔件保护沟槽的侧壁，因此仅沟槽下方的衬底被移除。在此实施例中，间隔件318在单个空间中接合。在图3I中，执行热氧化以在硅衬底的暴露表面上在空间318内形成表面介电层319。
在图3J中，展示不同切割线中的额外横截面图。在图3J(a)中，存在分别展示于图3J(b)和图3J(c)中的相对于图3E中的俯视图的两条切割线X1-X1和Y1-Y1。在图3J(b)中，其类似于图3I，但对应地展示悬置结构321。在图3J(c)中，切割线Y1-Y1处的横截面结构也展示悬置结构321。换句话说，悬置结构321可由锚323固持。
在图3K中，在衬底上形成结构介电层。此处，如半导体制造中已知，层或通孔中的导电结构以及CMOS电路是基于逐步骤地使用若干介电层的CMOS制造工艺来制造的。结构介电层表示嵌入在介电层中的必需的电路结构。在MEMS区304中，在此实施例中，MEMS结构的悬置结构可恰好从衬底300开始，且机械强度结构层324可形成为嵌入在介电层322中。机械强度结构层324是例如金属或多晶硅等导电材料，且用以抵抗制造期间的压力。机械强度结构层324也可具有立在衬底300上的侧壁部分和具有充分机械强度的栅格状结构。在CMOS IC区306中，按照正常的CMOS制造来制造若干电路结构。电路结构可包含例如隔离沟槽332、MOS晶体管的栅极电极232、互连件234以及I/O垫328。另外，保护堆叠层可包含硬掩模层326和顶部钝化层330。氮化硅材料或任何适当材料的保护堆叠层可至少保护衬底的表面免于例如在蚀刻工艺期间损坏。
或者类似于在图2J中，保护堆叠层可例如仅使用保护层330来替换硬掩模层326，且介电层342保留在保护层330上以用于覆盖垫328。至此，已制造MEMS结构和CMOS IC，但MEMS结构仍未释放。取决于如何释放MEMS结构，制造工艺可具有不同的方式。
结构介电层已从衬底的一侧密封腔室。MEMS结构仍嵌入在整个结构中，仍未释放。图4A-4E是示意性地说明根据本发明实施例的释放MEMS结构的工艺的横截面图。在图4A中，取得图2I中的结构作为用于释放MEMS结构的开始阶段，在衬底200上从另一侧(也称为背侧)形成蚀刻掩模层350。蚀刻掩模层350例如为光致抗蚀剂层且具有开口352的图案以暴露衬底。开口352对应于沟槽群组。
在图4B中，执行各向异性蚀刻工艺354以从背侧在开口352处蚀刻衬底200，其中蚀刻掩模层350用作蚀刻掩模。各向异性蚀刻工艺354蚀刻衬底200且在MEMS区204处在介电层218的介电表面上停止。
在图4C中，在剥离光致抗蚀剂层350之后，进一步从衬底200的背侧对暴露的介电层318执行用于介电材料的各向同性蚀刻工艺355。由于各向同性蚀刻工艺355是用于选择性地蚀刻介电材料，因此各向同性蚀刻工艺355不蚀刻硅衬底。因此，结构介电层中的介电部分222被蚀刻，且暴露导电材料中的机械强度结构层324。在此实例中，还暴露衬底200上的质量块。在此实例中，各向同性蚀刻工艺是气相蚀刻工艺，使得如箭头展示的蚀刻方向可沿水平方向进行以对介电材料进行各向同性蚀刻。
然而，各向同性蚀刻工艺也可为例如湿式蚀刻。在图4D中，由于经由窄沟槽蚀刻介电材料222，因此蚀刻性能可能并不有效。因为在此实例中将湿式蚀刻作为各向同性蚀刻工艺以便具有较好的蚀刻效率，因此可在以湿式蚀刻执行各向同性蚀刻工艺之前在衬底200上共形地形成牺牲氧化物层351。牺牲氧化物层351是用于湿蚀刻剂的可润湿层，且厚度与结构形状相比相对薄，例如约1微米。牺牲氧化物层351的蚀刻效应可帮助湿蚀刻剂更容易地流动到沟槽中，如图16A-16D中将描述。在图4D的实施例中，从硬掩模层226、介电层242以及钝化层228形成保护堆叠层。然而，在图4E中，也可从钝化层228和介电层242形成保护堆叠层。还可使用用于各向同性蚀刻工艺的蚀刻掩模层351。换句话说，可适当进行实施例彼此的组合。
图15是示意性地说明本发明关注的在蚀刻下的MEMS结构的常规结构的横截面图。由于MEMS结构需要经由窄孔执行湿式蚀刻工艺以释放MEMS悬置梁，因此湿式工艺可具有由于因气泡造成的停止而引起的问题。在图15中，其展示气泡如何阻止湿蚀刻剂进入介电层以释放MEMS结构。对于一般的结构，例如在背侧的硅衬底622具有开口以用于经由通风孔或通道624蚀刻介电层620。一般来说，用于电介质620(例如，氧化硅)的蚀刻的湿蚀刻剂628是稀释的HF(HF+H2O)或通过NH4F+HF+H2O缓冲的氧化物蚀刻(buffered oxide etch，BOE)。然而，对于MEMS应用的许多情况，此作为用以蚀刻氧化硅的蚀刻剂的蚀刻溶液必须经过硅表面且到达硅层。遗憾的是，硅表面对于这些蚀刻溶液是疏水性的。因此，如果将经由硅通风孔腔6204或通道蚀刻氧化硅层，那么在将样本浸没缓冲的氧化物蚀刻溶液(BOE)或稀释的HF中时，非常容易在孔或通道中形成气泡626，且阻止蚀刻剂到达氧化硅。
图16A-16D描述根据本发明实施例中的一个实施例的经由硅中的孔、腔或通道将蚀刻剂送到电介质的方式。在图16A中，为了经由衬底602的沟槽606蚀刻介电层600，在湿式蚀刻工艺之前在衬底602上形成氧化硅层608。因为氧化物非常容易与缓冲的氧化物蚀刻溶液或稀释的HF反应，所以蚀刻剂容易润湿氧化物的表面。而且，氧化硅是亲水性的。通过使用此方式，硅孔、腔或通道中的气泡可容易逸出，而无需在蚀刻溶液中添加特殊配方。
在图16B中，将湿蚀刻剂612施加于衬底602的腔。在此情形中，由于氧化硅层608的作用，可容易被排出气泡614。在图16C中，在施加湿蚀刻剂612片刻之后，湿蚀刻剂612可与硅层608反应，且顺畅地进入沟槽以开始蚀刻结构介电层600中的介电材料。在图16D中，因此，将结构介电层600中的氧化硅层608和介电部分616蚀刻掉且蚀刻工艺在导电层610上停止。
图5A-5E是示意性地说明根据本发明实施例中的一个实施例的用以释放MEMS结构的工艺的横截面图。为了具有用于MEMS结构的多个高度水平，可以不同方式蚀刻衬底。在图5A中，在衬底200上形成初级硬掩模层360。在硬掩模层360上形成具有开口的光致抗蚀剂层362。在以光致抗蚀剂层362作为蚀刻掩模来蚀刻硬掩模层360之后，将硬掩模层362图案化以具有开口364来暴露衬底200。开口364具有对应于沟槽的区。
在图5B中，在衬底200上在开口364内形成另一光致抗蚀剂层362a。先前的光致抗蚀剂层362可能仍在或存在新的光致抗蚀剂层。仍暴露衬底200的在开口364内的一部分。随后执行各向异性蚀刻工艺366以从暴露的表面蚀刻衬底200。因此，各向异性蚀刻工艺366用于选择性地蚀刻硅衬底且在介电层218上停止。
在图5C中，剥离光致抗蚀剂层362，但硬掩模层3600仍保留以充当衬底200的蚀刻掩模。执行用于硅衬底200的另一各向异性蚀刻工艺368。因此，各向异性蚀刻工艺368中的衬底部分300a经蚀刻而具有不同的高度水平。
在图5D中，执行另一各向同性蚀刻工艺370以蚀刻介电材料。因此，释放MEMS结构且还暴露机械强度结构层324。针对此实例，MEMS结构的质量块包含处于两个水平中的衬底的一部分。各向同性蚀刻工艺370可为气相蚀刻。
在图5E中，如图15A-15D中论述，各向同性蚀刻工艺370也可为湿式蚀刻。在湿式蚀刻中，可在衬底200上形成氧化硅层361。氧化硅层361的作用与先前描述相同，用于帮助湿蚀刻剂进入窄沟槽，以便蚀刻结构介电层中的电介质222。
图6是示意性地说明根据本发明实施例中的一个实施例的释放MEMS结构的工艺的横截面图。在图6中对于具有单个层级的替代结构，其可通过先前工艺形成。然而，所释放的MEMS结构的衬底部分384具有所述层级。作为选择，质量块382可依据实际需要而位于衬底部分384上。腔室380形成，但还没有被密封为气密腔室。稍后将描述用以密封腔室的封装工艺。
图7是示意性地说明根据本发明实施例中的一个实施例的用以释放MEMS结构的工艺的横截面图。在图7中，结构是图3J中的结构的后续工艺。如先前描述，作为蚀刻掩模的光致抗蚀剂层可从背侧形成于衬底300上。光致抗蚀剂层在MEMS区304中具有对应于将释放的MEMS结构的开口。对作为蚀刻掩模的光致抗蚀剂层执行各向异性蚀刻工艺，移除介电材料直到释放MEMS结构且暴露机械强度结构层324且形成腔室390。介电间隔件392和导电间隔件394保留在沟槽的侧壁上。形成腔室390，但还没有被密封为气密腔室。稍后将描述用以密封腔室的封装工艺。
如上文描述，可在不同工艺中形成MEMS结构以具有所要结构。然而，制造原理是相同的，即，可形成处于MEMS区的具有嵌入式结构(包含导电电路结构和机械强度结构层)的结构介电层，同时可在CMOS IC区形成CMOS IC。导电电路结构可包含例如电容和互连件。CMOS IC区可形成有必需的CMOS IC。结构介电层还从顶侧密封腔室。
图8A-8K是示意性地说明根据本发明实施例中的一个实施例的用于具有嵌入式气密腔室的MEMS装置的制造工艺的横截面图。在图8A中，提供衬底400。衬底400可为用于SCS制造的单晶体硅衬底。衬底400已经配置以具有MEMS区402和IC区440。MEMS区402经保留以用于制造MEMS装置，且IC区440经保留以用于制造必需的IC，例如CMOS IC。随后，在图8B中，在衬底400上形成硬掩模层404。硬掩模层404例如为氮化硅，其比氧化硅硬。硬掩模层404通过例如光刻工艺和蚀刻工艺而被图案化，以在MEMS区402中形成若干开口图案405以暴露衬底400。开口图案405具有根据稍后形成的MEMS结构的几何形状。
在图8C中，具有开口图案406的硬掩模层404用作蚀刻掩模，随后可在衬底400上执行各向异性蚀刻工艺以形成具有预定深度的沟槽406。沟槽406的宽度和沟槽406之间的间隙是取决于MEMS结构既定用途的设计选择。
在图8D中，在衬底400上形成呈共形形状的薄介电层408(例如氧化硅)。介电层408覆盖沟槽406的侧壁。在图8E中，在介电层408上形成呈保形形状的导电层410。导电层410可例如为多晶硅。在图8F(a)中，在导电层410上执行回蚀工艺以移除水平部分。导电层410的残余部分变为沟槽406的侧壁上的介电层408上的导电间隔件。在图8F(b)中，其为在线I-I处切割的图8F(a)中的结构的俯视图的一部分，其中未展示介电层408的水平部分，而是仅展示间隔件。可见，MEMS结构的衬底400从外围来看可例如是T形状。另外，悬置梁321由锚323固持，如图8F中的俯视图所示。然而，这不是仅有的选择，而是取决于如何设计MEMS结构。换句话说，MEMS结构在质量块中具有悬置结构。
在图8G中，以介电层412填充沟槽406。当将把电介质412填充到沟槽406中时，介电材料首先沉积在衬底400上。在将电介质412填充到沟槽406中之后，执行化学机械抛光(CMP)以将介电层平面化且暴露硬掩模层404。
在图8H中，如先前描述，在衬底400上形成结构介电层。此处，如半导体制造中已知，层或通孔中的导电结构以及CMOS电路是基于逐步骤地使用若干介电层的CMOS制造工艺来制造的。结构介电层表示嵌入在介电层中的必需的电路结构。在MEMS区402中，在此实施例中，MEMS结构的悬置结构恰好从衬底400开始，且机械强度结构层409可形成为嵌入在介电层422中。机械强度结构层409是例如金属或多晶硅等导电材料，且用以抵抗制造期间的压力。机械强度结构层409也可具有立在衬底400上的侧壁部分和具有充分机械强度的栅格状结构。在CMOS IC区440中，按照正常的CMOS制造来制造若干电路结构。电路结构可包含例如隔离沟槽416、MOS晶体管的栅极电极420、互连件420以及I/O垫426。另外，保护堆叠层可包含硬掩模层422和顶部钝化层430。氮化硅材料或任何适当材料的保护堆叠层可至少保护衬底的表面免于例如在蚀刻工艺期间损坏。
在图8I中，在衬底上形成用作蚀刻掩模的光致抗蚀剂层442。光致抗蚀剂层442在MEMS区402处具有对应于MEMS结构的开口。在图8J中，在移除或保留光致抗蚀剂层442之后，执行各向同性蚀刻工艺448以蚀刻介电部分。因此，形成腔室450。具有间隔件408和410的衬底部分444仍保留。在此阶段释放MEMS结构。还形成腔室450，但还没有被密封为气密腔室。各向同性蚀刻工艺是例如气相蚀刻。然而，也可使用湿式蚀刻。
在图8K中，当采用湿式蚀刻工艺以便具有较好的蚀刻效率时，可在衬底上从背侧形成牺牲介电层443，使得介电层443连接到填充在沟槽中的介电层。随后，可执行湿式蚀刻工艺。然而，用于湿式蚀刻的介电层443不是绝对必需的。
在释放MEMS结构且形成前侧已被密封的腔室之后，将通过封装工艺密封腔室的另一侧。图9-14是示意性地说明根据本发明实施例的用以形成气密腔室的工艺的横截面图。在图9中，取先前实施例中的一个结构，且MEMS结构500表示已形成和释放的任何MEMS结构。如先前描述的结构介电层具有嵌入式CMOS IC和处于MEMS区的机械强度结构层224。然而，可在密封腔室之前暴露I/O垫。可通过移除保护层和介电层但给硬掩模层226留下开口以暴露I/O垫240，来暴露I/O垫240。
在图10中，通过例如粘合层502在衬底200上形成盖层504，其完全封闭腔室的外围。然而，这不是仅有的选择。可使用任何合适的封装工艺。在从另一侧在衬底200上形成盖层504之后，腔室被密封为气密腔室506。
在图11中，或者，在腔室通过具有粘合层502的盖层504被密封为气密腔室506之后打开I/O垫。换句话说，介电层242仍覆盖I/O垫240。
在图12中，基于图8J中的结构，可蚀刻掉保护层和介电层以暴露I/O垫240。随后，通过具有粘合层502的盖层504将腔室密封为气密腔室506。
在图13中，对于基于图2J的结构，当将盖层504封装到衬底200以用于气密腔室506时，保护层228和介电层242保留。
在图14中，或者，可移除介电层242，且保护层228具有开口以暴露I/O垫240。随后，具有粘合层502的盖层504形成气密腔室506。
在其它应用中，当在麦克风的应用中使用MEMS结构时，制造工艺可仍基于与先前描述相同的制造原理。图17A-17D是示意性地说明根据本发明实施例中的一个实施例的具有用于CMOS MEMS麦克风应用的SCS MEMS结构的MEMS装置的制造工艺的横截面图。制造工艺也可基于图17A所示的结构。结构介电层706形成于具有MEMS区700和CMOS电路区702的衬底690上。在衬底上，如先前描述，表面介电层705位于硅衬底690的暴露表面上，处于空间704内。介电层714形成于衬底690上。将例如用于麦克风的MEMS隔膜708等若干元件嵌入介电层714中，其随后称为结构介电层706。在CMOS电路区702中，介电层714嵌入有CMOS IC的若干装置元件，例如隔离沟槽710、栅极电极712、互连件716、蚀刻停止层718、金属垫718、…、等等。另外，还可在介电层714上形成另一介电层722作为结构介电层706的一部分。
在图17B中，在衬底690的背侧上形成例如光致抗蚀剂层等蚀刻掩模层724。蚀刻掩模层724在MEMS区700处具有开口以暴露衬底。随后，从衬底690的背侧执行用于硅材料的各向异性蚀刻工艺以形成开口726而暴露表面介电层705。在图17C中，移除蚀刻掩模层724。在衬底690的暴露表面上形成薄氧化硅层728。然而，作为替代，氧化硅层可直接沉积在衬底690上。如先前描述，此氧化硅层对于使用例如缓冲的氧化物蚀刻(BOE)或稀释的HF的湿蚀刻剂的后续湿式蚀刻工艺是有帮助的。
在图17D中，关于氧化硅层728，从衬底690的两侧执行湿式蚀刻工艺，如箭头所示。因此，蚀刻介电材料且在MEMS区700处暴露MEMS隔膜708。因此，衬底690中的空间724和介电层714中的空间经连接以形成用于麦克风的腔室。还移除结构介电层706的顶部上的介电层722，但还暴露蚀刻停止层718。还暴露金属垫720，因为蚀刻停止层718也具有对应于金属垫720的开口。
在上述蚀刻工艺中，由于氧化硅层728的帮助，使用蚀刻剂进行的各向同性蚀刻工艺(例如湿式蚀刻工艺)可较容易地经由窄通风孔进入空间730。蚀刻停止层718还在蚀刻工艺期间用作保护层。
所属领域的技术人员将明白，在不脱离本发明范围或精神的情况下可对本发明的结构做出各种修改和变化。鉴于前述描述内容，希望本发明涵盖处于权利要求书及其等同物的范围内的对本发明的修改和变化。

Claims (33)

1.一种用于制造微机电系统(MEMS)装置的方法，其包括：
提供单晶体衬底，其具有第一表面和第二表面且具有MEMS区和集成电路(IC)区；
在所述衬底的所述第一表面上在所述MEMS区中形成多个单晶体结构(SCS)质量块；
在所述衬底的所述第一表面上形成结构介电层，其中所述结构介电层具有介电部件且以所述介电部件填充围绕所述MEMS区中的所述SCS质量块的空间，其中所述IC区具有电路结构，所述电路结构具有形成于所述结构介电层中的互连结构；
通过蚀刻工艺在所述第二表面上将所述单晶体衬底图案化，以暴露填充于围绕所述SCS质量块的所述空间中的所述介电部件的一部分；以及
至少对填充于围绕所述SCS质量块的所述空间中的所述介电部件执行各向同性蚀刻工艺，其中暴露所述SCS质量块以释放MEMS结构。
2.根据权利要求1所述的用于制造MEMS装置的方法，其特征在于所述形成所述质量块的步骤包括：
在所述衬底的所述第一表面上以任意形状形成对应于所述SCS质量块的第一掩模层，其中所述第一掩模层在所述MEMS区处具有多个第一开口图案以暴露所述衬底；
以所述第一掩模层作为蚀刻掩模来蚀刻所述衬底以形成具有深度的多个沟槽，以在所述衬底上产生具有所述任意形状的所述SCS质量块；
在所述沟槽的侧壁和所述第一掩模层的所述第一开口图案上形成介电间隔件以作为第二掩模；以及
用所述第一掩模和所述第二掩模执行各向同性蚀刻工艺以移除所述衬底的一部分，其中所述SCS质量块的至少一部分相对于所述衬底悬置以在所述SCS质量块中形成悬置梁结构，其中所述SCS质量块的一部分保留在所述衬底上。
3.根据权利要求2所述的用于制造MEMS装置的方法，所述在所述沟槽的所述侧壁上形成所述介电间隔件的步骤包括：
在所述衬底上以共形形状形成介电层；以及
对所述介电层执行回蚀工艺，其中所述介电层的残余部分变为所述介电间隔件。
4.根据权利要求2所述的用于制造MEMS装置的方法，其特征在于所述沟槽具有根据既定的MEMS结构的几何形状。
5.根据权利要求1所述的用于制造MEMS装置的方法，其特征在于所述形成所述SCS质量块的步骤包括：
在所述衬底的所述第一表面上以任意形状形成对应于所述SCS质量块的第一掩模层，其中所述第一掩模层在所述MEMS区处具有多个第一开口图案以暴露所述衬底；
以所述第一掩模层作为蚀刻掩模来蚀刻所述衬底以形成具有深度的多个沟槽，以产生具有任意形状的所述SCS质量块；
在所述沟槽的侧壁上形成夹层间隔件以作为第二掩模，其中所述夹层间隔件具有嵌入在所述介电间隔件中的导电间隔件；以及
用所述第一掩模和所述第二掩模执行各向同性蚀刻工艺以移除所述衬底的一部分，其中所述SCS质量块的至少一部分相对于所述衬底悬置以在所述SCS质量块中形成悬置梁结构，其中所述SCS质量块的一部分保留在所述衬底上。
6.根据权利要求5所述的用于制造MEMS装置的方法，其特征在于所述形成所述夹层间隔件的步骤包括：
在所述衬底上以共形形状形成电介质；
在所述衬底上以共形形状形成导电层；以及
对所述导电层执行回蚀工艺。
7.根据权利要求6所述的用于制造MEMS装置的方法，其特征在于在执行所述回蚀工艺之后，所述导电间隔件保留在所述沟槽的所述侧壁上。
8.根据权利要求1所述的用于制造MEMS装置的方法，其进一步包括在执行所述各向同性蚀刻工艺之前形成可润湿层以在所述第二表面处覆盖所述衬底的暴露部分。
9.根据权利要求8所述的用于制造MEMS装置的方法，其特征在于所述各向同性蚀刻工艺是湿式蚀刻工艺且在所述湿式蚀刻工艺中具有湿蚀刻剂，其中所述可润湿层与所述湿蚀刻剂反应，或由所述湿蚀刻剂润湿所述可润湿层的所述表面。
10.根据权利要求1所述的用于制造MEMS装置的方法，其特征在于所述各向同性蚀刻工艺包括气相蚀刻。
11.根据权利要求1所述的用于制造MEMS装置的方法，其特征在于所述将所述单晶体衬底图案化的步骤包括：
在所述衬底的所述第二表面上形成硬掩模层；
将所述硬掩模层图案化以具有开口以在所述MEMS区处暴露所述衬底；
在所述硬掩模层以及所述衬底的一部分上在所述开口内形成蚀刻掩模层；
以所述蚀刻掩模层作为掩模对所述衬底执行第一各向异性蚀刻工艺以暴露所述结构介电层中的所述介电部件的一部分；
移除所述蚀刻掩模层；
以所述硬掩模层作为掩模对所述衬底执行第二各向同性蚀刻工艺，其中将所述衬底的在所述开口内的所述暴露部分移除一部分以具有较低的表面水平。
12.根据权利要求1所述的用于制造MEMS装置的方法，其特征在于在所述执行所述各向同性蚀刻工艺的步骤中，所有所述空间接合为接合的单个空间。
13.根据权利要求1所述的用于制造MEMS装置的方法，其特征在于在所述通过所述蚀刻工艺在所述单晶体衬底的所述第二表面上将所述单晶体衬底图案化的步骤中包括：
在所述衬底的所述第二表面上形成蚀刻掩模层，其中所述蚀刻掩模层在所述MEMS区处具有开口以暴露所述衬底的所述第二表面；以及
用所述蚀刻掩模层对所述衬底执行各向异性蚀刻工艺以暴露填充于围绕所述SCS质量块的所述空间中的所述介电部件。
14.根据权利要求1所述的用于制造MEMS装置的方法，其特征在于在所述形成所述结构介电层的步骤中，所述衬底的所述第一表面上的所述结构介电层包括盖在所述MEMS区中的所述质量块上的机械强度结构层，
其中在所述执行所述各向同性蚀刻工艺的步骤中，移除填充于围绕所述SCS质量块的所述空间中且在所述机械强度结构层下方的所述介电部件的一部分，
其中暴露所述机械强度结构层和所述质量块以释放所述MEMS结构，其中所述衬底的所述经蚀刻部分、填充于围绕所述SCS质量块的所述空间中且在所述机械强度结构层下方的所述介电部件的所述部分形成腔室。
15.根据权利要求14所述的用于制造MEMS装置的方法，其进一步包括在所述衬底上在所述单晶体衬底的所述第二表面处用以覆盖所述腔室的盖层，以便形成气密腔室。
16.根据权利要求14所述的用于制造MEMS装置的方法，其特征在于形成于所述结构介电层中的所述机械强度结构层包括栅格结构层和立在所述衬底上的侧壁层。
17.根据权利要求14所述的用于制造MEMS装置的方法，其特征在于形成于所述结构介电层中的所述机械强度结构层包括多个导电层和由所述导电层封闭的一介电层。
18.根据权利要求1所述的用于制造MEMS装置的方法，其特征在于在所述形成所述结构介电层的步骤中，所述衬底的所述第一表面上的所述结构介电层包括位于所述MEMS区中的所述SCS质量块上的隔膜结构层，
其中在所述执行所述各向同性蚀刻工艺的步骤中，移除填充于围绕所述SCS质量块的所述空间中且在所述隔膜结构层两侧的所述介电部件的一部分以释放所述MEMS结构，
其中所述隔膜的末端部分保留在所述结构介电层中且暴露所述隔膜的中心部分，
其中所述衬底的所述经蚀刻部分、填充于围绕所述SCS质量块的所述空间中且在所述隔膜结构层下方的所述介电部件的所述部分形成腔室。
19.根据权利要求18所述的用于制造MEMS装置的方法，其特征在于连接所述腔室中的所述SCS质量块以形成具有多个通风孔的SCS板，其中所述通风孔连接所述隔膜下方的空间和由所述衬底的所述经蚀刻部分产生的空间。
20.根据权利要求18所述的用于制造MEMS装置的方法，其特征在于所述隔膜结构层包括由导电层封闭的波纹状介电层。
21.根据权利要求1所述的用于制造MEMS装置的方法，其特征在于形成所述SCS质量块包括：
在所述衬底的所述第一表面上形成具有任意形状的对应于所述SCS质量块的第一掩模层，其中所述第一掩模层在所述MEMS区处具有多个第一开口图案以暴露所述衬底；以及
以所述第一掩模层作为蚀刻掩模来蚀刻所述衬底以形成具有深度的多个沟槽，以产生具有所述任意形状的所述SCS质量块。
22.根据权利要求21所述的用于制造MEMS装置的方法，其特征在于在所述通过所述第二表面上的所述蚀刻工艺将所述单晶体衬底图案化的步骤中将所述SCS质量块的一部分相对于所述衬底悬置以形成悬置梁结构，其中所述质量块的一部分保留在所述衬底上。
23.根据权利要求1所述的用于制造MEMS装置的方法，其特征在于所述形成所述SCS质量块的步骤包括：
在所述衬底的所述第一表面上形成具有任意形状的对应于所述SCS质量块的第一掩模层，其中所述第一掩模层在所述MEMS区处具有多个第一开口图案以暴露所述衬底；
以所述第一掩模层作为蚀刻掩模来蚀刻所述衬底以形成具有深度的多个沟槽，以产生具有所述任意形状的所述SCS质量块；
在所述沟槽的侧壁上形成介电层；以及
在所述介电层上形成多个导电间隔件；其中所述SCS质量块包括所述侧壁上的所述导电间隔件。
24.根据权利要求23所述的用于制造MEMS装置的方法，其特征在于所述形成所述导电间隔件的步骤包括：
在所述衬底上以共形形状形成介电层；
在所述衬底上以共形形状形成导电层；以及
对所述导电层执行回蚀工艺，其中所述导电层的残余部分形成所述导电间隔件。
25.根据权利要求24所述的用于制造MEMS装置的方法，其特征在于在执行所述回蚀工艺之后，所述导电间隔件保留在所述沟槽的所述侧壁上。
26.根据权利要求23所述的用于制造MEMS装置的方法，其特征在于在所述对所述单晶体衬底的所述第二表面执行所述蚀刻工艺的步骤中将所述SCS质量块的一部分相对于所述衬底悬置以形成悬置梁结构，其中所述SCS质量块的一部分保留在所述衬底上。
27.根据权利要求1所述的用于制造MEMS装置的方法，其进一步包括位于所述结构介电层和所述电路结构的输出垫结构上的保护堆叠层。
28.根据权利要求27所述的用于制造MEMS装置的方法，其进一步包括对所述保护堆叠层执行回蚀工艺以暴露所述结构介电层中的所述电路结构的所述输出垫结构。
29.一种用于制造微机电系统(MEMS)装置的方法，其包括：
提供具有第一表面和第二表面的衬底；
在所述衬底的所述第一表面上形成MEMS结构，
在所述衬底的所述第一表面上形成结构介电层，其中所述结构介电层具有介电部件，且以所述介电部件填充围绕所述MEMS结构的空间；
通过蚀刻工艺从所述衬底的所述第二表面将所述衬底图案化以暴露填充于围绕所述MEMS结构的所述空间中的所述介电部件的一部分；
形成可润湿层以在所述第二表面处覆盖所述衬底的暴露部分；以及
至少对填充于围绕所述MEMS结构的所述空间中的所述介电部件执行蚀刻工艺，其中暴露且释放所述MEMS结构，其中所述蚀刻工艺包括使用湿蚀刻剂的各向同性蚀刻工艺，其中通过所述各向同性蚀刻从所述衬底的第二侧移除围绕所述MEMS结构的所述空间中的所述介电部件的至少一部分。
30.根据权利要求29所述的用于制造MEMS装置的方法，其特征在于所述可润湿层与所述湿蚀刻剂反应且在所述各向同性蚀刻工艺期间被蚀刻。
31.根据权利要求29所述的用于制造MEMS装置的方法，其特征在于所述可润湿层具有由所述湿蚀刻剂润湿的表面，且在所述各向同性蚀刻工艺期间不被蚀刻。
32.根据权利要求29所述的用于制造MEMS装置的方法，其特征在于所述可润湿层至少覆盖通过所述图案化工艺从所述衬底的所述第二侧形成的暴露表面。
33.根据权利要求29所述的用于制造MEMS装置的方法，其特征在于所述MEMS结构包括隔膜，其中通过使用所述湿蚀刻剂的所述各向同性蚀刻来移除在所述隔膜下方的所述介电部件。
CN201010172538.2A 2010-01-22 2010-05-07 用于制造微机电系统装置的方法 Active CN102134054B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/691,754 2010-01-22
US12/691,754 US8030112B2 (en) 2010-01-22 2010-01-22 Method for fabricating MEMS device

Publications (2)

Publication Number Publication Date
CN102134054A true CN102134054A (zh) 2011-07-27
CN102134054B CN102134054B (zh) 2013-06-12

Family

ID=44294013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010172538.2A Active CN102134054B (zh) 2010-01-22 2010-05-07 用于制造微机电系统装置的方法

Country Status (2)

Country Link
US (2) US8030112B2 (zh)
CN (1) CN102134054B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104418291A (zh) * 2013-08-27 2015-03-18 英飞凌科技股份有限公司 封装的mems器件
CN104671195A (zh) * 2013-11-28 2015-06-03 鑫创科技股份有限公司 用于释放微机电系统装置中的隔膜的方法
CN105324329A (zh) * 2013-05-02 2016-02-10 罗伯特·博世有限公司 单片cmos-mems麦克风及制造方法
CN105439072A (zh) * 2014-08-14 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2924421B1 (fr) * 2007-12-04 2010-02-19 Commissariat Energie Atomique Dispositif a circuit integre et n/mems encapsule et procede de realisation.
US8797279B2 (en) * 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8823007B2 (en) 2009-10-28 2014-09-02 MCube Inc. Integrated system on chip using multiple MEMS and CMOS devices
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
TWI373450B (en) * 2009-07-29 2012-10-01 Pixart Imaging Inc Microelectronic device and method for fabricating mems resonator thereof
US9709509B1 (en) 2009-11-13 2017-07-18 MCube Inc. System configured for integrated communication, MEMS, Processor, and applications using a foundry compatible semiconductor process
US8617960B2 (en) * 2009-12-31 2013-12-31 Texas Instruments Incorporated Silicon microphone transducer
US8637943B1 (en) 2010-01-04 2014-01-28 MCube Inc. Multi-axis integrated MEMS devices with CMOS circuits and method therefor
US8030112B2 (en) * 2010-01-22 2011-10-04 Solid State System Co., Ltd. Method for fabricating MEMS device
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
US8367522B1 (en) 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
US8368153B2 (en) * 2010-04-08 2013-02-05 United Microelectronics Corp. Wafer level package of MEMS microphone and manufacturing method thereof
US8643612B2 (en) * 2010-05-25 2014-02-04 MCube Inc. Touchscreen operation threshold methods and apparatus
US8928696B1 (en) 2010-05-25 2015-01-06 MCube Inc. Methods and apparatus for operating hysteresis on a hand held device
US8652961B1 (en) 2010-06-18 2014-02-18 MCube Inc. Methods and structure for adapting MEMS structures to form electrical interconnections for integrated circuits
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
US8993362B1 (en) 2010-07-23 2015-03-31 MCube Inc. Oxide retainer method for MEMS devices
US8723986B1 (en) 2010-11-04 2014-05-13 MCube Inc. Methods and apparatus for initiating image capture on a hand-held device
US8642370B2 (en) * 2011-03-04 2014-02-04 Texas Instruments Incorporated Cavity open process to improve undercut
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
US8981501B2 (en) * 2013-04-25 2015-03-17 United Microelectronics Corp. Semiconductor device and method of forming the same
GB2514615A (en) * 2013-05-31 2014-12-03 Ibm Thermal oscillator
WO2014193307A1 (en) * 2013-05-31 2014-12-04 Heptagon Micro Optics Pte. Ltd. Mems microphone modules and wafer-level techniques for fabricating the same
FR3009887B1 (fr) * 2013-08-20 2015-09-25 Commissariat Energie Atomique Procede ameliore de separation entre une zone active d'un substrat et sa face arriere ou une portion de sa face arriere
CN104422548B (zh) * 2013-08-28 2016-12-28 中芯国际集成电路制造(北京)有限公司 电容式压力传感器及其形成方法
US9791470B2 (en) * 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
US10093535B2 (en) * 2014-03-10 2018-10-09 Industry-University Cooperation Foundation Sogang University Microchannel resonator and method for manufacturing same
JP2016117174A (ja) * 2014-12-19 2016-06-30 キヤノン株式会社 シリコン基板の加工方法、及び液体吐出ヘッド
US10147637B2 (en) * 2017-02-10 2018-12-04 Imec Vzw Methods for forming conductive paths and vias
KR20200071932A (ko) * 2018-12-11 2020-06-22 현대자동차주식회사 리튬 이차전지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316979A (en) * 1992-01-16 1994-05-31 Cornell Research Foundation, Inc. RIE process for fabricating submicron, silicon electromechanical structures
EP1087445A1 (en) * 1999-01-13 2001-03-28 Mitsubishi Denki Kabushiki Kaisha Inertia force sensor and method for producing inertia force sensor
US6458615B1 (en) * 1999-09-30 2002-10-01 Carnegie Mellon University Method of fabricating micromachined structures and devices formed therefrom
JP2004223710A (ja) * 2003-01-23 2004-08-12 Akustica Inc 基板上に構造物を形成して音響接続するプロセス
US20040207074A1 (en) * 2003-04-16 2004-10-21 The Regents Of The University Of California Metal MEMS devices and methods of making same
WO2007018813A2 (en) * 2005-07-27 2007-02-15 Freescale Semiconductor Wide and narrow trench formation in high aspect ratio mems
US7524767B2 (en) * 2005-09-29 2009-04-28 Delphi Technologies, Inc. Method for manufacturing a micro-electro-mechanical structure
CN101559916A (zh) * 2009-04-28 2009-10-21 北京大学 一种掩蔽微结构的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169323B2 (en) * 2002-11-08 2007-01-30 3M Innovative Properties Company Fluorinated surfactants for buffered acid etch solutions
US7026184B2 (en) * 2003-02-26 2006-04-11 Carnegie Mellon University Method of fabricating microstructures and devices made therefrom
US7458263B2 (en) * 2003-10-20 2008-12-02 Invensense Inc. Method of making an X-Y axis dual-mass tuning fork gyroscope with vertically integrated electronics and wafer-scale hermetic packaging
US6939473B2 (en) * 2003-10-20 2005-09-06 Invensense Inc. Method of making an X-Y axis dual-mass tuning fork gyroscope with vertically integrated electronics and wafer-scale hermetic packaging
GB0330010D0 (en) * 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
US7250353B2 (en) * 2005-03-29 2007-07-31 Invensense, Inc. Method and system of releasing a MEMS structure
KR100842730B1 (ko) * 2007-01-16 2008-07-01 삼성전자주식회사 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법
US7851247B2 (en) * 2008-09-15 2010-12-14 United Microelectronics Corp. Method of fabricating micro-electromechanical system microphone structure
JP5592087B2 (ja) * 2009-08-06 2014-09-17 ローム株式会社 半導体装置及び半導体装置の製造方法
US8030112B2 (en) * 2010-01-22 2011-10-04 Solid State System Co., Ltd. Method for fabricating MEMS device
US7998776B1 (en) * 2010-06-10 2011-08-16 Memsensing Microsystems Technology Co., Ltd. Methods for manufacturing MEMS sensor and thin film thereof with improved etching process

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316979A (en) * 1992-01-16 1994-05-31 Cornell Research Foundation, Inc. RIE process for fabricating submicron, silicon electromechanical structures
EP1087445A1 (en) * 1999-01-13 2001-03-28 Mitsubishi Denki Kabushiki Kaisha Inertia force sensor and method for producing inertia force sensor
US6458615B1 (en) * 1999-09-30 2002-10-01 Carnegie Mellon University Method of fabricating micromachined structures and devices formed therefrom
JP2004223710A (ja) * 2003-01-23 2004-08-12 Akustica Inc 基板上に構造物を形成して音響接続するプロセス
US20040207074A1 (en) * 2003-04-16 2004-10-21 The Regents Of The University Of California Metal MEMS devices and methods of making same
WO2007018813A2 (en) * 2005-07-27 2007-02-15 Freescale Semiconductor Wide and narrow trench formation in high aspect ratio mems
US7524767B2 (en) * 2005-09-29 2009-04-28 Delphi Technologies, Inc. Method for manufacturing a micro-electro-mechanical structure
CN101559916A (zh) * 2009-04-28 2009-10-21 北京大学 一种掩蔽微结构的制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105324329A (zh) * 2013-05-02 2016-02-10 罗伯特·博世有限公司 单片cmos-mems麦克风及制造方法
US9758370B2 (en) 2013-05-02 2017-09-12 Robert Bosch Gmbh Monolithic CMOS-MEMS microphones and method of manufacturing
CN104418291A (zh) * 2013-08-27 2015-03-18 英飞凌科技股份有限公司 封装的mems器件
US9584889B2 (en) 2013-08-27 2017-02-28 Infineon Technologies Ag System and method for packaged MEMS device having embedding arrangement, MEMS die, and grille
CN104671195A (zh) * 2013-11-28 2015-06-03 鑫创科技股份有限公司 用于释放微机电系统装置中的隔膜的方法
CN104671195B (zh) * 2013-11-28 2017-04-12 鑫创科技股份有限公司 用于释放微机电系统装置中的隔膜的方法
CN105439072A (zh) * 2014-08-14 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN105439072B (zh) * 2014-08-14 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Also Published As

Publication number Publication date
US8093087B2 (en) 2012-01-10
US8030112B2 (en) 2011-10-04
US20110300659A1 (en) 2011-12-08
CN102134054B (zh) 2013-06-12
US20110183456A1 (en) 2011-07-28

Similar Documents

Publication Publication Date Title
CN102134054B (zh) 用于制造微机电系统装置的方法
KR101710826B1 (ko) 반도체 디바이스의 형성 방법
JP5602761B2 (ja) 分離した微細構造を有する微小電気機械システムデバイス及びその製造方法
US9908771B2 (en) Inertial and pressure sensors on single chip
JP2014523815A (ja) 環境に曝露される部分を備える封止型ｍｅｍｓデバイスのための工程
TWI710519B (zh) 感測器裝置及其製造方法
US9194882B2 (en) Inertial and pressure sensors on single chip
US10766763B2 (en) Sidewall stopper for MEMS device
US20070298532A1 (en) Micro-Electro-mechanical (MEMS) encapsulation using buried porous silicon
CN104627948A (zh) 微机械传感器设备以及相应的制造方法
US9029178B2 (en) Method for producing a device comprising cavities formed between a suspended element resting on insulating pads semi-buried in a substrate and this substrate
CN105704622A (zh) 用于电容式传声器隔膜的支撑设备
US7531424B1 (en) Vacuum wafer-level packaging for SOI-MEMS devices
TWI782345B (zh) 雙微機電系統及其製造方法
EP3009793B1 (en) Method of fabricating piezoelectric mems device
US8853850B2 (en) MEMS packaging scheme using dielectric fence
US20220242722A1 (en) Stress isolation using three-dimensional trenches

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant