CN102122180B - 一种基于fpga的飞轮模拟器 - Google Patents

Abstract

一种基于FPGA的飞轮模拟器，涉及到卫星仿真技术领域中的飞轮仿真技术。本发明解决了现有采用数字信号处理器DSP实现的运算速度慢且输出结果精度低的问题。本发明采用Verilog HDL语言，利用IP核作为乘法、除法和加法等基本计算单元，根据四阶龙格-库塔法的求解过程构建三个运算模块，其中转速运算模块用于发送调用命令给K_n运算模块启动一次龙格-库塔迭代运算，并获得转速结果ω_out；K_n运算模块用于在接收到转速运算模块发送的调用命令时，连续四次发送调用命令给f(x，y)，获得四个参数K₁、K₂、K₃和K₄；f(x，y)运算模块用于在接收到K_n运算模块发送的调用命令时，计算获得参数K_n。本发明所述的飞轮模拟器响应速度快、输出结果精度高。

Description

一种基于FPGA的飞轮模拟器

技术领域

本发明是FPGA的一种应用技术，具体涉及到卫星仿真技术领域中的飞轮仿真技术。

技术背景

卫星姿态控制系统包括姿态敏感器、姿态控制器和执行机构三个组成部分，用来完成卫星的姿态控制。姿态敏感器(如太阳敏感器、星敏感器、地球敏感器等)是用于获取卫星当前姿态信息的；姿态控制器用于分析处理姿态敏感器获取的当前姿态信息，并根据需求产生对执行机构的控制指令；执行机构(如飞轮、磁力矩器、推力器等)用于根据姿态控制器产生的控制指令做出相应的动作，调整卫星姿态。卫星姿态控制系统各部分的连接关系如图1所示。

上述执行机构中的飞轮是一种重要的执行机构，在卫星仿真测试系统中，出于成本等因素的考虑，常使用模拟器代替真实飞轮完成仿真测试任务。在飞轮模拟器中，通过对飞轮数学模型的求解，得到飞轮的转速数据，模拟真实飞轮的转速输出。卫星飞轮的数学模型为：

$J\frac{\mathrm{d\ω}}{\mathrm{dt}}=K_t\frac{U}{R}-(K_v\mathrm{\ω}+K_t\frac{K_e\mathrm{\ω}}{R})-T_d\mathrm{sgn}\left(\mathrm{\ω}\right)---\left(1\right)$

式中，U表示飞轮控制电压，ω表示飞轮输出转速，J表示飞轮转动惯量，T_d表示飞轮阻力力矩，K_t表示飞轮电机力矩系数，K_e表示飞轮反电势系数，K_v表示飞轮粘性摩擦系数，R表示飞轮内阻，sgn()为符号函数，通过控制飞轮控制电压U的改变可以控制飞轮的输出转速ω。

由飞轮的数学模型可知，该飞轮模型是飞轮输出转速ω关于时间t的常微分方程，对飞轮模型的求解就是对常微分方程的求解。在飞轮模拟器的设计中，一般采用嵌入式处理器(比如DSP、单片机等)作为运算器件，用来完成飞轮模型的解算。常用的嵌入式处理器只能够进行数字运算，这就要求在求解飞轮模型的过程中采用常微分方程的数值解法。

四阶龙格-库塔法(Runge-Kutta)是实际应用中最常采用的求解常微分方程的数值解法。将待求解的微分方程写成：

$\frac{\mathrm{dy}}{\mathrm{dx}}=f(x,y)---\left(2\right)$

则飞轮的数学模型为：

$f(t,\mathrm{\ω})=[K_t\frac{U}{R}-(K_v\mathrm{\ω}+K_t\frac{K_e\mathrm{\ω}}{R})-T_d\mathrm{sgn}\left(\mathrm{\ω}\right)]/J---\left(3\right)$

则四阶龙格-库塔法可为下述5个公式表示：

$y_{n+1}=y_n+\frac{h}{6}(K_1+2K_2+2K_3+K_4)---\left(4\right)$

K₁＝f(x_n，y_n)        (5)

$K_2=f(x_n+\frac{h}{2},y_n+\frac{h}{2}{K}_1)---\left(6\right)$

$K_3=f(x_n+\frac{h}{2},y_n+\frac{h}{2}{K}_2)---\left(7\right)$

K₄＝f(x_n+h，y_n+hK₃)  (8)

其中，h为计算步长，为常数，y_n为前一次迭代的输出结果，y_n+1为本次迭代的输出结果，根据函数f(x，y)，按照式(5)～式(8)求出K₁～K₄，代入式(4)，即可求出本次迭代的输出结果。

由式(4)～式(8)可知，采用四阶龙格-库塔法求解微分方程数值解的过程中涉及到很多的乘法、除法和加法等运算。一般常采用数字信号处理器DSP(Digital Signal Processor)作为运算器件，以C语言为基础，很容易通过软件实现乘法、除法和加法运算，使软件的编写相对容易，但是对于定点制的DSP，求解的速度和精度都将有一定的损失，使得飞轮模拟器的运算速度慢、输出结果速度慢，且输出结果精度低。

发明内容

为了解决现有采用数字信号处理器DSP实现的运算速度慢且输出结果精度低的问题，本发明提出一种基于FPGA的飞轮模拟器。

一种基于FPGA的飞轮模拟器采用FPGA实现，所述FPGA中包括三个运算模块，所述三个运算模块分别是f(x，y)运算模块、K_n运算模块和转速运算模块；

所述转速运算模块用于发送调用命令给K_n运算模块启动一次龙格-库塔迭代运算，还用于根据接收到的参数信息计算得本次迭代运算结果信息，并将所述本次迭代结果信息作为上一次迭代结果ω_in发送给发K_n运算模块，同时，还将所述本次迭代结果信息作为飞轮模型的转速结果ω_out输出；

所述K_n运算模块用于在接收到转速运算模块3发送的调用命令时，连续四次发送调用命令给f(x，y)，并分别获得四个参数K₁、K₂、K₃和K₄，还用于将获得的四个参数发送给转速运算模块；

所述f(x，y)运算模块用于在接收到Kn运算模块发送的调用命令时，计算获得参数K_n给K_n运算模块。

本发明采用FPGA构建基于四阶龙格-库塔法的硬件架构，实现仿真模拟飞轮的运行状态。本发明所述的系统适用于在卫星仿真测试系统或其他测试系统中仿真卫星飞轮实体。

本发明采用现场可编程门阵列FPGA(Field Programmable Gate Array)作为运算器件实现飞轮模型的求解过程，乘法、加法和除法等基本运算由浮点制IP核完成，具有浮点运算能力，相对于定点DSP，在速度和精度上有所提高。尤其在某些必须采用FPGA作为运算器件的情况下(比如要求可重构功能等)，只能够用FPGA基本的定点制或浮点制乘法、除法和加法运算单元实现飞轮模型的解算。

本发明采用FPGA为硬件基础实现飞轮模型的优点有：

1)、采用硬件实现飞轮数学模型的求解过程，缩短了运算时间。

与常用的定点DSP相比，采用FPGA实现飞轮模型求解的运算速度更快、运算精度更高，进而使得本发明所述的飞轮模拟器的响应速度快。

2)、可实现模型内部并行运算，并且可以在FPGA资源足够的情况下，实现多个模型并行求解。

3)、可以通过改变IP核的类别，实现定点制、单精度浮点制或双精度浮点制运算，满足不同的运算精度要求。

4)、只采用FPGA为控制器的测试设备中使用时，不用为完成模型求解功能专门添加DSP等运算器件，简化硬件电路。针对在某些只采用FPGA做处理器的系统中，只需要在FPGA内部直接实现飞轮模型的求解，无需为求解飞轮模型需要外扩DSP或单片机等运算器件，降低了开发成本。

在嵌入式系统中，很多微分方程求解的实现方法都采用以C语言为基础的微处理器作为硬件基础，本发明可采用Verilog HDL语言实现，以FPGA为硬件基础实现飞轮数学模型的解算，将使飞轮模型的解算更加快速，结果更加精确，在测试过程中可以体现该方法的各项优势。

附图说明

图1是现有卫星姿态控制系统中各部分连接关系示意图。图2是本发明所述的一种基于FPGA的飞轮模拟器的逻辑结构示意图。图3是f(x，y)运算模块的逻辑结构示意图。图4是K_n运算模块的逻辑结构示意图。图5是转速运算模块3的逻辑结构示意图。

具体实施方式

具体实施方式一：本实施方式所述的一种基于FPGA的飞轮模拟器采用FPGA实现，所述FPGA中包括三个运算模块，所述三个运算模块分别是f(x，y)运算模块1、K_n运算模块2和转速运算模块3；

所述转速运算模块3用于发送调用命令给K_n运算模块2启动一次龙格-库塔迭代运算，还用于根据接收到的参数信息计算得本次迭代运算结果信息，并将所述本次迭代结果信息作为上一次迭代结果ω_in发送给发K_n运算模块2，同时，还将所述本次迭代结果信息作为飞轮模型的转速结果ω_out输出；

所述K_n运算模块2用于在接收到转速运算模块3发送的调用命令时，连续四次发送调用命令给f(x，y)运算模块1，并分别获得四个参数K₁、K₂、K₃和K₄，还用于将获得的四个参数发送给转速运算模块3；

所述f(x，y)运算模块1用于在接收到K_n运算模块2发送的调用命令时，计算获得参数K_n给K_n运算模块2。

具体实施方式二：本实施方式是对具体实施方式一所述的一种基于FPGA的飞轮模拟器中的转速运算模块3的结构做进一步限定，本实施方式所述的转速运算模块3由第五加法器16、第六加法器17、第七加法器19、第八加法器21、第五乘法器18和第六乘法器20组成，由K_n运算模块2输入的K₁和K₂作为第五加法器16的输入信息，所述第五加法器16输出和信息给第七加法器19；由K_n运算模块2输入的K₃和K₄作为第六加法器17的输入信息，所述第六加法器17输出和信息给第五乘法器18，所述第五乘法器18将输入信息与2相乘之后输出乘法结果信息给第七加法器19，所述第七加法器19输出和结果给第六乘法器20，所述第六乘法器20将输入信息与h/6相乘之后输出乘法结果给第八加法器21，所述第八加法器21将输入信息与上次迭代结果ω_in相加后输出和结果信息作为本次迭代结果ω_out，同时所述和结果信息还作为下一次迭代运算的上次迭代结果。

所述转速运算模块3，通过调用K_n运算模块2获得计算本次龙格-库塔迭代输出转速所需的K₁～K₄的值，然后按照公式(4)，将K₁、K₂、K₃、K₄和上次迭代的输出结果ω_in作为输入，即可计算出本次迭代的转速输出ω_out。至此，完成了一次龙格-库塔迭代的全部运算过程。将ω_out作为下次迭代运算过程中的上次迭代的输出结果的输入信息，如此反复迭代，即可得到不同时刻飞轮输出的转速数据。本实施方式所述的转速运算模块3参见图5所示。

具体实施方式三：本实施方式是对具体实施方式一所述的一种基于FPGA的飞轮模拟器中的K_n运算模块2的结构的进一步限定，本实施方式所述的K_n运算模块2由选择器15、第四乘法器13和第四加法器14组成，所述第四乘法器13接收f(x，y)运算模块1的输出结果K_out，DT作为所述第四乘法器13的输入信息，所述第四乘法器13输出乘法结果给第四加法器14，转速运算模块3输出的上次迭代的输出结果ω_in同时作为所述第四加法器14和第四选择器15的输入信息，所述第四加法器14输出和信息给选择器15，所述选择器15输出的选择结果信息ω_k作为K_n运算模块2的输出信息给f(x，y)运算模块1；

所述K_n运算模块2用于在接收到转速运算模块3发送的调用命令时，连续四次发送调用命令给f(x，y)的过程为：

第一次发送调用命令时，选择器15选择上次迭代的输出结果ω_in作为选择器15输出的选择结果信息ω_k，将本次调用获得的f(x，y)运算模块1的输出结果K_out作为参数K₁存储；

第二次发送调用命令时，DT取值为h/2，选择器15选择第四加法器14输出的和信息作为选择器15输出的选择结果信息ω_k，将本次调用获得的f(x，y)运算模块1的输出结果K_out作为参数K₂存储；

第三次发送调用命令时，DT取值为h/2，选择器15选择第四加法器14输出的和信息作为选择器15输出的选择结果信息ω_k，将次调用获得的f(x，y)运算模块1的输出结果K_out作为参数K₃存储；

第四次发送调用命令时，DT取值为h，选择器15选择第四加法器14输出的和信息作为K₂选择器15输出的选择结果信息ω_k，将本次调用获得的f(x，y)运算模块1的输出结果K_out作为参数K₄存储，并将所有存储的参数K₁、K₂、K₃、K₄同时输出给转速运算模块3。

所述K_n运算模块2是用于计算获得K₁、K₂、K₃和K₄的。在进行龙格-库塔迭代过程中，需要求解出K₁、K₂、K₃和K₄的值，K_n运算模块2用来实现该功能。在实际应用中，采用反复调用四次f(x，y)运算模块1的方法，依次得到K₁、K₂、K₃和K₄的值。本实施方式所述的K_n运算模块2的结构图参见图4所示。

具体实施方式四：本实施方式是对具体实施方式一所述的一种基于FPGA的飞轮模拟器中的f(x，y)运算模块1的结构的进一步限定，本实施方式所述的f(x，y)运算模块1由第一乘法器4、第二乘法器9、第三乘法器12、第一除法器5、第二除法器10、第三除法器8、第一加法器11、第二加法器6和第三加法器7组成；

飞轮电机力矩系数K_t同时作为第一乘法器4和第二乘法器9的输入信号，飞轮控制电压U是第一乘法器4的输入信号，第一乘法器4输出乘法结果信息给第一除法器5，飞轮反电势系数K_e是第二乘法器9的输入信号，所述第二乘法器9输出乘法结果给第二除法器10；

飞轮内阻R同时作为第一除法器5和第二除法器10的输入信号，第一除法器5输出除法结果给第二加法器6；第二除法器10输出除法结果给第一加法器11；

飞轮粘性摩擦系数K_v作为第一加法器11的输入信号，所述第一加法器11输出和结果给第三乘法器12，K_n运算模块2的选择器15输出结果信息ω_k给所述第三乘法器12，所述第三乘法器12输出乘法结果给第二加法器6；

所述第二加法器6输出和结果给第三加法器7，飞轮阻力力矩T_d作为所述第三加法器7的输入信号，所述第三加法器7输出和结果给第三除法器8；飞轮转动惯量J作为所述第三除法器8的输入信息，所述第三除法器8输出除法结果K_out作为f(x，y)运算模块1的输出结果输出给K_n运算模块2。

f(x，y)运算模块1是用于求解函数f(x，y)的，由龙格-库塔法的求解公式可知，在计算K₁、K₂、K₃和K₄的过程中，都要用到函数f(x，y)，所以将求解函数f(x，y)的过程作为一个运算模块，即为f(x，y)运算模块1。

将时间t作为变量x，将飞轮转速ω作为变量y，则飞轮的数学模型为：

$f(t,\mathrm{\ω})=[K_t\frac{U}{R}-(K_v\mathrm{\ω}+K_t\frac{K_e\mathrm{\ω}}{R})-T_d\mathrm{sgn}\left(\mathrm{\ω}\right)]/J$

本实施方式根据上述数学模型设计f(x，y)运算模块1的结构参见图3所示。

本发明可以采用Verilog HDL语言实现，利用IP核作为乘法、除法和加法等基本计算单元，进而实现上述个实施方式中的运算模块。

Claims (4)

1.一种基于FPGA的飞轮模拟器，其特征在于它采用FPGA实现，所述FPGA中包括三个运算模块，所述三个运算模块分别是f(x，y)运算模块(1)、K_n运算模块(2)和转速运算模块(3)，

所述转速运算模块(3)用于发送调用命令给K_n运算模块(2)启动一次龙格-库塔迭代运算，还用于根据接收到的参数信息计算得本次迭代运算结果信息，并将所述本次迭代结果信息作为上一次迭代结果ω_in发送给发K_n运算模块(2)，同时，还将所述本次迭代结果信息作为飞轮模型的转速结果ω_out输出；

所述K_n运算模块(2)用于在接收到转速运算模块(3)发送的调用命令时，连续四次发送调用命令给f(x，y)运算模块(1)，并分别获得四个参数K₁、K₂、K₃和K₄，还用于将获得的四个参数发送给转速运算模块(3)；

所述f(x，y)运算模块(1)用于在接收到K_n运算模块(2)发送的调用命令时，计算获得参数K_n给K_n运算模块(2)。

2.根据权利要求1所述的一种基于FPGA的飞轮模拟器，其特征在于，所述转速运算模块(3)由第五加法器(16)、第六加法器(17)、第七加法器(19)、第八加法器(21)、第五乘法器(18)和第六乘法器(20)组成，由K_n运算模块(2)输入的K₁和K₂作为第五加法器(16)的输入信息，所述第五加法器(16)输出和信息给第七加法器(19)；由K_n运算模块(2)输入的K₃和K₄作为第六加法器(17)的输入信息，所述第六加法器(17)输出和信息给第五乘法器(18)，所述第五乘法器(18)将输入信息与2相乘之后输出乘法结果信息给第七加法器(19)，所述第七加法器(19)输出和结果给第六乘法器(20)，所述第六乘法器(20)将输入信息与h/6相乘之后输出乘法结果给第八加法器(21)，所述第八加法器(21)将输入信息与上次迭代结果ω_in相加后输出和结果信息作为本次迭代结果ω_out，同时所述和结果信息还作为下一次迭代运算的上次迭代结果，h为计算步长，为常数。

3.根据权利要求1所述的一种基于FPGA的飞轮模拟器，其特征在于，所述K_n运算模块(2)由选择器(15)、第四乘法器(13)和第四加法器(14)组成，所述第四乘法器(13)接收f(x，y)运算模块(1)的输出结果K_out，DT作为所述第四乘法器(13)的输入信息，所述第四乘法器(13)输出乘法结果给第四加法器(14)，转速运算模块(3)输出的上次迭代的输出结果ω_in同时作为所述第四加法器(14)和第四选择器(15)的输入信息，所述第四加法器(14)输出和信息给选择器(15)，所述选择器(15)输出的选择结果信息ω_k作为K_n运算模块(2)的输出信息给f(x，y)运算模块(1)；

所述K_n运算模块(2)用于在接收到转速运算模块(3)发送的调用命令时，连续四次发送调用命令给f(x，y)的过程为：

第一次发送调用命令时，选择器(15)选择上次迭代的输出结果ω_in作为选择器(15)输出的选择结果信息ω_k，将本次调用获得的f(x，y)运算模块(1)的输出结果K_out作为参数K₁存储；

第二次发送调用命令时，DT取值为h/2，选择器(15)选择第四加法器(14)输出的和信息作为选择器(15)输出的选择结果信息ω_k，将本次调用获得的f(x，y)运算模块(1)的输出结果K_out作为参数K₂存储；

第三次发送调用命令时，DT取值为h/2，选择器(15)选择第四加法器(14)输出的和信息作为选择器(15)输出的选择结果信息ω_k，将次调用获得的f(x，y)运算模块(1)的输出结果K_out作为参数K₃存储；

第四次发送调用命令时，DT取值为h，选择器(15)选择第四加法器(14)输出的和信息作为K₂选择器(15)输出的选择结果信息ω_k，将本次调用获得的f(x，y)运算模块(1)的输出结果K_out作为参数K₄存储，并将所有存储的参数K₁、K₂、K₃、K₄同时输出给转速运算模块(3)；h为计算步长，为常数。

4.根据权利要求1所述的一种基于FPGA的飞轮模拟器，其特征在于，所述f(x，y)运算模块(1)由第一乘法器(4)、第二乘法器(9)、第三乘法器(12)、第一除法器(5)、第二除法器(10)、第三除法器(8)、第一加法器(11)、第二加法器(6)和第三加法器(7)组成，

飞轮电机力矩系数K_t同时作为第一乘法器(4)和第二乘法器(9)的输入信号，飞轮控制电压U是第一乘法器(4)的输入信号，第一乘法器(4)输出乘法结果信息给第一除法器(5)，飞轮反电势系数K_e是第二乘法器(9)的输入信号，所述第二乘法器(9)输出乘法结果给第二除法器(10)，

飞轮内阻R同时作为第一除法器(5)和第二除法器(10)的输入信号，第一除法器(5)输出除法结果给第二加法器(6)；第二除法器(10)输出除法结果给第一加法器(11)；

飞轮粘性摩擦系数K_v作为第一加法器(11)的输入信号，所述第一加法器(11)输出和结果给第三乘法器(12)，K_n运算模块(2)的选择器(15)输出结果信息ω_k给所述第三乘法器(12)，所述第三乘法器(12)输出乘法结果给第二加法器(6)；

所述第二加法器(6)输出和结果给第三加法器(7)，飞轮阻力力矩T_d作为所述第三加法器(7)的输入信号，所述第三加法器(7)输出和结果给第三除法器(8)；飞轮转动惯量J作为所述第三除法器(8)的输入信息，所述第三除法器(8)输出除法结果K_out作为f(x，y)运算模块(1)的输出结果输出给K_n运算模块(2)。

Images