CN102117253B - 同地址i2c器件复用系统及其方法 - Google Patents
同地址i2c器件复用系统及其方法 Download PDFInfo
- Publication number
- CN102117253B CN102117253B CN 201010615669 CN201010615669A CN102117253B CN 102117253 B CN102117253 B CN 102117253B CN 201010615669 CN201010615669 CN 201010615669 CN 201010615669 A CN201010615669 A CN 201010615669A CN 102117253 B CN102117253 B CN 102117253B
- Authority
- CN
- China
- Prior art keywords
- signal
- clock signal
- sub
- network
- triode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明公开了一种同地址I2C器件复用系统，它的CPU发出多路选通信号，每路选通信号分别接入对应的子网络的选通信号输入端，I2C控制单元的时钟信号输出端分别连接每个子网络的时钟信号输入端，每个子网络的时钟信号输出端连接一个I2C从器件，子网络通过接收到的选通信号来控制进入对应I2C从器件的时钟信号是否输出；所述每个I2C从器件的数据信号端连接I2C控制单元的数据信号端。复用方法，CPU发出选通信号，选通信号进入非门；当该信号为低电平时，非门输出高电平，时钟信号被放大后输入I2C从器件，触发CPU与I2C从器件进行数据交换；当选通信号为高电平信号时，非门输出低电平信号，无法触发CPU与I2C从器件间的数据交换。本发明具有占用系统资源少，结构简单，成本低的优点。
Description
技术领域
本发明涉及通信领域的I2C器件技术领域，具体涉及一种同地址I2C器件复用系统及其方法。
技术背景
I2C(Inter-Integrated Circuit)器件的接口具有信号少，操作简便的特点。在计算机网络通信设备中，I2C器件的应用越来越多。在I2C器件的应用中会用到多个同一器件地址且不可配置的I2C从器件。上述情况下，如果按照标准的I2C器件连接结构，将会无法区分每一个器件。
现有技术解决上述问题一般是给每个I2C从器件提供一个I2C接口，处理器在对每个接口分别进行操作。这种方式的缺点是占用系统资源多，I2C从器件超过一定数量后，会占用大量的系统硬件资源，且上述方式的结构复杂，所需要的成本较高。目前市面上专用的多路I2C复用芯片价格普遍比较高，且拓展的容性有限；另外，出现的其它复用方法，一般都需要CPLD(Complex Programmable Logic Device复杂可编程逻辑器件)芯片进行支持，该芯片的成本较高，且控制逻辑设计复杂。
发明内容
本发明的目的是针对上述技术问题，提供一种占用系统资源少，成本较低，能突破容性限制且容易实现的同地址I2C器件复用系统及其方法。
为实现此目的，本发明所设计的一种同地址I2C器件复用系统，包括具有I2C控制单元的CPU，多个I2C从器件，其特征在于：它还包括I2C时钟电路复用网络，该I2C时钟电路复用网络包括多个子网络，每个子网络对应一个I2C从器件，CPU发出多路选通信号，每路选通信号分别接入对应的子网络的选通信号输入端，I2C控制单元的时钟信号输出端分别连接每个子网络的时钟信号输入端，每个子网络的时钟信号输出端连接一个I2C从器件，所述子网络通过接收到的选通信号，来控制进入对应I2C从器件的时钟信号是否输出；所述每个I2C从器件的数据信号端连接I2C控制单元的数据信号端。
实施例1中，所述每个子网络包括非门、与门和电阻R1(电阻R1在这里作为I2C从器件的可控上拉电阻)，其中，非门的输入端接入一路选通信号，非门的输出端连接电阻R1的一端，电阻R1的另一端连接与门的输出端，与门的输出端连接相应的一个I2C从器件的时钟信号输入端，每个与门的第一输入脚均连接I2C控制单元的时钟信号输出端，与门的第二输入脚通过上拉电阻R0连接电源VCC，与门的输出端在选通信号的控制下输出时钟信号。
实施例2中，所述每个子网络包括非门、电阻R1～R5、二极管D1～D3、三极管Q1～Q3，其中，非门的输入端接入一路选通信号，非门的输出端通过电阻R1连接三极管Q3的集电极，三极管Q3的发射极接地，三极管Q3的基极通过电阻R5接地，三极管Q3的基极还连接三极管Q2的发射极，三极管Q2的集电极通过电阻R4连接电源VCC，三极管Q2的基极通过电阻R3连接电源VCC，三极管Q2的基极还连接三极管Q1的集电极，三极管Q1的发射极连接二极管D3的正极，二极管D3的负极接地，三极管Q1的基极通过电阻R2连接电源VCC，三极管Q1的基极连接二极管D2的正极，二极管D2的负极连接二极管D1的负极，二极管D1的正极接地，二极管D2的负极连接I2C控制单元的时钟信号输出端，三极管Q3的集电极连接相应的一个I2C从器件的时钟信号输入端。
所述电阻R1为可控上拉电阻R1(实例1和实例2中可控上拉电阻R1的同时担当两个角色，一是可控上拉电阻；二是放大电路集电极电阻)
优选的，所述电阻R1的阻值范围为500～1500欧姆。
较佳的，电阻R1的阻值为1000欧姆。
本发明所设计的一种同地址I2C器件复用方法，其特征在于，它包括如下步骤：
步骤1)CPU发出多路选通信号，每路选通信号进入对应的I2C时钟电路复用网络的子单元中的非门，CPU的I2C控制单元输出时钟信号，时钟信号进入所述子单元中的与门的一个输入端，电源VCC提供的电源通过上拉电阻R0进入所述与门的另一个输入端；
步骤2)当选通信号为低电平信号时，所述非门输出高电平信号，通过可控上拉电阻R1后和所述与门的输出端形成了一个耦合放大电路的输出级，时钟信号被放大后输入对应的I2C从器件，时钟信号进入I2C从器件后触发CPU与I2C从器件进行数据交换；
步骤3)当选通信号为高电平信号时，所述非门输出低电平信号，该低电平信号使得与门输出端处于接地状态，无法输出时钟信号，也无法触发CPU与I2C从器件间的数据交换，以上步骤完成了同地址I2C器件的复用。
实施例1的工作原理为：如图1～2所示，先通过CPU进行选通操作，选通的通道输出低电平选通信号，该低电平选通信号作为非门的输入电平，驱动非门输出高电平；当非门的输入端输入低电平时，非门输出电压接近电源电压VCC，当非门的输入端输入高电平时，则其输出电压为零。非门的输出端经由一个1000欧姆(1/4W)阻值的可控上拉电阻R1接至与门输出端。
当选通信号驱动非门输出高电平时，非门的输出级电路和与门输出级电路一起形成了一个放大电路的输出级。
当与门第二输入脚接入上拉电阻R0后，为放大电路提供了的电压供给。非门输出级电路和与门输出级电路一起形成了放大电路的输出级。
因此，I2C时钟信号经由非门的输入端输入，经过整个放大电路后，有效放大了I2C时钟信号，由与门的输出端输出。
当不被选通时，即选通信号输出为高电平时，非门的输出为低电平，相当于此时整个放大电路接地，整个放大电路不工作，所以与门的输出端无I2C时钟信号的输出。
实施例2的工作原理与实施例1基本相同，不同之处在于：如图3所示，上述与门电路由分离元件替换，当非门输入低电平时，非门输出的高电平信号与三极管Q3的集电极组成放大电路的输出级，可放大输出I2C时钟信号；当非门输入高电平时，非门输出的低电平信号使三极管Q3的集电极相当于接地，不输出I2C时钟信号。
由上述原理可知，同地址I2C器件复用系统控制每一路芯片的I2C时钟信号的输出，从而达到复用同地址I2C芯片的目的。I2C的数据信号SDA则可以直接连接在一起。
本发明的优点在于：通过CPU发出的选通信号进入I2C时钟电路复用网络后控制各路时钟信号的输出，从而实现多个I2C从器件数据信号的复用，I2C时钟信号被复用电路网络隔离使得I2C可以突破传统的容性限制，挂接更多的I2C负载，这种结构具有占用系统资源少，结构简单，成本低的优点。
附图说明
图1为本发明的原理框图；
图2为本发明中I2C时钟电路复用网络的原理图；
图3为本发明中子网络的电路图；
其中，1-非门，2-与门。
具体实施方式
以下结合附图和实施例对本发明作进一步的详细说明：
如图1～2所述的一种同地址I2C器件复用系统，包括具有I2C控制单元的CPU，多个I2C从器件(1～n)，其特征在于：它还包括I2C时钟电路复用网络，该I2C时钟电路复用网络包括多个子网络，每个子网络对应一个I2C从器件，CPU发出多路选通信号，每路选通信号分别接入对应的子网络的选通信号输入端，I2C控制单元的时钟信号输出端分别连接每个子网络的时钟信号输入端，每个子网络的时钟信号输出端连接一个I2C从器件，子网络通过接收到的选通信号来控制进入对应I2C从器件的时钟信号是否输出；所述每个I2C从器件的数据信号端连接I2C控制单元的数据信号端。
上述技术方案中的子网络可由两种方式实施，下面给出两种实施例：
实施例1：每个子网络依据元器件成本考虑可以由门电路实现，它包括非门1、与门2和电阻R1，其中，非门1的输入端接入一路选通信号，非门1的输出端连接电阻R1的一端，电阻R1的另一端连接与门2的输出端，与门2的输出端连接相应的一个I2C从器件的时钟信号输入端，每个与门2的第一输入脚均连接I2C控制单元的时钟信号输出端，与门2的第二输入脚通过上拉电阻R0连接电源VCC，与门2的输出端在选通信号的控制下输出时钟信号。电阻R1的阻值范围为500～1500欧姆，优选为1000欧姆。上述电阻R1为可控上拉电阻R1。
实施例1中，一般I2C器件的控制时钟频率并不高，标准的I2C时钟频率多在50KHz左右，高速I2C多在100～400KHz，幅度在几百mV。采用实施例1中的门内部电路耦合的设计可实现时钟信号的传递控制。并且，OC(集电极开路)与门内部电路的第一级实现CPU发出的I2C时钟信号交流耦合输入。最后一级接可控上拉电阻R1后，在末级构成了一个放大电路，使得I2C时钟电路复用网络的每个子网输出时钟与CPU发出的时钟频率一致，幅度比略大于1∶1，I2C时钟信号经电路复用网络后，没有衰减损失并得到略微放大。
实施例2：每个子网络依据元器件成本考虑还可以由门电路和分离元件的组合实现，它包括非门1、电阻R1～R5、二极管D1～D3、三极管Q1～Q3，其中，非门1的输入端接入一路选通信号，非门1的输出端通过电阻R1连接三极管Q3的集电极，三极管Q3的发射极接地，三极管Q3的基极通过电阻R5接地，三极管Q3的基极还连接三极管Q2的发射极，三极管Q2的集电极通过电阻R4连接电源VCC，三极管Q2的基极通过电阻R3连接电源VCC，三极管Q2的基极还连接三极管Q1的集电极，三极管Q1的发射极连接二极管D3的正极，二极管D3的负极接地，三极管Q1的基极通过电阻R2连接电源VCC，三极管Q1的基极连接二极管D2的正极，二极管D2的负极连接二极管D1的负极，二极管D1的正极接地，二极管D2的负极连接I2C控制单元的时钟信号输出端，三极管Q3的集电极连接相应的一个I2C从器件的时钟信号输入端。上述电阻R1的阻值范围为500～1500欧姆优选为1000欧姆。上述电阻R1为可控上拉电阻R1。
上述技术方案中，非门优选为74LS04芯片，与门优选为74LS09芯片。
实施例2中，每个子网络输出时钟幅度与CPU发出的时钟的幅度比可以根据需求来调整放大电路的放大增益，具有灵活性更好的优点。
本发明所设计的一种同地址I2C器件复用方法，它包括如下步骤：
步骤1)CPU发出多路选通信号，每路选通信号进入对应的I2C时钟电路复用网络的子单元中的非门1，CPU的I2C控制单元输出时钟信号SCL，时钟信号SCL进入所述子单元中的与门2的一个输入端，电源VCC提供的电源通过上拉电阻R0进入所述与门2的另一个输入端；
步骤2)当选通信号为低电平信号时，所述非门1输出高电平信号，通过可控上拉电阻R1后和所述与门2的输出端形成了一个耦合放大电路的输出级，时钟信号SCL被放大后输入对应的I2C从器件，时钟信号SCL(1～n)进入I2C从器件后触发CPU与I2C从器件进行数据交换，图1中SDA为数据信号；
步骤3)当选通信号为高电平信号时，所述非门1输出低电平信号，该低电平信号使得与门2输出端处于接地状态，无法输出时钟信号SCL，也无法触发CPU与I2C从器件间的数据交换，以上步骤完成了同地址I2C器件的复用。本发明的同地址I2C器件复用方法比传统的基于CPLD或模拟开关的方式更加简便，且容易操作。
本发明进行静态工作点电压的测试后结果如下：
表1静态工作点电压统计表
对实例1进行I2C通信测试操作，CPU选用ARM2410，操作对象为4路TSEV01C I2C红外测温模块，测试结果如下：
表2I2C通信测试表
实验结果显示均满足同地址I2C器件复用的要求。
本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。
Claims (6)
1.一种同地址I2C器件复用系统，包括具有I2C控制单元的CPU，多个I2C从器件，其特征在于：它还包括I2C时钟电路复用网络，该I2C时钟电路复用网络包括多个子网络，每个子网络对应一个I2C从器件，CPU发出多路选通信号，每路选通信号分别接入对应的子网络的选通信号输入端，I2C控制单元的时钟信号输出端分别连接每个子网络的时钟信号输入端，每个子网络的时钟信号输出端连接一个I2C从器件，所述子网络通过接收到的选通信号，来控制进入对应I2C从器件的时钟信号是否输出；所述每个I2C从器件的数据信号端连接IWC控制单元的数据信号端，所述每个子网络包括非门、与门和电阻R1，其中，非门的输入端接入一路选通信号，非门的输出端连接电阻R1的一端，电阻R1的另一端连接与门的输出端，与门的输出端连接相应的一个I2C从器件的时钟信号输入端，每个与门的第一输入脚均连接I2C控制单元的时钟信号输出端，与门的第二输入脚通过上拉电阻R0连接电源VCC，与门的输出端在选通信号的控制下输出时钟信号。
2.一种同地址I2C器件复用系统，包括具有I2C控制单元的CPU，多个I2C从器件，其特征在于：它还包括I2C时钟电路复用网络，该I2C时钟电路复用网络包括多个子网络，每个子网络对应一个I2C从器件，CPU发出多路选通信号，每路选通信号分别接入对应的子网络的选通信号输入端，I2C控制单元的时钟信号输出端分别连接每个子网络的时钟信号输入端，每个子网络的时钟信号输出端连接一个I2C从器件，所述子网络通过接收到的选通信号，来控制进入对应I2C从器件的时钟信号是否输出；所述每个I2C从器件的数据信号端连接I2C控制单元的数据信号端，所述每个子网络包括非门、电阻R1～R5、二极管D1～D3、三极管Q1～Q3，其中，非门的输入端接入一路选通信号，非门的输出端通过电阻R1连接三极管Q3的集电极，三极管Q3的发射极接地，三极管Q3的基极通过电阻R5接地，三极管Q3的基极还连接三极管Q2的发射极，三极管Q2的集电极通过电阻R4连接电源VCC，三极管Q2的基极通过电阻R3连接电源VCC，三极管Q2的基极还连接三极管Q1的集电极，三极管Q1的发射极连接二极管D3的正极，二极管D3的负极接地，三极管Q1的基极通过电阻R2连接电源VCC，三极管Q1的基极连接二极管D2的正极，二极管D2的负极连接二极管D1的负极，二极管D1的正极接地，二极管D2的负极连接I2C控制单元的时钟信号输出端，三极管Q3的集电极连接相应的一个I2C从器件的时钟信号输入端。
3.根据权利要求1或2所述的同地址I2C器件复用系统，其特征在于：所述电阻R1的阻值范围为500～1500欧姆。
4.根据权利要求3所述的同地址I2C器件复用系统，其特征在于：电阻R1的阻值为1000欧姆。
5.根据权利要求1或2所示的同地址I2C器件复用系统，其特征在于：所述电阻R1为可控上拉电阻R1。
6.一种同地址I2C器件复用方法，其特征在于，它包括如下步骤：
步骤1)CPU发出多路选通信号，每路选通信号进入对应的I2C时钟电路复用网络的子单元中的非门，CPU的I2C控制单元输出时钟信号，时钟信号进入所述子单元中的与门的一个输入端，电源VCC提供的电源通过上拉电阻R0进入所述与门的另一个输入端；
步骤2)当选通信号为低电平信号时，所述非门输出高电平信号，通过可控上拉电阻R1后和所述与门的输出端形成了一个耦合放大电路的输出级，时钟信号被放大后输入对应的I2C从器件，时钟信号进入I2C从器件后触发CPU与I2C从器件进行数据交换；
步骤3)当选通信号为高电平信号时，所述非门输出低电平信号，该低电平信号使得与门输出端处于接地状态，无法输出时钟信号，也无法触发CPU与I2C从器件间的数据交换，以上步骤完成了同地址I2C器件的复用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010615669 CN102117253B (zh) | 2010-12-30 | 2010-12-30 | 同地址i2c器件复用系统及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010615669 CN102117253B (zh) | 2010-12-30 | 2010-12-30 | 同地址i2c器件复用系统及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102117253A CN102117253A (zh) | 2011-07-06 |
| CN102117253B true CN102117253B (zh) | 2013-01-02 |
Family
ID=44216030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010615669 Expired - Fee Related CN102117253B (zh) | 2010-12-30 | 2010-12-30 | 同地址i2c器件复用系统及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102117253B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270019A (zh) * | 2011-07-26 | 2011-12-07 | 中国船舶重工集团公司第七一六研究所 | 抗恶劣环境计算机的多主模块管理接口模块 |
| CN107682951B (zh) * | 2016-12-26 | 2023-07-11 | 深圳市华芯邦科技有限公司 | Led灯控制和按键输入分时复用电路及其控制方法 |
| CN107622032B (zh) * | 2017-08-18 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种i2c总线的三线扩展方法及电路 |
| CN109684255A (zh) * | 2018-12-12 | 2019-04-26 | 杭州迪普科技股份有限公司 | 一种fpga管脚复用电路及控制方法 |
| CN110347139A (zh) * | 2019-05-22 | 2019-10-18 | 苏州浪潮智能科技有限公司 | 一种i2c总线的测试治具 |
| CN110572205B (zh) * | 2019-09-27 | 2022-05-31 | 苏州爱科赛博电源技术有限责任公司 | 一种多从机串行通讯电路 |
| CN115334277B (zh) * | 2022-06-30 | 2024-02-09 | 极限人工智能有限公司 | 一种电子内窥镜、电子内窥镜视频传输系统及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1612108A (zh) * | 2003-10-27 | 2005-05-04 | 华为技术有限公司 | 地址复用逻辑实现与sdram兼容的方法 |
| CN1731383A (zh) * | 2005-08-29 | 2006-02-08 | 杭州华为三康技术有限公司 | 一种设备管理系统及方法 |
| CN2792037Y (zh) * | 2005-04-29 | 2006-06-28 | 西安大唐电信有限公司 | 同步数字信号复用分解电路 |
| CN101271441A (zh) * | 2008-04-30 | 2008-09-24 | 北京星网锐捷网络技术有限公司 | 一种数据处理系统及数据处理方法 |
-
2010
- 2010-12-30 CN CN 201010615669 patent/CN102117253B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1612108A (zh) * | 2003-10-27 | 2005-05-04 | 华为技术有限公司 | 地址复用逻辑实现与sdram兼容的方法 |
| CN2792037Y (zh) * | 2005-04-29 | 2006-06-28 | 西安大唐电信有限公司 | 同步数字信号复用分解电路 |
| CN1731383A (zh) * | 2005-08-29 | 2006-02-08 | 杭州华为三康技术有限公司 | 一种设备管理系统及方法 |
| CN101271441A (zh) * | 2008-04-30 | 2008-09-24 | 北京星网锐捷网络技术有限公司 | 一种数据处理系统及数据处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102117253A (zh) | 2011-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102117253B (zh) | 同地址i2c器件复用系统及其方法 | |
| CN105284086B (zh) | 一种用于数据传输的方法及设备 | |
| CN108063627A (zh) | 射频收发开关 | |
| CN103580610B (zh) | 多模功率放大器及相应的移动通信终端 | |
| CN102299687A (zh) | 维持usb兼容性和掉电保护的同时提高音频放大器性能 | |
| US11984941B2 (en) | Rejection of end-of-packet dribble in high speed universal serial bus repeaters | |
| CN104682905B (zh) | 一种超宽带可变增益放大装置 | |
| CN103779972A (zh) | 一种简易可靠的以太网供电装置 | |
| US20240195367A1 (en) | Rf circuit | |
| WO2024021830A1 (zh) | 芯片测试电路、芯片及测试设备 | |
| CN102404679B (zh) | 一种耳机检测电路及电子设备 | |
| US11190150B2 (en) | CMOS triple-band RF VGA and power amplifier in linear transmitter | |
| CN109861682B (zh) | 一种用于中速通讯的光耦电路和光电耦合器 | |
| CN201571142U (zh) | 多路信号选切电路以及电视机测试电路 | |
| CN206370836U (zh) | 一种可靠性测试开关箱 | |
| CN103701412B (zh) | 一种用cmos管做开关实现线性功率放大器的高低功率的电路 | |
| CN203445871U (zh) | 一种rs485通讯电路 | |
| CN103327282A (zh) | 增加放大器非工作状态输出阻抗的方法 | |
| CN101605217B (zh) | Scart接口控制电路及使用其的电子设备 | |
| CN103312280B (zh) | Usb信号放大电路 | |
| US20040066210A1 (en) | System and method for effectively implementing an active termination circuit in an electronic device | |
| CN107395248B (zh) | 一种能实现双角色通讯的设备及在单一设备上实现双角色通讯的方法 | |
| CN201490311U (zh) | 一种步进衰减器 | |
| CN103902928B (zh) | 一种网络物理隔离装置 | |
| CN100377134C (zh) | 传输控制信号的电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130102 Termination date: 20151230 |
|
| EXPY | Termination of patent right or utility model |