CN102113226A - 用于处理数据信号的设备和方法 - Google Patents

用于处理数据信号的设备和方法 Download PDF

Info

Publication number
CN102113226A
CN102113226A CN2009801302379A CN200980130237A CN102113226A CN 102113226 A CN102113226 A CN 102113226A CN 2009801302379 A CN2009801302379 A CN 2009801302379A CN 200980130237 A CN200980130237 A CN 200980130237A CN 102113226 A CN102113226 A CN 102113226A
Authority
CN
China
Prior art keywords
filtering
signal
matrix
filter
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801302379A
Other languages
English (en)
Inventor
彼得·博德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102113226A publication Critical patent/CN102113226A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)

Abstract

本发明提供一种数据信号处理的方法,其中该方法包括通过使用m×n滤波矩阵对已前置滤波的正交数据信号进行滤波,其中m≠n。具体地,可以通过使用矩形矩阵,即非二次矩阵,来执行滤波。即,在图像消除滤波单元中可以通过矩阵乘法执行滤波。通常m是指矩阵的行数而n是指矩阵的列数。具体地,该处理可以形成或可以是图像消除处理的一部分。

Description

用于处理数据信号的设备和方法
技术领域
本发明涉及一种处理数据信号的设备,具体地,一种用于执行数据信号的图像消除的设备。
本发明还涉及一种处理数据信号的方法,具体地,涉及一种图像消除方法。
此外,本发明涉及一种程序单元。
此外,本发明涉及一种计算机可读介质。
背景技术
在移动通信的手持设备中存在向系统级芯片(SoC)发展的趋势,意味着在CMOS技术中将数字基带(BB)子系统和RF子系统集成在单个芯片上。传统上,在CMOS和BiCMOS技术中将这两个子系统分别实施在专用芯片上。假如可以达到纯数字芯片的高产量,则SoC提供了成本降低。
RF子系统的特征在于具有诸如图像抑制或噪声指数等若干效益指数。如果给定芯片的一个效益指数在指定范围之外,则该芯片是不良的并且降低了产量。由于模拟芯片的产量通常低于数字芯片的产量,因此需要用于增强产量的措施。这使得需要重用校准技术和数字信号处理。
在当今的蜂窝电话的接收器中使用从RF到基带的单个模拟转换级。在数字化之前,接收器区分模拟基带信号的中频(Intermediate Frequency,IF)的选择。例如,可以使用在2G和2.5G蜂窝式应用中的低IF。然而,在RF BiCMOS技术不断发展和低IF避免的特定问题消失之后,零IF也是一种选择。随着转变为CMOS技术,这些问题重现和/或新的问题出现,导致一些制造商在他们的2.5G蜂窝式产品中从零IF改变到低IF。
然而,可能需要提供一种可以增强在低IF接收器中的原始图像抑制的数据信号处理设备和方法,具体地,通过使用数字处理。
发明内容
本发明的目的是提供一种可用于增强低IF接收器中的原始图像抑制的数据信号处理设备和数据信号处理方法,具体地,通过使用数字处理。
为了达成上面定义的目的,提供一种根据独立权利要求所述的用于处理数据信号的设备、处理数据信号的方法、程序单元和计算机可读介质。在从属权利要求中描述了优选实施例。
根据示例实施例,提供一种数据信号处理的方法,其中所述方法包括通过使用m×n滤波矩阵对前置滤波正交数据信号进行滤波,其中m≠n。具体地,通过使用矩形矩阵,即非二次矩阵,可以执行所述滤波。即,通过图像消除滤波单元中的矩阵乘法可以执行所述滤波。还可以将通过矩阵乘法对数据信号或前置滤波数据信号进行滤波也称为数据信号的变换。通常m是指矩阵的行数而n是指矩阵的列数。具体地,该处理可以形成或可以是图像消除过程的一部分。
根据示例实施例,提供一种用于数据信号处理的设备,其包括具有适于接收前置滤波数据信号的输入的图像消除滤波单元,其中所述图像消除滤波单元适于通过使用m×n滤波矩阵,对接收到的前置滤波正交数据信号进行滤波,其中m≠n。
根据示例实施例提供一种程序单元,当由处理器执行所述程序单元时,所述程序单元适于控制或执行根据本发明的示例方面所述的方法。
根据示例实施例,提供一种计算机可读介质,在所述计算机可读介质中存储计算机程序,当由处理器执行所述计算机程序时,所述计算机程序适于控制或执行根据本发明的示例方面所述的方法。
通过计算机程序(即通过软件)、或通过使用一个或多个特殊电子优化电路(即通过硬件)或以混合形式(即通过软件组件和硬件组件),可以实现根据本发明的实施例的数据信号处理。
通过使用矩形滤波矩阵,可能提供一种在低IF接收器中的有效的图像抑制,具体地,通过使用数字处理。即,有可能有效率地将由于滤波设备的模拟部分的不对称而生成的图像加以消除,当使用常规数字滤波系统时,难以在数字域中对该图像进行校正。
因此,可以在如下事实中得出本发明的示例方面的要点:对于数据信号的处理或滤波,可以使用矩阵乘法用于图像消除,其中该矩阵是矩形矩阵。优选地,在数据信号的前置滤波之后执行图像消除。通常,图像消除的目标是移除不需要的信号,同时除非电位相移或振幅变化,否则让需要的信号不变。
接下来,将描述本发明的其他示例实施例。
在下文中,将解释处理数据信号的方法的其他示例实施例。然而,这些实施例也可以用于处理数据信号的设备、程序单元和计算机可读介质。
根据另一个示例实施例,所述方法还包括通过使用抽选滤波器对正交数据信号进行前置滤波,以生成已前置滤波的正交信号。具体地,抽选滤波器可以在一个级或一个单元中与图像消除滤波单元结合,执行通过矩阵乘法的滤波。例如,当它们在低IF接收器中遭遇时,抽选滤波器可以是复值的抽选滤波器。
即,在通过使用矩形矩阵对数据信号进行滤波之前,可以执行适于增加数据信号的解析度同时降低过采样因子的前置滤波。例如,这种抽选滤波器可以将在26MHz(对应于过采样因子96)的2×1比特信号转换为在542kHz(对应于过采样因子2)的2×16比特信号。具体地,可以由单级抽选滤波器或双级抽选滤波器形成抽选滤波器。例如可以在所谓的GSM基带接口(BBI)芯片中部署单级抽选滤波器(DF)。双级DF可以包括作为第一级的级联积分器梳状(Cascaded Integrator Comb,CIC)滤波器,同时第二级可以是标准的FIR抽选滤波器。备选地,第一级可以是抽选FIR滤波器。通过将矩阵乘法放在抽选滤波(DF)之后,不管滤波器的级数,可能以最小时钟速率来执行矩阵乘法,并且可能为低解析度输入信号保留有效的DF设计。
术语“抽选滤波器”可以具体地表示用于将低解析度、高过采样的输入信号转换成具有低过采样因子的高解析度输出信号的滤波器。这种抽选滤波器可以是抑制量化噪声和/或抑制相邻信道的信号的合适措施。
根据本方法的另一个示例实施例,抽选滤波器是抽选FIR滤波器。
根据另一个示例实施例,该方法还包括在执行抽选滤波之前,由低通滤波器执行对正交数据信号的低通滤波。具体地,所述低通滤波器可以包括低通sigma delta调制器。例如,所述低通滤波器可以包括若干滤波器,例如可以包括普通低通滤波器和低通sigma delta调制器。
根据该方法的另一个示例实施例,关系n≥m是有效的。即,该矩阵可以是列数是行数的两倍的矩阵,或反之亦然。
根据本方法的另一个示例实施例,滤波矩阵是2×4矩阵。具体地,滤波矩阵可以分别具有等于1或0的值。滤波矩阵可以具有如下形式:
M = 1 - k 21 - k 22 0 k 21 1 0 k 22
例如,k21由-2ε≤k21≤2ε给出并且k22由1-2ε≤k22≤1+2ε给出。具体地,ε可以由
Figure BPA00001308531200042
给出,其中rraw可以对应于以dB为单位测量的原始图像抑制。在该情况下,最坏情况的原始图像抑制可以对应于为0.1的ε。应当注意到,除了声明的20dB之外,原始图像抑制的其他值是可能的。在该情况下,ε的值相应改变。
本发明的示例方面提供一种图像消除的方法,所述方法包括在数字域中将数字数据信号与矩阵相乘,其中在例如抽选滤波的前置滤波之后执行该矩阵乘法,并且使用例如2×4矩阵的矩形矩阵。数字数据信号可以是正交信号。矩形矩阵的使用可以具体地确保在低IF情况中可以达成零IF解决方案的已知优势。具体地,在sigma delta型ADC中可以将滤波或图像消除与抽选滤波合并,这可以导致保留了用于低解析度输入的抽选滤波器的优势的非常有效的实施。所提供的方法不受限于特定无线通信标准,而可以是一般的无线通信标准。通过实施建立图像消除(image cancellation,IC)模块的在抽选滤波之后的矩阵乘法,有可能重新使用用于1比特输入的有效的抽选滤波器设计,而不是开发DF的复杂的重设计。此外,对根据示例实施例的方法的使用可以不需要执行高采样率的IC滤波或功能。
通过下文中要描述的实施例的示例,以上定义的示例实施例和方面以及本发明的其他方面是显而易见的,并且通过对实施例的这些示例的引用来解释他们。应当注意到,还可以将通过一个示例方面或实施例来描述的特征与另一个示例方面或实施例的特征相结合。
附图说明
以下参照实施例的示例更详细地描述本发明,但本发明不受限于这些实施例。
图1示意性地示出了接收器中的信号流。
图2示意性地示出了在零IF和低IF模式中抽选滤波器的拓扑结构。
图3示意性地示出了在包括模拟域中的不对称的接收链中的信号流。
图4示意性地示出了图像消除布局的第一示例。
图5示意性地示出了图像消除布局的第二示例。
图6示意性地示出了图像消除布局的第三示例。
图7示意性地示出了图像消除布局的第四示例。
具体实施方式
附图中的说明是示意性的。在不同附图中,相似或相同的单元具有相同的引用符号。
在下文中,参见图1至7,将解释根据示例实施例的设备中的数据处理的一些基本原理。
图1示出了作为出发点的没有不对称的完美接收链,和用于解释在接收器中的图像消除的一些原理,以及示意性地示出了接收器中的信号流,该接收器通过使用两个混合器101和102以及由LO 103提供的两个本地振荡器(LO)信号,在单个模拟转换级中把RF信号u0RF转换为基带输入/输出(I&O)信号u1r和u1i。通常的做法是将I&O信号视为复值信号的实部和虚部,因此选择索引r和i。对应的复数信号值信号由u1≡u1r+ju1i定义,并且取决于LO频率的选择,其处于100kHz的低中频(IF)或零IF。
将信号分量u1r和u1i馈送至把模拟信号转换成两个比特流u2r和u2i的低通(LP)Sigma Delta调制器(SDM)104和105中。相同的SDM具有在图1底部示出的LP频率响应|H12|107。量化噪声具有众所周知的高通形状。未示出的模拟LP滤波器可以在SDM的前面,因为它们不影响以下的重要事实:模拟基带路径的所有频率响应具有LP特性。
抽选滤波器(DF)106将低解析度、高过采样输入信号转换成具有低过采样因子的高解析度输出信号。完成两个主任务,即:
●量化噪声的抑制,
●相邻信道信号的抑制。
后一任务需要依赖于在所选中频上的DF的频率|H23|响应。图1的下半部示出了针对假设是复值信号的零IF 108模式和低IF 109模式的|H23|。
图1所示的DF块的拓扑结构取决于如图2示出的所选IF。
在零IF的情况下,如图2的左半部分所示,可以简单地使用两个相同的低通(LP)DF 210和211。通常,DF是FIR类型的。在低IF的情况下,如图2的右半部分所示,使用四个带通(BP)DF 220、221、222和223:可以使用两个相同的实例BPr 220和223以及两个相同的实例BPi 221和222。同样地,DF也通常是FIR类型的。BPr和BPi的脉冲响应是从LP的脉冲响应与中频处的余弦和正弦的乘法分别得出的。在复值信号方面,该设计规则导致零IF模式的低通特性的频率偏移版本。然而,用于BPr和BPi的其它设计规则也是可能的,这导致用于根本不对称的复信号的频率响应。
由于在RF、LO和混合器的BB路径之间的增益失配和由于两个LO信号之间的相位误差,具体地在正交下变频器中出现不需要的图像接收。可以在用于矢量信号的等效基带模型中总结这些不对称:
u 1 r u 1 i = G · u 0 r u 0 i = g 11 g 12 g 21 g 22 · u 0 r u 0 i - - - ( 1 )
此处,[u0r u0i]T表示完美对称的标称I&Q信号,以及[u1r u1i]T表示存在不对称的实际I&Q信号。2乘2矩阵G具有常数元素,并且在完美对称的情况下,2乘2矩阵G等于具有g11=g22=1和g12=g21=0的单位矩阵。在实际接收器中的不对称导致适度偏离单位矩阵,其中g11≈g22≈1和g12≈g21≈0。
图3以信号流图形式示出了公式(1)。数字域中的问题是要将G的作用逆转。在该应用中该操作代表图像消除(IC)。图3示出了作为一种选项的与矩阵K的乘法。此处,K实质上是G的逆。具体地,图3示出了具有分量u0r和u0i的理想数据信号,由矩阵G将这两个分量进行失真以得到实际分量u1r和u1i,将这两个实际分量馈送至将模拟信号转换成两个比特流信号u2r和u2i的低通(LP)sigma delta调制器304和305中。
抽选滤波器(DF)306将低解析度、高过采样输入信号转换成具有低过采样因子的高解析度输出信号。此外,通过将信号u2r和u2i与如上所述的矩阵K进行矩阵乘法,将IC实施到抽选滤波器中。
在下文中更详细地描述图像消除(IC)。应当注意到,在该上下文中要区分两种类型的抽选滤波器(DF),即:
●单级DF
●双级DF
可以在例如GSM基带接口(BBI)芯片中部署单级DF。该设计可以是利用1比特解析度输入信号的优势的抽选FIR滤波器。也可以在GSM BBI芯片中部署双极DF。第一级可以是级联积分器梳状(CIC)滤波器,可以用级联累加器、抽选功能和FIR滤波器的形式实施该CIC滤波器。第二级可以是标准的FIR抽选滤波器。对第一级的所述经典实施的等效备选可以是抽选FIR滤波器。
可以在DF之前、DF之后或者在多级DF的情况中的中间级,进行IC。在字长和时钟速度方面,相应布置暗示了IC功能本身的计算复杂度,并且还暗示了DF的计算复杂度。
结合图4至7,描述了在单级和双级DF情况下的主要布置。
假定是单级DF或双级DF,为了放置IC功能存在以下选项:
情况1:IC在DF前
情况2:IC在后的单级DF
情况3:IC在后的双级DF
情况4:IC在中间的双级DF。
该IC功能使用2乘2矩阵K或该2乘4矩阵M。
在下面框图中的矩阵乘法块示出了K和M中的相应矩阵元素的量级:实线分支指示了大约为1.0的权重且虚线分支指示了大约为0的权重。当在接收器的模拟部分中的对称是完美的并且不需要IC时,权重变成正好1.0和0。
图4示出了在DF前的IC的情况。该强力方法对应于在抽选滤波器406之前实施数据信号乘以矩阵K 430(即图像消除),因为2个原因这不是优选实施例:首先,IC块的输出必须是多比特的,以保持通带没有量化噪声。这使不再能够利用1比特输入信号的优势的DF的设计复杂化。其次,必须以高采样率执行IC功能。
图5示出了IC在后的单级DF的情况。在左侧示出了在零IF模式中的直接方法:在LP 504和505进行低通滤波之后,以大约540kHz的低率执行与矩阵K的2乘2矩阵乘法,并且保留用于1比特输入信号的DF实施的优势。同样地,因为以低采样率执行滤波,可以达成比在抽选滤波之前执行IC的情况下的更低的计算负载。
在低IF操作中,优选地使用如图5右侧所示的2乘4矩阵乘法,来保留零IF实施的优势。即,在由带通(BP)滤波器520、521、522和523进行DF滤波之后,将数据信号乘以矩阵M。
图6示出了IC在后的双级DF的情况。具体地,该情况与图5所示的情况类似。然而,实施了低通(LP)滤波器的附加级。即,在零IF情况下,分别由低通滤波器604、605和640、641对复信号的每个分量进行滤波。在图6的右侧示意性地示出了低IF的情况。具体地,分别在每对BP滤波器620、621和622、623之前实施一个LP滤波器604、605。然后通过使用矩阵M 631,让BP滤波器的输出信号与IC进行矩阵乘法。再一次地,实线表示几乎1.0的权重而虚线表示大约0的权重。
图7示出了IC在中间的二级DF的情况。因为第一级DF具有低通特性,无论所选的IF,在零IF和低IF模式中可以使用相同的2乘2矩阵K730。如图7所示的实施例与如图6所示的实施例类似,然而在另一个点执行矩阵乘法,即IC。现在以比图6的情况3下更高的采样率来执行IC,并且因此引起更高的计算负载。同样地,与图6的情况3相比,增加了第二级DF的输入字长,因为必须以高解析度来量化矩阵K的系数,导致信号字长增加。第二级DF的增加的输入字长意味着增加的计算复杂度。
图像消除矩阵K和M可以由以下公式定义:
K = 1 0 k 21 k 22 M = 1 - k 21 - k 22 0 k 21 1 0 k 22
例如,k21是在-2ε≤k21≤2ε范围之内并且k22是在1-2ε≤k22≤1+2ε范围之内。具体地,ε可以由
Figure BPA00001308531200093
给出,其中rraw可以对应于以dB为单位测量的原始图像抑制,例如20dB。在该情况下,原始图像抑制可以对应于为0.1的ε。
硬件(HW)实施的目的在于短的系数字长,以保持乘数较小。通过将具有系数1+κ的乘积分解成具有部分系数1和κ的两个乘积之和,可为具有1+κ形式(其中|κ|<<1)的系数实现短的系数字长:与1的乘积是无代价的,并且相比于系数1+κ所需的字长,可以减少部分系数1+κ的字长。
由于矩阵乘法应当出现在以约540kHz的适度采样率进行的抽选滤波之后,因此SW实施也是可行的。
根据本发明的示例方面概括,提供一种图像消除的方法,其中使用抽选滤波以及矩阵乘法来执行图像消除。矩阵乘法的位置经由在相应位置处采样率,影响由矩阵乘法本身引起的计算负载。矩阵乘法通过增加对后续DF的输入字长,还影响由后续DF(级)所引起的计算负载。矩阵乘法的优选位置是在DF之后,不管滤波器级的数量。这样能够以最小时钟速率执行矩阵乘法,并且保留针对低解析度输入信号的有效DF设计。在低IF模式中,使用2乘4矩阵用于IC,并且将其与形成低IF DF的4个实数值带通DF正确地相连。该新型解决方案允许保留零IF解决方案的已知优势。
应当注意到,术语“包括”不排除其他单元或特征的存在,并且“a”或“an”不排除多个。还可以将通过不同实施例或方面说明的单元加以结合。还应当注意到,不应当将在权利要求中的参考符号理解为限制权利要求的范围。

Claims (13)

1.一种用于数据信号处理的方法,所述方法包括:
通过使用m×n滤波矩阵对已前置滤波的正交数据信号进行滤波,其中m≠n。
2.根据权利要求1所述的方法,还包括:
通过使用抽选滤波器对正交数据信号进行前置滤波,以生成所述已前置滤波的正交信号。
3.根据权利要求2所述的方法,
其中所述抽选滤波器是有限脉冲响应滤波器。
4.根据权利要求2所述的方法,还包括:
在执行所述抽选滤波之前,由低通滤波器执行对所述正交数据信号的低通滤波。
5.根据权利要求4所述的方法,
其中所述低通滤波器包括低通sigma delta调制器。
6.根据权利要求1所述的方法,
其中n≥m。
7.根据权利要求6所述的方法,
其中所述滤波矩阵是2×4矩阵。
8.根据权利要求7所述的方法,
其中所述滤波矩阵具有如下形式:
M = 1 - k 21 - k 22 0 k 21 1 0 k 22
9.根据权利要求8所述的方法,
其中k21由-2ε≤k21≤2ε给出并且k22由1-2ε≤k22≤1+2ε给出。
10.一种数据信号处理设备,包括:
图像消除滤波单元,具有适于接收已前置滤波的数据信号的输入,
其中所述图像消除滤波单元适于通过使用m×n滤波矩阵对所述已前置滤波的正交数据信号进行滤波,其中m≠n。
11.根据权利要求10所述的数据信号处理设备,其中所述信号数据处理设备是接收器。
12.一种程序单元,当由处理器执行时,其适于控制或执行根据权利要求1所述的方法。
13.一种计算机可读介质,其中存储计算机程序,当由处理器执行所述计算机程序时,所述计算机程序适于控制或执行根据权利要求1所述的方法。
CN2009801302379A 2008-08-06 2009-08-05 用于处理数据信号的设备和方法 Pending CN102113226A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08104975 2008-08-06
EP08104975.1 2008-08-06
PCT/IB2009/053409 WO2010016017A1 (en) 2008-08-06 2009-08-05 A device for and a method of processing data signals

Publications (1)

Publication Number Publication Date
CN102113226A true CN102113226A (zh) 2011-06-29

Family

ID=41394973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801302379A Pending CN102113226A (zh) 2008-08-06 2009-08-05 用于处理数据信号的设备和方法

Country Status (5)

Country Link
US (1) US8374302B2 (zh)
EP (1) EP2319189B1 (zh)
CN (1) CN102113226A (zh)
AT (1) ATE544241T1 (zh)
WO (1) WO2010016017A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3068044A1 (en) * 2015-03-11 2016-09-14 Nxp B.V. Module for a radio receiver

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6516021B1 (en) * 1999-09-14 2003-02-04 The Aerospace Corporation Global positioning systems and inertial measuring unit ultratight coupling method
FR2811842B1 (fr) * 2000-07-12 2002-10-31 Thomson Csf Dispositif pour l'analyse de signaux electromagnetiques
GB0028652D0 (en) 2000-11-24 2001-01-10 Koninkl Philips Electronics Nv Radio receiver
US20030072393A1 (en) 2001-08-02 2003-04-17 Jian Gu Quadrature transceiver substantially free of adverse circuitry mismatch effects
US6914931B2 (en) * 2001-09-26 2005-07-05 The Aerospace Corporation Spread spectrum receiver kalman filter residual estimator method
US7149261B2 (en) 2001-12-15 2006-12-12 Matsushita Electric Industrial Co., Ltd. Image reject circuit using sigma-delta conversion
US6785529B2 (en) 2002-01-24 2004-08-31 Qualcomm Incorporated System and method for I-Q mismatch compensation in a low IF or zero IF receiver
US7146148B2 (en) 2002-10-01 2006-12-05 Hitachi Kokusai Electric Inc. Low intermediate frequency type receiver
US7151917B2 (en) 2003-09-29 2006-12-19 Silicon Laboratories, Inc. Apparatus and method for deriving a digital image correction factor in a receiver
US7830954B2 (en) * 2006-06-14 2010-11-09 Broadcom Corporation Method and apparatus for I/Q imbalance compensation
US8027413B2 (en) * 2007-07-11 2011-09-27 The Aerospace Corporation Ultratight coupling prefilter detection block

Also Published As

Publication number Publication date
EP2319189B1 (en) 2012-02-01
EP2319189A1 (en) 2011-05-11
US8374302B2 (en) 2013-02-12
ATE544241T1 (de) 2012-02-15
US20110142172A1 (en) 2011-06-16
WO2010016017A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
Kwentus et al. Application of filter sharpening to cascaded integrator-comb decimation filters
CN103166598B (zh) 数字滤波器及其配置方法、电子设备及无线通信系统
EP2652875B1 (en) Integrated demodulator, filter and decimator (dfd) for a radio receiver
US20060083297A1 (en) Filters for communication systems
US7031690B2 (en) Polyphase filter with low-pass response
KR20080095281A (ko) 브이에이치에프/유에이치에프/지에스엠/지피에스/블루투스/무선 전화 내의 트랜시버 개발
CN101621279B (zh) 数字下变频、滤波抽取的方法和装置
US9954514B2 (en) Output range for interpolation architectures employing a cascaded integrator-comb (CIC) filter with a multiplier
US20050031046A1 (en) Multirate digital transceiver
CN102891662A (zh) 一种通用的速率下变换、上变换装置及方法
CN102113226A (zh) 用于处理数据信号的设备和方法
Martins et al. Oversampled DFT-modulated biorthogonal filter banks: Perfect reconstruction designs and multiplierless approximations
US10498312B2 (en) Glitch immune cascaded integrator comb architecture for higher order signal interpolation
US20090080581A1 (en) Time sequential processing operations
Mayilavelane et al. A Fast FIR filtering technique for multirate filters
Chan et al. On the design and multiplier-less realization of digital IF for software radio receivers with prescribed output accuracy
JP2002271431A (ja) 低域通過フィルタ
Mankani et al. Power and area optimization of decimation filter for application in Sigma Delta ADC
Gupta et al. Low pass reconfigurable decimation filter architecture for 3.8 MHz frequency
Latha et al. Design of Digital Filters for Multi-standard Transceivers.
Ming et al. Wideband Sample Rate Converter Using Cascaded Parallel-serial Structure for Synthetic Instrumentation
US20100150270A1 (en) Signal processing circuit and receiver using the same
Robles et al. FPGA implementation of comb-based decimation filter with improved frequency characteristic for SD A/D converters application
Gupta et al. A survey on efficient rational sampling rate conversion algorithms
Yan et al. Design of Multi-Mode Digital Signal Processing Circuit for Digital Transmitters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110629