CN102097672A - 一种用于微波频段的穿硅同轴线的制造方法 - Google Patents

一种用于微波频段的穿硅同轴线的制造方法 Download PDF

Info

Publication number
CN102097672A
CN102097672A CN2010105226720A CN201010522672A CN102097672A CN 102097672 A CN102097672 A CN 102097672A CN 2010105226720 A CN2010105226720 A CN 2010105226720A CN 201010522672 A CN201010522672 A CN 201010522672A CN 102097672 A CN102097672 A CN 102097672A
Authority
CN
China
Prior art keywords
coaxial line
silicon chip
face
silicon
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105226720A
Other languages
English (en)
Other versions
CN102097672B (zh
Inventor
汤佳杰
罗乐
徐高卫
袁媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201010522672.0A priority Critical patent/CN102097672B/zh
Publication of CN102097672A publication Critical patent/CN102097672A/zh
Application granted granted Critical
Publication of CN102097672B publication Critical patent/CN102097672B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种用于微波频段穿硅同轴线的制作方法，其特征在于在硅片(1)的A面氧化层上光刻出同轴线图形，使用深反应离子体刻蚀工艺刻蚀出同轴线通孔，同轴线通孔的深度小于硅片的厚度；在硅片(2)的A面上溅射种子层，再覆盖一层光敏BCB，经过光刻得到同轴线的电镀图形，然后使用BCB键合工艺将硅片(1)和(2)的A面对准并低温键合；使用化学机械抛光工艺将硅片(1)的B面研磨至露出通孔，电镀同轴线；最后将硅片(2)从B面磨掉，去除种子层金属。本发明采用光刻等与微电子工艺相兼容的圆片级工艺，保证了传输线的精度，能实现大批量制造。该穿硅同轴传输线降低了高密度三维封装中信号在通过硅片时微波性能受到的影响，避免了穿硅传输线损耗过大。

Description

一种用于微波频段的穿硅同轴线的制造方法
技术领域
本发明涉及一种用于微波频段的穿硅同轴线的制造方法，属于高密度封装领域。 
背景技术
同轴线(Coaxial line)是常见的信号传输线，它是由二根同轴的圆柱导体所组成的传输线，中心的芯是传送高电平的，被绝缘介质包覆；绝缘介质外面与芯共轴的筒状金属层传输低电平，同时起到屏蔽作用。它既是一种双导体传输线，可传输TEM波，又是一种同轴圆柱波导，可传输TE波和TM波，TEM波为基模，TE和TM波为高次模。同轴线以TEM波工作，具有宽频带特性，可用于从直流直至毫米波段。 
为了实现高密度三维竖直封装，基于穿硅通孔(Through Silicon Via，TSV)的垂直互连技术越来越受到越来越广泛的重视和研究。TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往IC封装键合和使用凸点的叠加技术不同，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能。它也被称为继键合(Wire Bonding)、TAB和倒装芯片(FC)之后的第四代封装技术。采用三维封装的主要优势为：具有最小的尺寸和重量，将不同种类的技术集成到单个封装中，用短的垂直互连代替长的2D互连，降低寄生效应和功耗等。TSV与常规封装技术相比，其制作可以集成到制造工艺的不同阶段，目前比较流行的两种方法为先通孔(via first)与后通孔(via last)工艺。 
然而，TSV在硅片内的长度通常达到几十微米，甚至几百微米，而硅的介电常数较大，在微波频段应用中，信号在硅中损耗很大，极大地影响了微波系统的性能。而如果将硅中的传输线改成同轴线形式，利用同轴线外圈与芯共轴的金属层的屏蔽作用，将有效降低信号在硅中的损耗，还能有效降低衬底噪声。与TSV的研究一片火热不同，由于穿硅同轴线的制造有很大难度，国内对于穿硅同轴线的研究几近空白，而国外的相关报道也较少。根据目前 的资料，穿硅同轴线一般采用2种方法：其一，在一片已经刻蚀出TSV(TSV侧壁已沉积一层金属屏蔽层)的硅片和一片完整硅片表面分别溅射金种子层，并在高温下实现金/金键和再电镀的方法来制备穿硅同轴线。但是金/金直接键合温度较高(＞260℃)，可能会影响某些半导体器件的性能，而且这种键合方法对硅片表面的平整度要求较高。其二，是在已刻出的TSV(TSV侧壁已沉积一层金属屏蔽层)中填充可光刻厚膜材料，光刻出同轴线信号线图形再电镀的方法。但是这种方法受厚膜材料的光刻能力和光刻精度限制，制备高深宽比的同轴线比较困难。而本发明正是基于对这些问题的研究设计出了高深宽比(＞10)、低键合温度(200℃)的穿硅同轴线。 
发明内容
为了降低高密度三维封装中信号在通过硅片时微波性能所受影响，避免穿硅传输线的损耗过大，本发明提供一种用于微波频段使用的穿硅同轴线的制造方法。所述的方法能在硅片上利用MEMS工艺制造同轴线，不仅能实现穿硅片的互连，而且能有效降低微波信号从微波传输线穿过硅片时产生的损耗，从而保证系统的性能。 
本发明解决其技术问题所采用的技术方案是：在硅片1的A面氧化层上光刻出同轴线图形，使用深反应离子体刻蚀工艺(DRIE)刻蚀出同轴线孔，但是不把硅片刻穿；在硅片2的A面上溅射种子层，再覆盖一层1～2μm的光敏BCB，经过光刻得到同轴线的电镀图形，然后使用BCB键合工艺将硅片(1)和(2)的A面对准并低温键合；使用化学机械抛光(CMP)工艺将硅片1的B面研磨至露出通孔，电镀同轴线；最后将硅片2从B面磨掉，去除种子层金属。 
由此可见，本发明提供的制作方法特征在于： 
①使用深反应离子刻蚀工艺形成深度小于硅片厚度(＜400μm)的高纵深比(＞10)垂直硅同轴线通孔； 
②使用光敏BCB光刻显影工艺形成电镀掩模层； 
③穿硅同轴线是由两个硅片键合以后电镀形成； 
④利用BCB键合工艺将2片硅片键合为一； 
⑤使用化学机械抛光(CMP)工艺将硅片减薄和去除种子层，直至暴露同轴线； 
⑥制成的穿硅同轴线由中心信号传输线和周围的环形屏蔽金属地层同时电镀形成。 
本发明在圆片级工艺的基础上实现了一种可用于微波频段的穿硅同轴线，采用了深反应离子体刻蚀(DRIE)工艺，实现了纵深比高(＞10)的垂直硅通孔，其制作的通孔内壁较平滑，对硅片的机械及物理损伤小；利用了低温BCB键合技术(200℃)制造出带有金属屏蔽层的同轴线；采用光刻等与微电子工艺相兼容的圆片级工艺，保证了传输线的精度，能实现大批量制造。该穿硅同轴传输线降低了高密度三维封装中信号在通过硅片时微波性能受到的影响，避免了穿硅传输线损耗过大。该工艺工艺步骤简单，与微电子工艺相兼容。 
附图说明
图1是硅片1的A面经DRIE之后形成深度小于硅片厚度(＜400μm)的同轴线图形孔洞的俯视图。 
图2是硅片2的A面上溅射种子层、涂覆BCB光刻后的俯视图。 
图3是工艺完成后硅片1的A面的俯视图。 
图4-1硅片1的A面使用深等离子体刻蚀工艺后产生深度小于硅片厚度(＜400um)的同轴线孔洞。 
图4-2硅片2的A面溅射或蒸发种子层金属、涂覆一层1～2um的光敏BCB并光刻，在BCB上形成同轴线图形。 
图4-3将硅片1和硅片2的A面对准并键合在一起。 
图4-4使用化学机械抛光(CMP)工艺将硅片1的B面研磨至露出通孔. 
图4-5使用电镀工艺将硅片1的孔洞镀满，形成同轴线通孔。 
图4-6将硅片2从B面CMP直至露出硅片1的A面。 
具体实施方式
下面将结合参考附图(6×6阵列)对本发明的实施例进行进一步具体描述以充分体现本发明的优点和积极效果。本发明的范围不局限于下面的实施例。 
在图1中，在硅片“1”101的A面是6×6的同轴线阵列分布，同轴线孔 洞102是采用深反应离子体刻蚀(DRIE)工艺形成。 
在图2中，硅片“2”201的A面上涂覆了光敏BCB层203，光刻后形成同轴线图形204. 
图3是完成键合、电镀和抛光等所有工艺后形成穿硅片“1”101的同轴线301结构。 
图4是高密度穿硅同轴线的工艺流程图。 
1.在硅片1的A面上制备孔洞，如图4-1所示。 
a)通过深反应离子刻蚀(DRIE)工艺在硅片“1”101的A面形成深度小于硅片厚度(＜400um)的高纵深比(＞10)垂直硅同轴线通孔102，但是102并不完全贯穿硅片1。 
2.在硅片2的A面形成同轴线电镀图形，如图4-2所示。 
b)使用溅射或蒸发的方法在硅片“2”201的A面淀积一层金属种子层202(TiW： 
Figure BSA00000322201900041
Au： 
Figure BSA00000322201900042
)； 
c)然后涂覆一层1～2um的光敏BCB层203，并光刻，在BCB上形成电镀图形204。 
3.硅片1和2键合，如图4-3所示。 
d)将硅片1和2的A面的同轴线图形102和204对准并低温键合。 
4.将硅片“1”101的B面研磨出同轴线通孔，如图4-4所示。 
e)使用CMP工艺研磨硅片“1”101的B面直至将同轴线通孔102全部露出。 
5.电镀通孔，如图4-5所示。 
f)将102电镀直至与硅片“1”101的B面相平，形成同轴线301。 
6.从硅片“2”201的B面开始研磨，露出同轴线，如图4-6所示。 
g)从硅片“2”201的B面CMP直至同轴线301和硅片101的A面完全露出。 

Claims (6)

1.一种用于微波频段穿硅同轴线的制作方法，其特征在于在硅片(1)的A面氧化层上光刻出同轴线图形，使用深反应离子体刻蚀工艺刻蚀出同轴线通孔，同轴线通孔的深度小于硅片的厚度；在硅片(2)的A面上溅射种子层，再覆盖一层光敏BCB，经过光刻得到同轴线的电镀图形，然后使用BCB键合工艺将硅片(1)和(2)的A面对准并低温键合；使用化学机械抛光工艺将硅片(1)的B面研磨至露出通孔，电镀同轴线；最后将硅片(2)从B面磨掉，去除种子层金属。
2.按权利要求1所述的方法，其特征在于制作步骤包括：
(a)在硅片(1)的A面上制备孔洞
通过深反应离子刻蚀工艺在硅片(1)的A面形成深度小于硅片厚度的高纵深比垂直硅同轴线通孔；
(b)在硅片(2)的A面形成同轴线电镀图形
①使用溅射或蒸发的方法在硅片(2)的A面淀积一层金属种子层TiW和Au；
②然后涂覆一层1～2μm的光敏BCB层，并光刻在BCB上形成电镀图形；
(c)硅片(1)和(2)键合
将硅片(1)和硅片(2)的A面的同轴线图形对准并键合；
(d)将硅片(1)的B面研磨出同轴线通孔
使用CMP工艺研磨硅片(1)的B面直至将步骤(a)制作的同轴线通孔全部露出；
(e)电镀通孔
将同轴线通孔电镀直至与硅片(1)的B面相平，形成同轴线；
(f)从硅片(2)的B面开始研磨，露出同轴线
从硅片(2)的B面使用CMP工艺直至同轴线和硅片(1)的A面完全露出。
3.按权利要求1或2的方法，其特征在于所述的同轴线通孔的深度＜400μm。
4.按权利要求3所述的方法，其特征在于同轴线通孔的纵深比＞10。
5.按权利要求2所述的方法，其特征在于步骤b种子层中TiW厚度为Au为
Figure FSA00000322201800022
6.按权利要求1或2所述的方法，其特征在于硅片(1)和硅片(2)的A面低温键合的温度为200℃。
CN201010522672.0A 2010-10-27 2010-10-27 一种用于微波频段的穿硅同轴线的制造方法 Expired - Fee Related CN102097672B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010522672.0A CN102097672B (zh) 2010-10-27 2010-10-27 一种用于微波频段的穿硅同轴线的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010522672.0A CN102097672B (zh) 2010-10-27 2010-10-27 一种用于微波频段的穿硅同轴线的制造方法

Publications (2)

Publication Number Publication Date
CN102097672A true CN102097672A (zh) 2011-06-15
CN102097672B CN102097672B (zh) 2015-04-22

Family

ID=44130601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010522672.0A Expired - Fee Related CN102097672B (zh) 2010-10-27 2010-10-27 一种用于微波频段的穿硅同轴线的制造方法

Country Status (1)

Country Link
CN (1) CN102097672B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102363520A (zh) * 2011-11-04 2012-02-29 中国科学院半导体研究所 用于微机电系统器件的圆片级三维封装方法
CN103066040A (zh) * 2011-10-21 2013-04-24 中国科学院上海微系统与信息技术研究所 一种可用于微波频段的圆片级穿硅传输结构及制造方法
CN107204505A (zh) * 2017-05-31 2017-09-26 中国电子科技集团公司第十三研究所 抗电磁干扰的微波功率分配器及其制作方法
CN114976565A (zh) * 2022-06-20 2022-08-30 无锡中微高科电子有限公司 一种环柱微同轴射频传输线及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271028A (zh) * 2008-04-18 2008-09-24 中国科学院上海微系统与信息技术研究所 基于硅硅键合和绝缘层上硅的压力传感器芯片及方法
CN101656249A (zh) * 2009-07-10 2010-02-24 中国科学院上海微系统与信息技术研究所 一种圆片级封装多层互连结构、制作方法及应用
CN101656244A (zh) * 2009-07-10 2010-02-24 中国科学院上海微系统与信息技术研究所 硅基埋置型微波多芯组件的多层互连封装结构及制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271028A (zh) * 2008-04-18 2008-09-24 中国科学院上海微系统与信息技术研究所 基于硅硅键合和绝缘层上硅的压力传感器芯片及方法
CN101656249A (zh) * 2009-07-10 2010-02-24 中国科学院上海微系统与信息技术研究所 一种圆片级封装多层互连结构、制作方法及应用
CN101656244A (zh) * 2009-07-10 2010-02-24 中国科学院上海微系统与信息技术研究所 硅基埋置型微波多芯组件的多层互连封装结构及制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066040A (zh) * 2011-10-21 2013-04-24 中国科学院上海微系统与信息技术研究所 一种可用于微波频段的圆片级穿硅传输结构及制造方法
WO2013056519A1 (zh) * 2011-10-21 2013-04-25 中国科学院上海微系统与信息技术研究所 一种可用于微波频段的圆片级穿硅传输结构及制造方法
CN103066040B (zh) * 2011-10-21 2015-07-29 中国科学院上海微系统与信息技术研究所 一种可用于微波频段的圆片级穿硅传输结构及制造方法
CN102363520A (zh) * 2011-11-04 2012-02-29 中国科学院半导体研究所 用于微机电系统器件的圆片级三维封装方法
CN102363520B (zh) * 2011-11-04 2014-04-09 中国科学院半导体研究所 用于微机电系统器件的圆片级三维封装方法
CN107204505A (zh) * 2017-05-31 2017-09-26 中国电子科技集团公司第十三研究所 抗电磁干扰的微波功率分配器及其制作方法
CN114976565A (zh) * 2022-06-20 2022-08-30 无锡中微高科电子有限公司 一种环柱微同轴射频传输线及其制作方法

Also Published As

Publication number Publication date
CN102097672B (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
CN111312697B (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
CN103681390B (zh) 一种基于tsv工艺的晶圆级硅基板制备方法
CN102723306B (zh) 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
CN101483149B (zh) 一种硅通孔互连结构的制备方法
CN101483150B (zh) 一种加工硅通孔互连结构的工艺方法
US8263497B2 (en) High-yield method of exposing and contacting through-silicon vias
CN103066040B (zh) 一种可用于微波频段的圆片级穿硅传输结构及制造方法
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
US8970045B2 (en) Methods for fabrication of semiconductor structures including interposers with conductive vias, and related structures and devices
US20180102286A1 (en) Systems and methods for producing flat surfaces in interconnect structures
CN111689460B (zh) 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
CN105470225B (zh) 基于穿硅电容的三维容性耦合互连结构的制作方法
CN102097672B (zh) 一种用于微波频段的穿硅同轴线的制造方法
CN111682013A (zh) 一种用于射频微系统垂直互联的混合基通孔微同轴结构及其制作方法
CN111968953A (zh) 硅通孔结构及其制备方法
KR102164539B1 (ko) 전도성 비아들을 구비하는 인터포저들을 포함하는 반도체 구조물의 제조 방법, 및 이와 관련된 구조물들 및 소자들
CN102903673A (zh) 一种圆片级穿硅通孔tsv的制作方法
CN103187364B (zh) 高深宽比深孔的种子层的制备方法
CN113078133A (zh) 多层布线转接板及其制备方法
JP2010129952A (ja) 貫通電極配線の製造方法
CN106252276B (zh) 基于tsv技术开关矩阵射频单元的制造方法
CN113937445B (zh) 微同轴传输结构及其制备方法、电子设备
CN113948841B (zh) 微同轴传输结构及其制备方法、电子设备
CN103199054B (zh) 制作tsv时采用的二次湿法腐蚀支撑晶圆分离的工艺
Fischer et al. High aspect ratio TSVs fabricated by magnetic self-assembly of gold-coated nickel wires

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422

Termination date: 20201027