CN102074535B - 在导电点间提供绝缘保护的电子芯片与基板 - Google Patents

在导电点间提供绝缘保护的电子芯片与基板 Download PDF

Info

Publication number
CN102074535B
CN102074535B CN 200910223653 CN200910223653A CN102074535B CN 102074535 B CN102074535 B CN 102074535B CN 200910223653 CN200910223653 CN 200910223653 CN 200910223653 A CN200910223653 A CN 200910223653A CN 102074535 B CN102074535 B CN 102074535B
Authority
CN
China
Prior art keywords
electronic chip
conductive
average height
insulation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200910223653
Other languages
English (en)
Other versions
CN102074535A (zh
Inventor
黄耀生
杨景荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raydium Semiconductor Corp
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to CN 200910223653 priority Critical patent/CN102074535B/zh
Publication of CN102074535A publication Critical patent/CN102074535A/zh
Application granted granted Critical
Publication of CN102074535B publication Critical patent/CN102074535B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种电子芯片，其中包括多个导电接脚与多个绝缘凸块。所述多个导电接脚设置于该电子芯片的一个外表面，用于提供该电子芯片与外部电路间的多个电连接。所述多个绝缘凸块设置于所述多个导电接脚中两两相邻的导电接脚之间。本发明还提供一种基板。本发明的电子芯片和基板能够在导电点间提供绝缘保护。

Description

在导电点间提供绝缘保护的电子芯片与基板
技术领域
本发明涉及应用于电子产品的绝缘技术，并且特别地，本发明涉及在导电点之间提供绝缘保护的电子芯片与基板。
背景技术
随着近年来的科技发展，各种商用、家用以及个人的电子产品均日益普及。除了强化功能及美化外观之外，许多电子产品的发展趋势也包括了缩小产品的体积，以提升其可移植性及使用上的便利性。由于制造技术及封装技术的进步，多数电子芯片的面积/体积确实可符合上述轻量化的要求。然而，这样的转变对产品设计者或制造者来说，却也衍生出许多新的问题与挑战。
请参阅图1(A)至图1(C)。图1(A)至图1(C)为现有技术中以导电胶接合电子芯片与外部电路的相对关系示意图。电子芯片10外部的多个导电接脚12用于提供电子芯片10与外部电路16(例如电路板)之间的电性连接。举例而言，所述多个导电接脚12可能为用于传递数据或电压位准的接脚。
实践中，导电胶14的成分通常为包括许多导电粒子14A的树脂材料。如图1(B)所示，电子芯片10、导电胶14与外部电路16被压合后，各个导电接脚12会各自通过导电粒子14A被电连接至其对应的导电接点18，形成电性连接。理论上，位于各个导电接脚12间的空隙的导电粒子14A因为没有直接的压力压迫，彼此间不会互相接触，因此处于绝缘状态。
如先前所述，电子芯片的面积/体积愈来愈小。然而，在电子芯片外部的导电接脚数量不变的情况下，芯片体积的缩小意味着其导电接脚的密度也随之大幅提高。相对应地，各相邻导电接脚之间的间隔距离会变短，因此造成导电接脚彼此之间短路的机率上升。以图1(B)示出的情况为例，两两相邻导电接脚12间的空隙宽度在过去可能为220μm，现有的空隙宽度却可能被缩减至15μm左右。相比于直径大约为3μm的导电粒子14A，现有的导电接脚12的间距仅为其直径的五到六倍的距离。
如图1(C)中的以虚线标出的区域19所示，在导电粒子14A密度较高的情况下，相邻导电接脚12间的导电粒子14A可能会刚好排列为彼此相连的形式，在相邻导电接脚12间形成短路。这样的短路状况极可能会导致电子芯片10或外部电路16发生故障，甚至被烧毁。
发明内容
为解决上述问题，本发明提出了在导电点之间提供绝缘保护的电子芯片与基板。
根据本发明的一个具体实施例为一种电子芯片，其中包括多个导电接脚与多个绝缘凸块。所述多个导电接脚设置于所述电子芯片的一个外表面，用于提供所述电子芯片与外部电路间的多个电性连接。所述多个绝缘凸块设置于所述多个导电接脚中两两相邻的导电接脚之间。
根据本发明的电子芯片，其中，所述多个导电接脚通过导电胶与所述外部电路电性连接。
根据本发明的电子芯片，其中，所述多个导电接脚相对于所述外表面具有第一平均高度，所述多个绝缘凸块相对于所述外表面具有第二平均高度，所述第一平均高度基本上等于所述第二平均高度。
根据本发明的电子芯片，其中，所述外部电路包括用于与所述多个导电接脚电连接的多个导电接点，所述多个导电接脚相对于所述外表面具有第一平均高度，所述多个绝缘凸块相对于所述外表面具有第二平均高度，所述多个导电接点相对于所述外部电路的上表面具有第三平均高度，所述第二平均高度基本上等于所述第一平均高度与所述第三平均高度的和。
根据本发明的电子芯片，其中，所述多个绝缘凸块以聚酰亚胺材料制成。
根据本发明的电子芯片，其中，所述多个绝缘凸块以氧化材料制成，并通过蚀刻程序形成于所述电子芯片的所述外表面。
根据本发明的电子芯片，其中，进一步包括缓冲垫，设置于所述外表面，所述多个绝缘凸块与所述缓冲垫彼此相连，并且以相同的材料制成。
根据本发明的电子芯片，其中，所述多个绝缘凸块直接邻接于所述多个导电接脚的至少一个侧边。
根据本发明的另一具体实施例为一种基板，其中包括多个导电接点和多个绝缘凸块。所述多个导电接点设置于该基板的上表面，用于提供该基板与电子芯片间的多个电性连接。所述多个绝缘凸块设置于所述多个导电接点中两两相邻的导电接点之间。
根据本发明的基板，其中，所述多个导电接点通过导电胶与所述电子芯片电性连接。
根据本发明的基板，其中，所述多个导电接点相对于所述外表面具有第一平均高度，所述多个绝缘凸块相对于所述上表面具有第二平均高度，所述第一平均高度基本上等于所述第二平均高度。
根据本发明的基板，其中，所述电子芯片包括用于与所述多个导电接点电连接的多个导电接脚，所述多个导电接点相对于所述上表面具有第一平均高度，所述多个绝缘凸块相对于所述上表面具有第二平均高度，所述多个导电接脚相对于所述电子芯片的外表面具有第三平均高度，所述第二平均高度基本上等于所述第一平均高度与所述第三平均高度的和。
根据本发明的基板，其中，所述多个绝缘凸块以聚酰亚胺材料制成。
根据本发明的基板，其中，所述多个绝缘凸块直接邻接于所述多个导电接点的至少一个侧边。
根据本发明的又一具体实施例为一种电子芯片，包括多个导电接脚，设置于所述电子芯片的外表面，用于提供所述电子芯片与外部电路间的多个电性连接；以及多个凹槽，设置于所述多个导电接脚中两两相邻的导电接脚之间，所述多个凹槽的至少一个凹陷区域低于所述外表面的基准平面。
根据本发明的电子芯片，其中，所述多个导电接脚通过导电胶与所述外部电路电性连接。
根据本发明的电子芯片，其中，所述多个凹槽通过蚀刻程序形成于所述电子芯片的所述外表面。
根据本发明的概念可广泛应用于各种不同类型的电子芯片与基板。关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步的了解。
附图说明
图1(A)、图1(B)及图1(C)示出现有技术中电子芯片与外部电路的连接关系范例。
图2(A)、图2(B)及图2(C)为根据本发明的第一具体实施例中的电子芯片的示意图。
图3(A)和图3(B)为根据本发明的第二具体实施例中的电子芯片的示意图。
图4(A)和图4(B)为根据本发明的电子芯片包括缓冲垫的范例。
图5(A)和图5(B)为根据本发明的第三具体实施例中的电子芯片的示意图。
图6(A)和图6(B)为根据本发明的第四具体实施例中的基板的示意图。
图7(A)和图7(B)为根据本发明的第五具体实施例中的电子芯片的示意图。
具体实施方式
请参阅图2(A)，图2(A)为根据本发明的第一具体实施例中的电子芯片的示意图。此实施例中的电子芯片20包括多个导电接脚22与多个绝缘凸块29。所述多个导电接脚22设置于电子芯片20的一个外表面，用于提供电子芯片20与外部电路间的多个电性连接。举例而言，所述多个导电接脚12可能为用于传递数据或电压位准的接脚。
该多个绝缘凸块29设置于两两相邻的导电接脚22之间。实践中，根据本发明的绝缘凸块29的材质可以是聚酰亚胺(polyimide)，或是通过蚀刻程序形成于电子芯片20的外表面的氧化(oxide)材料，但不以此为限。图2(B)为将电子芯片20包括导电接脚22的外表面朝上时电子芯片20的俯视图。
在此实施例中，所述多个导电接脚22相对于电子芯片20的外表面具有第一平均高度，所述多个绝缘凸块29相对于电子芯片20的外表面则具有第二平均高度，该第一平均高度基本上等于该第二平均高度。
图2(C)为以导电胶24接合电子芯片20与外部电路26的相对关系范例。如图2(C)所示，外部电路26(例如硬性或软性印刷电路板)包括用于与所述多个导电接脚22电连接的多个导电接点28。电子芯片20、导电胶24与外部电路26被压合后，各个导电接脚22会各自通过导电胶24中的导电粒子电连接至其对应的导电接点28，形成电性连接。实践中，导电胶24可以是异方性导电胶液(anisotropic conductive adhesive，ACA)、异方性导电胶膜(anisotropic conductive film，ACF)，或是其它种类包括导电粒子的胶状物。
也如图2(C)所示，电子芯片20、导电胶24与外部电路26被压合后，绝缘凸块29会在两两相邻的导电接脚22之间形成阻隔，由此降低导电胶24中的导电粒子排列为彼此相连形式的机率。换句话说，绝缘凸块29可降低相邻的导电接脚22彼此短路的机率。
请参阅图3(A)及图3(B)。图3(A)为根据本发明的第二具体实施例中的电子芯片的示意图。图3(B)则是该电子芯片30与外部电路26的连接关系的示意图。电子芯片30包括多个导电接脚32与多个绝缘凸块39。在此实施例中，导电接脚32相对于电子芯片30的外表面具有第一平均高度；绝缘凸块39相对于电子芯片30的外表面具有第二平均高度；导电接点28相对于外部电路26的上表面具有第三平均高度。该第二平均高度基本上等于该第一平均高度与该第三平均高度的和。
如图3(B)所示，电子芯片30、导电胶24与外部电路26被压合后，绝缘凸块39会在两两相邻的导电接脚32之间形成更完全的阻隔，几乎排除了导电胶24中的导电粒子在空隙间排列为彼此相连形式的可能性。换句话说，绝缘凸块39可基本上消除相邻的导电接脚32彼此短路的机率。
请参阅图4(A)，图4(A)示出前述第一具体实施例进一步包括缓冲垫40的范例。缓冲垫40同样设置于电子芯片20的外表面。无论是在电子芯片20被固定至外部电路之前或之后，缓冲垫40都可提供缓冲效果，减少电子芯片20因摩擦或碰撞而损坏的机率。
在实际应用中，缓冲垫40和绝缘凸块29的材料都可以是具有绝缘性质的聚酰亚胺。由此，在电子芯片20外表面形成缓冲垫40和绝缘凸块29可共享同一个工艺步骤。如图4(B)所示，除了材质相同，所述多个绝缘凸块29与缓冲垫40还可被设计为彼此相连。
图5(A)为根据本发明的第三具体实施例中的电子芯片的示意图。此实施例中的电子芯片50包括多个导电接脚52与多个绝缘凸块59。这个实施例与先前所述的第二具体实施例的主要差别在于，所述多个绝缘凸块59直接邻接于所述多个导电接脚52的侧边。如图5(B)所示，这样的设计同样可以达到提供绝缘保护的效果。
在实际应用中，在电子芯片与外部电路不是利用导电胶彼此连接的情况下，根据本发明的绝缘凸块也可以发挥避免相邻的导电接脚彼此短路的作用。举例而言，电子芯片与外部电路可能以焊接的方式彼此连接。根据本发明的绝缘凸块也可避免焊料在导电接脚之间形成短路。
根据本发明的第四具体实施例为基板。如图6(A)所示，基板66包括多个导电接点68和多个绝缘凸块69。所述多个导电接点68设置于基板66的上表面，用于提供基板66与电子芯片间的电性连接。所述多个绝缘凸块69则设置于两两相邻的导电接点68之间。实践中，所述多个绝缘凸块69可以聚酰亚胺或其它绝缘材料制成。
如图6(B)所示，电子芯片60、导电胶64与基板66被压合后，绝缘凸块69会在两两相邻的导电接脚62以及两两相邻的导电接点68之间形成阻隔，几乎排除了导电胶24中的导电粒子在空隙间排列为彼此相连形式的可能性。因此，绝缘凸块69可降低相邻的导电接脚62或相邻的导电接点68彼此短路的机率。
在此实施例中，所述多个绝缘凸块69略高于所述多个导电接点68。实践中，所述多个绝缘凸块69也可被设计为基本上与所述多个导电接点68等高，或者是基本上等于导电接点68及其相对应的导电接脚62的高度总和。此外，在实际应用中，所述多个绝缘凸块69也可被安置为直接邻接于所述多个导电接点68的两侧。
根据本发明的第五具体实施例为电子芯片。请参阅图7(A)，图7(A)为该电子芯片的示意图。本实施例中的电子芯片70包括多个导电接脚72和多个凹槽76。所述多个导电接脚72设置于电子芯片70的一个外表面，用于提供电子芯片70与外部电路间的多个电性连接。所述多个凹槽76则设置于两两相邻的导电接脚72之间。与先前所述的其它实施例相同的是，所述多个导电接脚72可通过导电胶与外部电路建立电性连接。
实践中，所述多个凹槽76可通过蚀刻程序形成于电子芯片70的该外表面。如图7(A)所示，所述多个凹槽76的凹陷区域低于该外表面的基准平面。图7(B)则是电子芯片70通过导电胶24与外部电路26连接的示意图。如图7(B)所示，电子芯片70、导电胶24与外部电路26被压合后，所述多个凹槽76会在两两相邻的导电接脚72间提供更大的空隙。由此，其间的导电粒子排列为彼此相连形式的可能性也会被降低，达到与利用绝缘凸块类似的效果。
如上所述，根据本发明的绝缘凸块或凹槽均可有效降低相邻的导电接脚彼此短路的机率，进而减少电子芯片因短路而损坏的可能性。此外，根据本发明的概念可广泛应用于各种不同类型的电子芯片与基板，为电子芯片和基板提供良好的绝缘保护。
通过以上优选的具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所披露的优选具体实施例来对本发明的范围加以限制。相反地，其目的是希望能涵盖各种改变及等同性安排于本发明权利要求的范围内。
主要元件符号说明
10、20：电子芯片    12、22：导电接脚
14、24：导电胶      14A、28A：导电粒子
16、26：外部电路    18、28：导电接点
19：短路区域        29、39：色缘凸块
30、50：电子芯片    32、52：导电接脚
40：缓冲垫          66：基板
68：导电接点        59、69：色缘凸块
60、70：电子芯片    62、72：导电接脚
76：凹槽。

Claims (10)

1.一种电子芯片，包括：
多个导电接脚，设置于所述电子芯片的一个外表面，用于提供所述电子芯片与外部电路间的多个电连接；以及
多个绝缘凸块，设置于所述多个导电接脚中两两相邻的导电接脚之间，
其中，所述外部电路包括用于与所述多个导电接脚电连接的多个导电接点，所述多个导电接脚相对于所述外表面具有第一平均高度，所述多个绝缘凸块相对于所述外表面具有第二平均高度，所述多个导电接点相对于所述外部电路的上表面具有第三平均高度，所述第二平均高度等于所述第一平均高度与所述第三平均高度的和。
2.根据权利要求1所述的电子芯片，其中，所述多个导电接脚通过导电胶与所述外部电路电连接。
3.根据权利要求1所述的电子芯片，其中，所述多个绝缘凸块由聚酰亚胺材料制成。
4.根据权利要求1所述的电子芯片，其中，所述多个绝缘凸块由氧化材料制成，并通过蚀刻工艺形成于所述电子芯片的所述外表面。
5.根据权利要求1所述的电子芯片，进一步包括：
缓冲垫，设置于所述外表面，所述多个绝缘凸块与所述缓冲垫彼此相连，并且由相同的材料制成。
6.根据权利要求1所述的电子芯片，其中，所述多个绝缘凸块直接邻接于所述多个导电接脚的至少一个侧边。
7.一种基板，包括：
多个导电接点，设置于所述基板的上表面，用于提供所述基板与电子芯片间的多个电连接；以及
多个绝缘凸块，设置于所述多个导电接点中两两相邻的导电接点之间，
其中，所述电子芯片包括用于与所述多个导电接点电连接的多个导电接脚，所述多个导电接点相对于所述上表面具有第一平均高度，所述多个绝缘凸块相对于所述上表面具有第二平均高度，所述多个导电接脚相对于所述电子芯片的外表面具有第三平均高度，所述第二平均高度等于所述第一平均高度与所述第三平均高度的和。
8.根据权利要求7所述的基板，其中，所述多个导电接点通过导电胶与所述电子芯片电连接。
9.根据权利要求7所述的基板，其中，所述多个绝缘凸块由聚酰亚胺材料制成。
10.根据权利要求7所述的基板，其中，所述多个绝缘凸块直接邻接于所述多个导电接点的至少一个侧边。
CN 200910223653 2009-11-19 2009-11-19 在导电点间提供绝缘保护的电子芯片与基板 Expired - Fee Related CN102074535B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910223653 CN102074535B (zh) 2009-11-19 2009-11-19 在导电点间提供绝缘保护的电子芯片与基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910223653 CN102074535B (zh) 2009-11-19 2009-11-19 在导电点间提供绝缘保护的电子芯片与基板

Publications (2)

Publication Number Publication Date
CN102074535A CN102074535A (zh) 2011-05-25
CN102074535B true CN102074535B (zh) 2013-08-21

Family

ID=44033014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910223653 Expired - Fee Related CN102074535B (zh) 2009-11-19 2009-11-19 在导电点间提供绝缘保护的电子芯片与基板

Country Status (1)

Country Link
CN (1) CN102074535B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524464B (zh) * 2020-06-11 2022-10-28 厦门通富微电子有限公司 一种显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2746532Y (zh) * 2004-11-04 2005-12-14 资重兴 可稳定承载的芯片组成结构
CN101388376A (zh) * 2007-09-14 2009-03-18 全懋精密科技股份有限公司 半导体封装基板结构
CN101452903A (zh) * 2007-12-05 2009-06-10 南茂科技股份有限公司 用于无引脚封装的引脚架和其封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2746532Y (zh) * 2004-11-04 2005-12-14 资重兴 可稳定承载的芯片组成结构
CN101388376A (zh) * 2007-09-14 2009-03-18 全懋精密科技股份有限公司 半导体封装基板结构
CN101452903A (zh) * 2007-12-05 2009-06-10 南茂科技股份有限公司 用于无引脚封装的引脚架和其封装结构

Also Published As

Publication number Publication date
CN102074535A (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
CN109459895B (zh) 显示面板和显示装置
US9922891B2 (en) Film for semiconductor package, semiconductor package using film and display device including the same
CN107039386B (zh) 组装印刷电路板及引线架封装
US9160091B2 (en) Electrical connector
CN103886299A (zh) 一种电容式指纹传感器的封装结构
WO2013170463A1 (zh) 一种柔性电路板、覆晶薄膜及制作方法
US8624367B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
US9929511B2 (en) Shielded high density card connector
CN110308519B (zh) 光纤线路板及其制造方法、光传输装置
US20110103034A1 (en) Electronic chip and substrate providing insulation protection between conducting nodes
CN104347539A (zh) 芯片封装
US10257943B2 (en) Electronic device with integrated circuit chip provided with an external electrical connection network
CN102858090B (zh) 半导体装置
US9257418B2 (en) Semiconductor package having heat slug and passive device
CN102117788A (zh) 具疏通空缺的电子芯片与基板
US9607960B1 (en) Bonding structure and flexible device
CN102074535B (zh) 在导电点间提供绝缘保护的电子芯片与基板
KR200457484Y1 (ko) 전자 저장 장치용 패키지
US10366822B2 (en) Method of manufacturing winged coil structure
CN101826505A (zh) 封装基板以及芯片封装结构
KR20120084956A (ko) 전자 기기의 다층 연성회로기판
WO2023093314A8 (zh) 板级架构、封装模组、电子设备及板级架构的制作方法
CN113851437B (zh) 倒装芯片和芯片封装结构
US10653015B2 (en) Multilayer circuit board and method of manufacturing the same
JP6334342B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130821

Termination date: 20191119

CF01 Termination of patent right due to non-payment of annual fee