CN102064229A - 一种高阻GaN室温核探测器及其制备方法 - Google Patents

Abstract

本发明公开了一种高阻GaN室温核探测器及其制备方法，该室温核探测器包括高阻GaN活性结构和两个接触电极，其中该高阻GaN活性结构为外延在基衬底上或自支撑的厚膜单层或多层结构，其总厚度为200μm～2000μm，该高阻GaN活性结构中高阻GaN层是非掺杂GaN、离子注入GaN或外延掺杂GaN，电阻率大于1000MΩ·cm，该GaN活性结构的多层结构是在高阻GaN层一面或两面生长n-GaN薄膜构成，该两个接触电极分别制作在高阻GaN活性结构的两个表面。本发明的室温核辐射探测器具有良好的室温信噪比和稳定性，适用于各种强辐射场的探测，尤其在核医学影像学中具有广阔的应用前景，本发明的制造工艺简单，成本低廉，适于工业化推广。

Description

一种高阻GaN室温核探测器及其制备方法

技术领域

本发明涉及一种核辐射探测器及其制备方法，具体涉及一种高阻GaN室温核探测器及其制备方法。

背景技术

室温核辐射探测器是继Li漂移Si、Li漂移Ge和高纯Ge等需要在液氮温度下工作的探测器之后发展起来的一类新型固体探测器，具有室温灵敏度高、噪声低、响应光谱宽、脉冲时间短、探测效率高、抗辐照损伤能力强、稳定性高等优点，在环境监测、核医学、工业无损检测、安全检查、核武器突防、航空航天、天体物理和高能物理等领域具有广泛的用途，已经成为现代高科技领域的前沿研究热点之一。

然而，由于室温核辐射探测器要求在室温下工作，且对能量分辨率和探测效率要求较高，所以对制备探测器的材料也提出了很高的要求。一般认为必须满足如下要求：①较高的原子序数，确保对射线有较高的阻止本领，从而保证探测器具有较高的探测效率；②较大的禁带宽度，保证探测器在室温下工作时，具有较高的抗辐射性能和较低的漏电流；③良好的工艺性能，容易制得纯度高、完整性好的单晶体，同时具有优良的机械性能和化学稳定性，便于进行机械加工，容易制作成势垒接触或欧姆接触；④优异的物理性能，能耐较高的反向偏压，暗漏电流小，同时材料中载流子的迁移率·寿命积要大，确保探测器具有良好的能量分辨率。此外，这些半导体材料在其材料外延、器件加工上也应有较为成熟的工艺，因此，符合上述要求的材料很少。

目前，研究较多的是CdZnTe(CZT)、HgI₂和金刚石室温核辐射探测器，美国、俄罗斯等国都已将CZT晶体材料及其探测器商业化，然而，生长高质量的CZT晶体及制备优异性能的探测器是相当困难的，并且其成本也非常昂贵。金刚石材料的生长一直是个难点，现今尚未有很好的办法获得高质量的厚膜金刚石材料，所能生长成功的金刚石大都是多晶或非晶的薄膜，因此金刚石室温核辐射探测器的研究尚处在初步阶段。HgI₂虽然已研究多年，材料生长也有很多突破，但是由于材料本身的物理化学的不稳定性，很难在探测器的应用道路上有大的建树。

现今作为第三代半导体材料代表的GaN及其多元合金材料，因其独特而优异的光学和电学性能，备受学术界和工业界的关注和青睐，特别在光电子(如发光二极管LED和激光二极管)和微电子(高电子迁移率晶体管HEMT)领域的研究和应用尤其活跃，是当今半导体界的国际焦点。

在探测器领域，GaN基材料也逐渐成为紫外探测器、特别是太阳光盲紫外探测器的研究热点。例如，《半导体学报》第25卷第6期第711页至714页的“GaN基肖特基结构紫外探测器”一文，即公开了一种GaN基的紫外探测器，由生长在蓝宝石衬底上的20纳米的GaN缓冲层、1微米的n型GaN外延层和0.6微米的本征GaN外延层构成，表面制备肖特基电极，并通过光刻在n型GaN外延层上制备欧姆电极，具有良好的紫外探测性能。由于GaN具有宽带隙、强共价键结合、高熔点、高击穿电场、抗腐蚀、抗辐射等优良性能，因此发明人认为其可以作为室温核辐射探测器半导体材料，解决现有CZT、HgI₂和金刚石室温核辐射探测器存在的问题。然而，现有的GaN紫外探测器厚度只有1～2微米，并不适用于室温核辐射探测，而且现有的GaN紫外探测器的低阻有源区也不适用于室温核辐射探测。

发明内容

本发明的目的旨在提供一种高阻GaN室温核探测器及其制备方法，获得的探测器应当具有良好的室温灵敏度、探测效率和稳定性，同时简化制备工艺，降低成本。

为实现上述第一个目的，本发明所采用的技术方案是：

一种高阻GaN室温核探测器，包括GaN活性结构和两个接触电极，其特征在于：所述GaN活性结构为单层或两层以上的厚膜结构，其总厚度g的取值范围为200μm＜g≤2000μm，所述两个接触电极分别设于GaN活性结构的两侧表面。

上述技术方案中：所述GaN活性结构为外延在基衬底上或为自支撑的单层高阻GaN厚膜，或者为在单层高阻GaN厚膜的一面或两面生长n-GaN薄膜构成的多层高阻GaN厚膜，其电阻率大于10⁶Ω·cm，所述基衬底可选包括Si、GaAs、蓝宝石、SiC、ZnO、硼化锆、金属合金、镁铝尖晶石、LiAlO₂和LiGaO₂中的一种。

进一步地，上述技术方案中：所述单层高阻GaN厚膜为非掺杂高阻GaN膜，包括纯本征GaN膜和自补偿GaN膜；或为掺杂高阻GaN膜，其掺杂有Fe、Mg、Zn、Al、Mn、Cr、Ca、Sc、Ti、Co、Ni、Cu或V中的一种。

更进一步地，上述技术方案中：所述n-GaN薄膜为非掺杂或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺杂Si。

上述技术方案中：所述两个接触电极为欧姆接触电极或肖特基接触电极，其中所述欧姆接触电极至少包括ITO、Ti/Al/Ni/Au或Ti/Al/Ti/Au；所述肖特基接触电极为Ni/Au。

本发明实现上述第二个目的所采用的一种技术方案是：

一种高阻GaN室温核探测器的制备方法，其特征在于包括步骤：

I、采用MOCVD法，在Si、GaAs、蓝宝石、SiC、ZnO、硼化锆、金属合金、镁铝尖晶石、LiAlO₂或LiGaO₂的基衬底上外延GaN薄膜，薄膜厚度为1μm～5μm；

II、将上述GaN薄膜作为新的衬底，使用HVPE法外延高阻GaN厚膜，使其厚度为200μm～2000μm，且电阻率大于10⁶Ω·cm；

III、使用激光剥离法将上述高阻GaN厚膜从新的衬底上剥离，并采用化学机械抛光法对该剥离制得的自支撑高阻GaN厚膜两面进行抛光；

IV、在上述自支撑高阻GaN厚膜的两面分别沉积ITO、Ti/Al/Ni/Au、Ti/Al/Ti/Au或Ni/Au中任意一种制得接触电极；

V、经PECVD沉积二氧化硅或氮化硅钝化并封装后制得高阻GaN室温核探测器。

上述一种制备方法中：步骤II之前还包括步骤I₁：将步骤I基衬底上外延GaN薄膜作为新衬底，并于其上使用HVPE法外延n-GaN薄膜，作为步骤II外延高阻GaN厚膜的新的衬底，所述n-GaN薄膜为非掺杂外延GaN膜或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺Si外延GaN膜，薄膜厚度为10μm～50μm；经步骤III剥离后得到自支撑n-GaN/高阻GaN的双层结构。

上述一种制备方法中：步骤II之前还包括步骤I₁：将步骤I基衬底上外延GaN薄膜作为新衬底，并于其上使用HVPE法外延n-GaN薄膜，作为步骤II外延高阻GaN厚膜的新的衬底，所述n-GaN薄膜为非掺杂外延GaN膜或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺Si外延GaN膜，薄膜厚度为10μm～50μm。并且步骤II与步骤III之间还包括步骤II₁：将步骤II制得的多层结构作为又一新衬底，并于其上使用HVPE法、MOCVD法或MBE法外延n-GaN薄膜，所述n-GaN薄膜为非掺杂外延GaN膜或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺Si外延GaN膜，薄膜厚度大于200nm；经步骤III剥离后得到自支撑n-GaN/高阻GaN/n-GaN的三层结构。

进一步地，上述一种制备方法中，步骤II所述外延高阻GaN厚膜的方法包括使用HVPE外延掺杂有Fe、Mg、Zn、Al、Mn、Cr、Ca、Sc、Ti、Co、Ni、Cu或V之一的高阻GaN膜；使用HVPE外延非掺杂高阻GaN膜后离子注入Fe、Mg、Zn、Al、Mn、Cr、Ca、Sc、Ti、Co、Ni、Cu或V之一；以及使用HVPE外延非掺杂的自补偿高阻GaN膜。

本发明实现上述第二个目的所采用的另一种技术方案是：

一种高阻GaN室温核探测器的制备方法，其特征在于包括步骤：

I、采用MOCVD法，在Si、GaAs、蓝宝石、SiC、ZnO、硼化锆、金属合金、镁铝尖晶石、LiAlO₂或LiGaO₂的基衬底上外延GaN薄膜，薄膜厚度为1μm～5μm；

II、将上述GaN薄膜作为新的衬底，使用HVPE法外延高阻GaN厚膜，使其厚度为200μm～2000μm，且电阻率大于10⁶Ω·cm；

III、使用ICP刻蚀在上述高阻GaN厚膜上制备得到欧姆接触电极的台面，刻蚀深度直至步骤I由MOCVD外延的GaN薄膜，并于所述台面上沉积ITO、Ti/Al/Ni/Au或Ti/Al/Ti/Au，制得欧姆接触电极；

IV、在上述高阻GaN厚膜未刻蚀区的表面沉积ITO、Ti/Al/Ni/Au、Ti/Al/Ti/Au或Ni/Au中任意一种制得另一接触电极；

V、经PECVD沉积二氧化硅或氮化硅钝化并封装后制得高阻GaN室温核探测器。

上述另一种制备方法中：步骤II之前还包括步骤I₁：将步骤I基衬底上外延GaN薄膜作为新衬底，并于其上使用HVPE法外延n-GaN薄膜，作为步骤II外延高阻GaN厚膜的新的衬底，所述n-GaN薄膜为非掺杂外延GaN膜或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺Si外延GaN膜，薄膜厚度为10μm～50μm；步骤III中ICP刻蚀深度为不穿透至n-GaN薄膜的高阻GaN厚膜底面，且刻蚀所得的台面上沉积ITO、Ti/Al/Ni/Au、Ti/Al/Ti/Au或Ni/Au，制得欧姆接触电极或肖特基接触电极。

上述另一种制备方法中：步骤II之前还包括步骤I₁：将步骤I基衬底上外延GaN薄膜作为新衬底，并于其上使用HVPE法外延n-GaN薄膜，作为步骤II外延高阻GaN厚膜的新的衬底，所述n-GaN薄膜为非掺杂外延GaN膜或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺Si外延GaN膜，薄膜厚度为10μm～50μm。并且步骤II与步骤III之间还包括步骤II₁：将步骤II制得的多层结构作为又一新衬底，并于其上使用HVPE法、MOCVD法或MBE法外延n-GaN薄膜，所述n-GaN薄膜为非掺杂外延GaN膜或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺Si外延GaN膜，薄膜厚度大于200nm；步骤III中ICP刻蚀深度直至步骤I₁外延的n-GaN薄膜，且刻蚀所得的台面上沉积ITO、Ti/Al/Ni/Au或Ti/Al/Ti/Au，制得欧姆接触电极。

进一步地，上述另一种制备方法中：步骤II所述外延高阻GaN厚膜的方法包括使用HVPE外延掺杂有Fe、Mg、Zn、Al、Mn、Cr、Ca、Sc、Ti、Co、Ni、Cu或V之一的高阻GaN膜；使用HVPE外延非掺杂高阻GaN膜后离子注入Fe、Mg、Zn、Al、Mn、Cr、Ca、Sc、Ti、Co、Ni、Cu或V之一；以及使用HVPE外延非掺杂的自补偿高阻GaN膜。

通过上述技术方案的应用，本发明较之于现有技术，具有以下有点：

1.由于本发明采用的GaN厚膜厚度有200μm～2000μm，适应于各种核辐射情形，尤其是高能伽玛射线和X-射线，GaN材料具有高电阻率、大原子序数、强共价键结合、高熔点、高击穿电场、抗腐蚀、抗辐射等优良性能，因此，用其制备的室温核辐射探测器具有良好的室温灵敏度、探测效率和稳定性，可以减少成像剂量和提高影像分辨率，更适用于强辐射场的探测领域，如强子对撞机系统和核聚变堆芯处的辐射探测，在射线医学影像学和核医学领域有很好的应用前景。

2.本发明某些实施方案采用垂直器件结构，将电极分别制作在探测器两面，因而省去了套刻光刻工艺，制备方法新颖，制作工艺简单。

3.由于本发明使用的GaN材料具有良好的机械性能和化学稳定性，其材料生长工艺较为成熟，易制备得到高质量的GaN晶体材料。

4.本发明的GaN材料具有更宽的禁带宽度(GaN为3.39，CZT为1.5)，因此由其制备的室温核辐射探测器不需要通过降温来减少热噪声，可以真正实现室温工作。

5.本发明采用厚膜高阻活性层，因此对电极接触的性能要求就大大降低，制备工艺窗口更宽。

附图说明

图1是本发明高阻GaN室温核探测器实施例一的层次结构示意图；

图2是本发明高阻GaN室温核探测器实施例二的层次结构示意图；

图3是本发明高阻GaN室温核探测器实施例三的层次结构示意图；

图4是本发明高阻GaN室温核探测器实施例四的层次结构示意图；

图5是本发明高阻GaN室温核探测器实施例五的层次结构示意图；

图6是本发明高阻GaN室温核探测器实施例六的层次结构示意图。

其中：1～基衬底；2～GaN薄膜；32、33、35、36～n-GaN薄膜；4～高阻GaN厚膜；53、56～n-GaN薄膜；6～欧姆接触电极；7～肖特基接触电极。

具体实施方式

下面结合实施例对本发明作进一步描述：

实施例一：

如图1所示，一种高阻GaN室温核探测器一较佳实施例的层次结构示意图。该核探测器包括自支撑结构的高阻GaN厚膜4、n-GaN薄膜(或称n型掺杂层)32和两个接触电极。其中所述n型掺杂层32制于高阻GaN厚膜4的一面，接触电极之一为欧姆接触电极6，制于n型掺杂层32的外侧表面；而另一接触电极为肖特基接触电极7，直接制于高阻GaN厚膜4相对于n型掺杂层32的另一外侧表面。所述高阻GaN厚膜4为Fe掺杂的单晶GaN膜，其厚度为250μm，电阻率为1×10¹¹Ω·cm；所述n型掺杂层(n-GaN薄膜)32的厚度为5μm，其掺硅载流子浓度为1×10¹⁸cm^-3；所述欧姆接触电极6为Ti/Al/Ti/Au(20nm/20nm20nm/300nm)，且肖特基接触电极7为Ni/Au(25nm/25nm)。

本实施例的高阻GaN室温核探测器的制备方法，包括如下步骤：

I、采用金属有机物化学气相沉积(MOCVD)方法在蓝宝石衬底上外延GaN薄膜(未图示)，厚度2μm。

II、将上述GaN薄膜作为新的衬底，使用氢化物气相外延(HVPE)方法外延Si掺杂的n-GaN薄膜32，掺杂浓度控制在1×10¹⁸cm^-3，厚度40μm。

III、将上述n-GaN薄膜作为新衬底，使用氢化物气相外延(HVPE)方法外延高阻GaN厚膜4，该高阻GaN厚膜4为Fe掺杂GaN厚膜，电阻率为1×10¹¹Ω·cm(或大于100GΩ.cm)，厚度280μm。

IV、使用激光剥离技术将GaN活性结构(即高阻GaN厚膜4+n-GaN薄膜32)从衬底上剥离下来，成为自支撑n-GaN/高阻GaN的双层结构。

V、使用化学机械抛光技术将上述GaN活性结构剥离面进行单面抛光，使得n-GaN/高阻GaN的最终厚度是5μm/250μm。

VI、在上述抛光后GaN活性结构的n-GaN薄膜表面采用磁控溅射的方式沉积Ti/Al/Ti/Au(20nm/20nm/20nm/300nm)制得360nm厚的欧姆接触电极，并在高阻GaN厚膜表面使用电子束蒸发沉积Ni/Au(25nm/25nm)制得50nm厚的肖特基接触电极。

VII、使用PECVD沉积二氧化硅或氮化硅钝化上述探测器。

VIII、封装制成高阻GaN室温核探测器。

实施例二

如图2所示，为本发明室温核探测器实施例二的层次结构示意图。该核探测器的基本结构与实施例一基本相同，区别仅在于该GaN活性结构为单层的高阻GaN厚膜4，而省去了n型掺杂层，并且该GaN活性结构的上下表面制备的均为肖特基接触电极Ni/Au(25nm/25nm)。

本实施例的高阻GaN室温核探测器的制备方法，包括如下步骤：

I、采用金属有机物化学气相沉积(MOCVD)方法在蓝宝石衬底上外延GaN薄膜(未图示)，厚度5μm。

II、将上述GaN薄膜作为新的衬底，使用氢化物气相外延(HVPE)方法外延高阻GaN厚膜4，该高阻GaN厚膜4为Fe掺杂GaN厚膜，电阻率为1×10¹²Ω·cm(或大于100GΩ.cm)，厚度2050μm。

III、使用激光剥离技术将GaN活性结构(即单层高阻GaN厚膜4)从衬底上剥离下来，成为自支撑高阻GaN厚膜结构。

IV、使用化学机械抛光技术将上述GaN活性结构剥离面进行单面抛光，使得高阻GaN厚膜4的最终厚度是2000μm。

V、在上述自支撑高阻GaN厚膜的上下两面都使用电子束蒸发沉积Ni/Au(25nm/25nm)，获得50nm厚的肖特基接触电极。

VI、使用PECVD沉积二氧化硅或氮化硅钝化上述探测器。

VII、封装制成高阻GaN室温核探测器。

实施例三

如图3所示，为本发明室温核探测器实施例三的层次结构示意图。该核探测器的基本结构与实施例一基本相同，区别仅在于该GaN活性结构为在高阻GaN厚膜4的两面均复合有n型掺杂层33、53，并且该GaN活性结构的上下表面制备的均为欧姆接触电极Ti/Al/Ti/Au(20nm/20nm/20nm/300nm)。

本实施例的高阻GaN室温核探测器的制备方法，包括如下步骤：

I、采用金属有机物化学气相沉积(MOCVD)方法在蓝宝石衬底上外延GaN薄膜(未图示)，厚度4μm。

II、将上述GaN薄膜作为新衬底，使用氢化物气相外延(HVPE)方法外延Si掺杂的n-GaN薄膜33，掺杂浓度控制在1×10¹⁷cm^-3，厚度40μm。

III、将上述n-GaN薄膜作为新的衬底，使用氢化物气相外延(HVPE)方法外延高阻GaN厚膜4，该高阻GaN厚膜4为Fe掺杂GaN厚膜，电阻率为1×10¹¹Ω·cm(或大于100GΩ.cm)，厚度250μm。

IV、将上述多层结构作为又一新衬底，使用MOCVD方法外延Si掺杂的n-GaN薄膜53，掺杂浓度控制在1×10¹⁹cm^-3，厚度300nm。

V、使用激光剥离技术将上述GaN活性结构(即n-GaN薄膜33+高阻GaN厚膜4+n-GaN薄膜53)从衬底上剥离下来，成为自支撑三明治结构。

VI、使用化学机械抛光技术将上述GaN活性结构剥离面进行单面抛光，使得n-GaN/高阻GaN/n-GaN的最终厚度是5μm/250μm/300nm。

VII、在上述自支撑三明治结构的上下两面都使用磁控溅射沉积Ti/Al/Ti/Au(20nm/20nm/20nm/300nm)制得360nm厚的欧姆接触电极。

VIII、使用PECVD沉积二氧化硅或氮化硅钝化上述探测器。

IX、封装制成高阻GaN室温核探测器。

实施例四

如图4所示，为本发明室温核探测器实施例四的层次结构示意图。该核探测器包括外延在基衬底1(蓝宝石)之上的GaN活性结构和两个接触电极。其中该GaN活性结构为电阻率1×10¹⁰Ω·cm、厚度210μm的高阻GaN厚膜4，并且具有向下刻蚀200μm的台面。该两个接触电极可均为肖特基接触电极Ni/Au(25nm/25nm)，分别制于高阻GaN厚膜4及其蚀刻台面的表面上。

本实施例的高阻GaN室温核探测器的制备方法，包括如下步骤：

I、采用金属有机物化学气相沉积(MOCVD)方法在蓝宝石的基衬底1上外延GaN薄膜2，厚度1μm。

II、将上述GaN薄膜作为新的衬底，使用氢化物气相外延(HVPE)方法外延高阻GaN厚膜4，该高阻GaN厚膜4为Zn掺杂GaN厚膜，电阻率为4×10⁹Ω·cm，厚度210μm。

III、使用ICP刻蚀技术将上述高阻GaN厚膜4从上表面向下刻蚀200μm，形成接触电极台面。

IV、在上述接触电极台面和高阻GaN厚膜4未刻蚀区域的表面使用电子束蒸发沉积Ni/Au(25nm/25nm)，制得肖特基接触电极7(下电极和上电极)。

V、使用PECVD沉积二氧化硅或氮化硅钝化上述探测器。

VI、封装制成高阻GaN室温核探测器。

实施例五

如图5所示，是本发明室温核探测器实施例五的层次结构示意图。该核探测器的基本结构与实施例四基本相同，区别仅在于该GaN活性结构为单层的高阻GaN厚膜4与n型掺杂层35(n-GaN薄膜)的多层复合结构，并且该制于GaN活性结构刻蚀台面上的为欧姆接触电极Ti/Al/Ni/Au(20nm/20nm/20nm/300nm)，其中该高阻GaN厚膜4的电阻率为1×10¹¹Ω·cm，厚度550μm，刻蚀深度为550μm。

本实施例的高阻GaN室温核探测器的制备方法，包括如下步骤：

I、采用金属有机物化学气相沉积(MOCVD)方法在蓝宝石的基衬底1上外延GaN薄膜2，厚度1μm。

II、将上述GaN薄膜2作为新衬底，使用氢化物气相外延(HVPE)方法外延Si掺杂的n-GaN薄膜35，掺杂浓度控制在5×10¹⁸cm^-3，厚度10μm。

III、将上述n-GaN薄膜作为新的衬底，使用氢化物气相外延(HVPE)方法外延高阻GaN厚膜4，该高阻GaN厚膜4为Fe掺杂GaN厚膜，电阻率为1×10¹¹Ω·cm(或大于100GΩ.cm)，厚度550μm。

IV、使用ICP刻蚀将上述高阻GaN厚膜4从上表面向下刻蚀550μm形成接触电极台面，并使用磁控溅射在该刻蚀的台面上沉积Ti/Al/Ni/Au(20nm/20nm/20nm/300nm)，制得360nm厚的欧姆接触电极6。

V、再在该高阻GaN厚膜4未刻蚀区域的表面使用电子束蒸发沉积Ni/Au(25nm/25nm)，制得50nm厚的肖特基接触电极7。

VI、使用PECVD沉积二氧化硅或氮化硅钝化上述探测器。

VII、封装制成高阻GaN室温核探测器。

实施例六

如图6所示，是本发明室温核探测器实施例五的层次结构示意图。该核探测器的基本结构与实施例五基本相同，区别仅在于该GaN活性结构为三明治结构，即单层的高阻GaN厚膜4与两侧n型掺杂层36、56(n-GaN薄膜)的多层复合结构。其中靠近基衬底1的n型掺杂层36厚度为30μm，载流子浓度1×10¹⁸cm^-3；高阻GaN厚膜4的厚度为880μm，电阻率为1×10¹¹Ω·cm，向下刻蚀890μm露出台面；而另一层的n型掺杂层56厚度为5μm，载流子浓度1×10¹⁷cm^-3。而制于台面及高阻GaN厚膜4未刻蚀区域表面的两个接触电极均为Ti/Al/Ti/Au(20nm/20nm/20nm/300nm)的欧姆接触电极6，其厚度均为20nm。

本实施例的高阻GaN室温核探测器的制备方法，包括如下步骤：

I、采用金属有机物化学气相沉积(MOCVD)方法在蓝宝石的基衬底1上外延GaN薄膜2，厚度5μm。

II、将上述GaN薄膜2作为新衬底，使用氢化物气相外延(HVPE)方法外延Si掺杂的n-GaN薄膜36，掺杂浓度控制在5×10¹⁸cm^-3，厚度30μm。

III、将上述n-GaN薄膜作为新的衬底，使用氢化物气相外延(HVPE)方法外延高阻GaN厚膜4，该高阻GaN厚膜4为Fe掺杂GaN厚膜，电阻率为1×10¹¹Ω·cm(或大于100GΩ.cm)，厚度880μm。

IV、将上述多层结构作为又一新衬底，使用MEB方法外延Si掺杂的n-GaN薄膜56，掺杂浓度控制在1×10¹⁹cm^-3，厚度5μm。

V、使用ICP刻蚀将上述三明治的GaN活性结构，从上表面向下刻蚀890μm形成接触电极台面，并使用磁控溅射在该刻蚀的台面上沉积Ti/Al/Ti/Au(20nm/20nm/20nm/300nm)，制得360nm厚的欧姆接触电极6。

VI、再在该GaN活性结构未刻蚀区域也使用磁控溅射的方法沉积Ti/Al/Ti/Au(20nm/20nm/20nm/300nm)，制得360nm欧姆接触电极6。

VII、使用PECVD沉积二氧化硅或氮化硅钝化上述探测器。

VIII、封装制成高阻GaN室温核探测器。

实施例七

再参考图4，为本发明室温核探测器实施例七的层次结构示意图。该核探测器包括外延在基衬底1(蓝宝石)之上的GaN活性结构和两个接触电极。其中该GaN活性结构为电阻率1×10⁶Ω·cm、厚度210μm的高阻GaN厚膜4，并且具有向下刻蚀200μm的台面。该两个接触电极可均为肖特基接触电极Ni/Au(25nm/25nm)，分别制于高阻GaN厚膜4及其蚀刻台面的表面上。

本实施例的高阻GaN室温核探测器的制备方法，包括如下步骤：

I、采用金属有机物化学气相沉积(MOCVD)方法在蓝宝石的基衬底1上外延GaN薄膜2，厚度1.5μm。

II、将上述GaN薄膜作为新的衬底，使用氢化物气相外延(HVPE)方法外延高阻GaN厚膜4，该高阻GaN厚膜4为Zn掺杂GaN厚膜，电阻率为1×10⁶Ω·cm，厚度210μm。

III、使用ICP刻蚀技术将上述高阻GaN厚膜4从上表面向下刻蚀200μm，形成接触电极台面。

IV、在上述接触电极台面和高阻GaN厚膜4未刻蚀区域的表面使用电子束蒸发沉积Ni/Au(25nm/25nm)，制得肖特基接触电极7(下电极和上电极)。

V、使用PECVD沉积二氧化硅或氮化硅钝化上述探测器。

VI、封装制成高阻GaN室温核探测器。

除上述多个实施例的核探测器层次结构及制备方法外，本发明可选的实施方案具有广泛的多样性。例如：一、所用的基衬底不限于实施例所述的蓝宝石，其还可以选用包括Si、GaAs、SiC、ZnO、硼化锆、金属合金、镁铝尖晶石、LiAlO₂和LiGaO₂中的任意一种；二、GaN活性结构中的核心部分——高阻GaN厚膜可以为掺杂外延生长、非故意掺杂外延生长后离子注入或非故意掺杂的纯本征GaN膜和自补偿GaN膜，其中掺杂的杂质选材也不限于实施例所述的Fe，还包括Mg、Zn、Al、Mn、Cr、Ca、Sc、Ti、Co、Ni、Cu或V中的一种，凡此等等。

综上所述，本发明技术方案得到的高阻GaN室温核探测器，采用厚度200μm～2000μm的厚膜，适应于各种核辐射情形，尤其是高能伽玛射线和X-射线，GaN材料具有高电阻率、大原子序数、强共价键结合、高熔点、高击穿电场、抗腐蚀、抗辐射等优良性能，因此，用其制备的室温核辐射探测器具有良好的室温灵敏度、探测效率和稳定性，可以减少成像剂量和提高影像分辨率，更适用于强辐射场的探测领域，如强子对撞机系统和核聚变堆芯处的辐射探测，在射线医学影像学和核医学领域有很好的应用前景。

此外，本发明某些实施方案采用垂直器件结构，将电极分别制作在探测器两面，因而省去了套刻光刻工艺，制备方法新颖，制作工艺简单；由于GaN材料具有更宽的禁带宽度(GaN为3.39，CZT为1.5)，因此由其制备的室温核辐射探测器不需要通过降温来减少热噪声，可以真正实现室温工作；采用厚膜高阻活性层，因此对电极接触的性能要求就大大降低，制备工艺窗口更宽。

Claims (15)

1.一种高阻GaN室温核探测器，包括GaN活性结构和两个接触电极，其特征在于：所述GaN活性结构为单层或两层以上的厚膜结构，其总厚度g的取值范围为200μm＜g≤2000μm，所述两个接触电极分别设于GaN活性结构的两侧表面。

2.根据权利要求1所述的一种高阻GaN室温核探测器，其特征在于：所述GaN活性结构为外延在基衬底上或为自支撑的单层高阻GaN厚膜，其电阻率大于10⁶Ω·cm，所述基衬底可选包括Si、GaAs、蓝宝石、SiC、ZnO、硼化锆、金属合金、镁铝尖晶石、LiAlO₂和LiGaO₂中的一种。

3.根据权利要求1所述的一种高阻GaN室温核探测器，其特征在于：所述GaN活性结构为外延在基衬底上或为自支撑的多层高阻GaN厚膜，所述多层高阻GaN厚膜为在单层高阻GaN厚膜的一面或两面生长n-GaN薄膜构成，其电阻率大于10⁶Ω·cm，所述基衬底可选包括Si、GaAs、蓝宝石、SiC、ZnO、硼化锆、金属合金、镁铝尖晶石、LiAlO₂和LiGaO₂中的一种。

4.根据权利要求2或3所述的一种高阻GaN室温核探测器，其特征在于：所述单层高阻GaN厚膜为非掺杂高阻GaN膜，包括纯本征GaN膜和自补偿GaN膜。

5.根据权利要求2或3所述的一种高阻GaN室温核探测器，其特征在于：所述单层高阻GaN厚膜为掺杂高阻GaN膜，其掺杂有Fe、Mg、Zn、Al、Mn、Cr、Ca、Sc、Ti、Co、Ni、Cu或V中的一种。

6.根据权利要求3所述的一种高阻GaN室温核探测器，其特征在于：所述n-GaN薄膜为非掺杂或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺杂Si。

7.根据权利要求1所述的一种高阻GaN室温核探测器，其特征在于：所述两个接触电极为欧姆接触电极或肖特基接触电极，其中所述欧姆接触电极至少包括ITO、Ti/Al/Ni/Au或Ti/Al/Ti/Au；所述肖特基接触电极为Ni/Au。

8.一种高阻GaN室温核探测器的制备方法，其特征在于包括步骤：

I、采用MOCVD法，在Si、GaAs、蓝宝石、SiC、ZnO、硼化锆、金属合金、镁铝尖晶石、LiAlO₂或LiGaO₂的基衬底上外延GaN薄膜，薄膜厚度为1μm～5μm；

II、将上述GaN薄膜作为新的衬底，使用HVPE法外延高阻GaN厚膜，使其厚度为200μm～2000μm，且电阻率大于10⁶Ω·cm；

III、使用激光剥离法将上述高阻GaN厚膜从新的衬底上剥离，并采用化学机械抛光法对该剥离制得的自支撑高阻GaN厚膜两面进行抛光；

IV、在上述自支撑高阻GaN厚膜的两面分别沉积ITO、Ti/Al/Ni/Au、Ti/Al/Ti/Au或Ni/Au中任意一种制得接触电极；

V、经PECVD沉积二氧化硅或氮化硅钝化并封装后制得高阻GaN室温核探测器。

9.根据权利要求8所述的一种高阻GaN室温核探测器的制备方法，其特征在于步骤II之前还包括步骤I₁：将步骤I基衬底上外延GaN薄膜作为新衬底，并于其上使用HVPE法外n-GaN薄膜，作为步骤II外延高阻GaN厚膜的新的衬底，所述n-GaN薄膜为非掺杂外延GaN膜或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺Si外延GaN膜，薄膜厚度为10μm～50μm；经步骤III剥离后得到自支撑n-GaN/高阻GaN的双层结构。

10.根据权利要求8所述的一种高阻GaN室温核探测器的制备方法，其特征在于：

步骤II之前还包括步骤I₁：将步骤I基衬底上外延GaN薄膜作为新衬底，并于其上使用HVPE法外延n-GaN薄膜，作为步骤II外延高阻GaN厚膜的新的衬底，所述n-GaN薄膜为非掺杂外延GaN膜或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺Si外延GaN膜，薄膜厚度为10μm～50μm；并且

步骤II与步骤III之间还包括步骤II₁：将步骤II制得的多层结构作为又一新衬底，并于其上使用HVPE法、MOCVD法或MBE法外延n-GaN薄膜，所述n-GaN薄膜为非掺杂外延GaN膜或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺Si外延GaN膜，薄膜厚度大于200nm；

经步骤III剥离后得到自支撑n-GaN/高阻GaN/n-GaN的三层结构。

11.根据权利要求8～10中任一项所述的一种高阻GaN室温核探测器的制备方法，其特征在于：步骤II所述外延高阻GaN厚膜的方法包括使用HVPE外延掺杂有Fe、Mg、Zn、Al、Mn、Cr、Ca、Sc、Ti、Co、Ni、Cu或V之一的高阻GaN膜；使用HVPE外延非掺杂高阻GaN膜后离子注入Fe、Mg、Zn、Al、Mn、Cr、Ca、Sc、Ti、Co、Ni、Cu或V之一；以及使用HVPE外延非掺杂的自补偿高阻GaN膜。

12.一种高阻GaN室温核探测器的制备方法，其特征在于包括步骤：

I、采用MOCVD法，在Si、GaAs、蓝宝石、SiC、ZnO、硼化锆、金属合金、镁铝尖晶石、LiAlO₂或LiGaO₂的基衬底上外GaN薄膜，薄膜厚度为1μm～5μm；

II、将上述GaN薄膜作为新的衬底，使用HVPE法外延高阻GaN厚膜，使其厚度为200μm～2000μm，且电阻率大于10⁶Ω·cm；

III、使用ICP刻蚀在上述高阻GaN厚膜上制备得到欧姆接触电极的台面，刻蚀深度直至步骤I由MOCVD外延的GaN薄膜，并于所述台面上沉积ITO、Ti/Al/Ni/Au或Ti/Al/Ti/Au，制得欧姆接触电极；

IV、在上述高阻GaN厚膜未刻蚀区的表面沉积ITO、Ti/Al/Ni/Au、Ti/Al/Ti/Au或Ni/Au中任意一种制得另一接触电极；

V、经PECVD沉积二氧化硅或氮化硅钝化并封装后制得高阻GaN室温核探测器。

13.根据权利要求12所述的一种高阻GaN室温核探测器的制备方法，其特征在于步骤II之前还包括步骤I₁：将步骤I基衬底上外延GaN薄膜作为新衬底，并于其上使用HVPE法外延n-GaN薄膜，作为步骤II外延高阻GaN厚膜的新的衬底，所述n-GaN薄膜为非掺杂外延GaN膜或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺Si外延GaN膜，薄膜厚度为10μm～50μm；步骤III中ICP刻蚀深度为不穿透至n-GaN薄膜的高阻GaN厚膜底面，且刻蚀所得的台面上沉积ITO、Ti/Al/Ni/Au、Ti/Al/Ti/Au或Ni/Au，制得欧姆接触电极或肖特基接触电极。

14.根据权利要求12所述的一种高阻GaN室温核探测器的制备方法，其特征在于：

步骤II之前还包括步骤I₁：将步骤I基衬底上外延GaN薄膜作为新衬底，并于其上使用HVPE法外延n-GaN薄膜，作为步骤II外延高阻GaN厚膜的新的衬底，所述n-GaN薄膜为非掺杂外延GaN膜或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺Si外延GaN膜，薄膜厚度为10μm～50μm；并且

步骤II与步骤III之间还包括步骤II₁：将步骤II制得的多层结构作为又一新衬底，并于其上使用HVPE法、MOCVD法或MBE法外延n-GaN薄膜，所述n-GaN薄膜为非掺杂外延GaN膜或以1×10¹⁷～1×10¹⁹cm^-3的浓度掺Si外延GaN膜，薄膜厚度大于200nm；步骤III中ICP刻蚀深度直至步骤I₁外延的n-GaN薄膜，且刻蚀所得的台面上沉积ITO、Ti/Al/Ni/Au或Ti/Al/Ti/Au，制得欧姆接触电极。

15.根据权利要求12～14中任一项所述的一种高阻GaN室温核探测器的制备方法，其特征在于：步骤II所述外延高阻GaN厚膜的方法包括使用HVPE外延掺杂有Fe、Mg、Zn、Al、Mn、Cr、Ca、Sc、Ti、Co、Ni、Cu或V之一的高阻GaN膜；使用HVPE外延非掺杂高阻GaN膜后离子注入Fe、Mg、Zn、Al、Mn、Cr、Ca、Sc、Ti、Co、Ni、Cu或V之一；以及使用HVPE外延非掺杂的自补偿高阻GaN膜。

Images