CN102053041B - 半导体封装打线工艺的硬度测量装置及其方法 - Google Patents

半导体封装打线工艺的硬度测量装置及其方法 Download PDF

Info

Publication number
CN102053041B
CN102053041B CN200910197966A CN200910197966A CN102053041B CN 102053041 B CN102053041 B CN 102053041B CN 200910197966 A CN200910197966 A CN 200910197966A CN 200910197966 A CN200910197966 A CN 200910197966A CN 102053041 B CN102053041 B CN 102053041B
Authority
CN
China
Prior art keywords
hardness
routing
capillary
hardness measurement
shank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910197966A
Other languages
English (en)
Other versions
CN102053041A (zh
Inventor
王德峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ase Assembly & Test (shanghai) Ltd
Original Assignee
Ase Assembly & Test (shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ase Assembly & Test (shanghai) Ltd filed Critical Ase Assembly & Test (shanghai) Ltd
Priority to CN200910197966A priority Critical patent/CN102053041B/zh
Publication of CN102053041A publication Critical patent/CN102053041A/zh
Application granted granted Critical
Publication of CN102053041B publication Critical patent/CN102053041B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开一种半导体封装打线工艺的硬度测量装置及其方法，所述硬度测量装置包含一打线机台、一硬度测量针杆及一参数收集与运算单元。所述打线机台具有一焊针组装部，以组装结合所述硬度测量针杆，并使所述硬度测量针杆相对所述打线机台进行移动。所述硬度测量针杆具有一下压接触部，所述下压接触部用以接触一封装组件的至少一打线位置。所述参数收集与运算单元可供选择收集、计算或输出所述下压接触部接触所述打线位置的硬度相关参数。

Description

半导体封装打线工艺的硬度测量装置及其方法
【技术领域】
本发明是有关于一种半导体封装打线工艺的硬度测量装置及其方法，特别是有关于一种利用硬度测量针杆及打线机台来测量欲打线位置的硬度相关参数的半导体封装打线工艺的硬度测量装置及其方法。
【背景技术】
在半导体封装构造制造过程中，打线接合(wire bonding)技术已广泛地应用于半导体芯片与封装基板或导线架之间的电性连接上。一般打线接合制造过程是以金线(gold wire)为主，但相较于金线，由于铜线(copper wire)具有低成本的优势且具有较佳的导电性、导热性及机械强度，因而铜制焊线的线径可设计得更细且散热效率较佳。然而，铜线最大的缺点在于铜金属本身容易与氧起氧化反应；以及铜金属本身的硬度较大，可能在打线期间产生较大的冲击作用力予焊垫表面。上述问题可能影响铜线与半导体芯片或基板的焊垫之间的结合可靠度及结合良品率(yield)，并可能造成焊垫的损坏。
再者，不论是使用金线或铜线，在对新设计的封装基板或导线架产品进行打线工艺之前，通常会预先利用大型硬度测量机台或手持式硬度测量装置来测量封装基板或导线架的硬度，上述欲打线位置测量到的硬度值可以与打线温度、打线速度、线材种类等参数共同通过特定公式换算来得到参考数值，以用于调整及设定打线机台上焊针预定的打线力道。举例来说，当打线机台即将由原先的金线打线工艺转换为新的铜线打线工艺时，即必需预先进行上述欲打线位置的硬度测量，以调整打线机台上焊针预定的打线力道适用于铜线打线工艺，并减少因过大打线力道损伤欲打线位置(如内引脚或基板焊垫)表面的风险。
虽然利用大型硬度测量机台或手持式硬度测量装置确实可进行硬度测量作业，但是实际上作业却经常遇到下列技术问题：在一般封装基板或导线架的设计中，封装基板的表面包含数十个或数百个焊垫数量，导线架的周围也同样包含数十根或数百根内引脚，因此要利用单一硬度测量装置逐一测量更打线位置的硬度将显得费时费力。再者，测量时施加于打线位置的力道可能不同于实际焊针施加于打线位置的打线力道，因而造成换算上的复杂度。另外，测量出的硬度值本身并没有参考性，其必需进一步与其他打线工艺参数共同通过特定公式换算才能间接得到有用的参考数值，以用于调整及设定打线机台上焊针预定的打线力道。然而，要对数十组或数百组的硬度值逐一进行换算作业，也将耗费许多人力物力。在换算过程中，若公式的设计错误或换算过程某一组数据错误，皆会使得参考数值的参考性及实用性受到影响，并大幅降低后续打线工艺的品质，甚至因损伤欲打线位置的表面而降低了打线的良品率(yield)。
故，有必要提供一种半导体封装打线工艺的硬度测量装置及其方法，以解决现有技术所存在的问题。
【发明内容】
本发明的主要目的在于提供一种半导体封装打线工艺的硬度测量装置及其方法，其是在原本的打线机台上安装硬度测量针杆，以方便测量大量打线位置的硬度相关参数，因而有利于简化硬度测量程序，并可相对降低硬度测量成本。
本发明的次要目的在于提供一种半导体封装打线工艺的硬度测量装置及其方法，其是在原本的打线机台上安装硬度测量针杆，以便在相同于打线工艺期间的参数条件下直接取得各打线位置的硬度相关参数，因而有利于简化打线参数的调整设定，并可相对提高打线品质与打线良品率。
为达成本发明的前述目的，本发明提供一种半导体封装打线工艺的硬度测量装置，其特征在于：所述硬度测量装置包含：一打线机台，具有一焊针组装部；一硬度测量针杆，组装于所述焊针组装部，其中所述焊针组装部使所述硬度测量针杆相对所述打线机台进行移动，且所述硬度测量针杆具有一下压接触部，所述下压接触部用以接触一封装组件的至少一打线位置；以及，一参数收集与运算单元，用以收集、计算或输出所述下压接触部接触所述打线位置的硬度相关参数。
再者，本发明提供另一种半导体封装打线工艺的硬度测量方法，其特征在于：所述硬度测量方法包含步骤：将一硬度测量针杆组装于一打线机台的一焊针组装部，其中所述硬度测量针杆具有一下压接触部；利用所述焊针组装部使所述硬度测量针杆相对所述打线机台进行移动，直到所述下压接触部接触一封装组件的至少一打线位置；以及，利用一参数收集与运算单元选择收集、计算或输出所述下压接触部接触所述打线位置的硬度相关参数。
在本发明的一实施例中，所述焊针组装部组装一焊针，而所述硬度测量针杆结合在所述焊针的一侧，所述硬度测量针杆通过所述焊针间接组装结合于所述焊针组装部。
在本发明的一实施例中，所述焊针结合一第一连接件，所述硬度测量针杆结合一第二连接件，所述第二连接件是可拆卸的组装结合于所述第一连接件。
在本发明的一实施例中，所述硬度测量针杆直接组装结合于所述焊针组装部。
在本发明的一实施例中，所述硬度测量针杆为一陶瓷针杆。
在本发明的一实施例中，所述下压接触部的材料的硬度高于所述打线位置的表面硬度。
在本发明的一实施例中，所述下压接触部的材料选自金钢石(diamond)或钨钢(tungsten steel)。
在本发明的一实施例中，所述封装组件为一封装基板(substrate)，所述打线位置为所述封装基板的数个表面焊垫。
在本发明的一实施例中，所述封装组件为一导线架(leadframe)，所述打线位置为所述导线架的数个内引脚。
在本发明的一实施例中，在获得所述硬度相关参数之后，另包含：由所述焊针组装部取下所述硬度测量针杆，并另将一焊针组装于所述焊针组装部上；依据所述硬度相关参数调整设定所述焊针的打线相关参数；以及，利用所述焊针对所述封装组件的打线位置进行打线工艺。
在本发明的一实施例中，所述硬度相关参数包含下压力道、下压持续时间、刻印区域面积或刻印区域深度
在本发明的一实施例中，所述的调整设定所述焊针的打线相关参数的方法包括所述的参数收集与运算单元根据所述的打线位置的硬度相关参数自动调整打线机台的打线力道。
【附图说明】
图1是本发明第一实施例半导体封装打线工艺的硬度测量装置的分解示意图。
图2是本发明第一实施例半导体封装打线工艺的硬度测量装置的组装示意图。
图3及图3A是本发明第一实施例半导体封装打线工艺的硬度测量装置进行硬度测量时的使用示意图及其局部放大图。
图4是本发明第一实施例半导体封装打线工艺的硬度测量装置在硬度测量后进行打线工艺的使用示意图。
图5是本发明第二实施例半导体封装打线工艺的硬度测量装置的示意图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下：
请参照图1所示，本发明第一实施例的半导体封装打线工艺的硬度测量装置主要包含：一打线机台1、一焊针2、一硬度测量针杆3及一参数收集与运算单元4，其中所述硬度测量装置是用以在进行打线工艺之前预先对一封装组件5的至少一打线位置51进行硬度相关参数的测量。
请参照图1及2所示，本发明第一实施例的打线机台1是以现有各种型式的打线机台为基础再进行局部改良，其中所述打线机台1通常具有一焊针组装部11，所述焊针组装部11可用以组装结合所述焊针2的顶端，例如可能是利用夹具或螺纹的方式来进行组装固定所述焊针2，但本发明并不加以限制两者之间的组装结合方式。再者，所述焊针2通常是由耐热绝缘材质所制成的一体成型微型针状元件，其中所述耐热绝缘材质优选为陶瓷材料，所述陶瓷材料可包含氧化铝、氧化锆或其混合，但并不限于此。所述焊针2的本体概呈杆状，及其末端概呈缩径状，所述焊针2的实际形状可能因为打线需求而有所改变，例如杆体本体部分可以是圆柱型、多角柱型、多段式柱型或其他杆型或柱型，而缩径状末端可以是圆锥型、角锥型、多段式渐缩锥型、细针型或其他缩径型态；惟，上述形状并非用以限制本发明。再者，所述焊针2的内部基本上具有一导线通道21，其是一中空通道，并可用以输送一导线7(如图4所示)，所述导线7可选自铜线(Cu)、银线(Ag)、钯线(Pd)、铝线(Al)或其合金线材。另外，所述焊针2进一步结合有一第一连接件22，其利用套设紧配合方式、黏固方式、螺设方式或其他适当方式加以固定于所述焊针2的杆状本体的外周面上。
请参照图1及2所示，本发明第一实施例的硬度测量针杆3优选是由耐热绝缘材质所制成的一体成型微型针状元件，其中所述耐热绝缘材质优选为陶瓷材料，此时所述硬度测量针杆3即为一陶瓷针杆，上述陶瓷材料可包含氧化铝、氧化锆或其混合，但并不限于此。所述硬度测量针杆3的外形基本上相似于所述焊针2，所述硬度测量针杆3的本体概呈杆状，及其底部的测试端概呈箭头状或缩径状，所述硬度测量针杆3的实际形状可能因为测量硬度的需求而有所改变，例如杆体本体部分可以是圆柱型、多角柱型、多段式柱型或其他杆型或柱型，而箭头状或缩径状的测试端可以是圆锥型、角锥型、多段式渐缩锥型、细针型或其他相似型态；惟，上述形状并非用以限制本发明。再者，所述硬度测量针杆3底部的测试端具有一下压接触部31，其中所述下压接触部31的材料的硬度必需高于所述封装组件5的打线位置51的表面硬度，例如，所述下压接触部31的材料可以选自金钢石(diamond)或钨钢(tungsten steel)。所述下压接触部31可以通过局部嵌埋及使用粘胶来固定于所述硬度测量针杆3底部的测试端上。所述下压接触部31的最底端是一微小的针点，并可用以接触所述封装组件5的打线位置51。此外，所述硬度测量针杆3的本体与所述下压接触部31亦可能是由相同的高硬度材质一体成型而制成，例如由陶瓷材料或钨钢一体成型而制成。
请再参照图1及2所示，在本发明第一实施例中，所述硬度测量针杆3更进一步结合有一第二连接件32，其利用套设紧配合方式、黏固方式、螺设方式或其他适当方式加以固定于所述硬度测量针杆3的杆状本体的外周面上。所述第二连接件32用以可拆卸的组装结合于所述第一连接件31，两者之间例如可能是利用扣件、夹具或螺纹的方式来进行可拆卸式的组装连接，但本发明并不限制两者之间的对应连接构造。利用所述第二连接件32组装结合于所述第一连接件31，所述硬度测量针杆3即可结合在所述焊针2的一侧，并通过所述焊针2来间接组装结合于所述焊针组装部11。在结合后，所述硬度测量针杆3的下压接触部31的最底端低于所述焊针2的最底端，以便所述下压接触部31能进行后续硬度测量动作。再者，所述焊针组装部11将能使所述硬度测量针杆3相对所述打线机台1进行相对的纵向上下移动或横向水平移动。
请参照图1及2所示，本发明第一实施例的参数收集与运算单元4可以是内建于所述打线机台1中的一包含力、位置及面积侦测等传感器的内部电脑或一中央处理器(CPU)，或亦可能选自以有线或无线方式连接所述打线机台1的一外部电脑或其他电子计算装置。所述参数收集与运算单元4可用以接收所述打线机台1的焊针组装部11所接收到的各种相关参数，以选择计算所述硬度测量针杆3的下压接触部31接触所述打线位置51的硬度相关参数，并输出所述硬度相关参数。所述硬度相关参数可能包含下压力道、下压持续时间、刻印区域面积及刻印区域深度等，其可以再参考所述下压接触部31的硬度及尺寸，进而由上述各种相关参数来计算出所述打线位置51的硬度值或其相关参数，并将其输出至外部。除了换算为硬度值之外，所述参数收集与运算单元4亦可将接收到的测量数值换算其他机械性质参数，如杨氏弹性模量或直接简单换算求得后续打线时最适当的打线力道参考值。
请参照图1、2、3及3A所示，本发明第一实施例的半导体封装打线工艺的硬度测量装置可用以对一封装组件5的至少一打线位置51进行硬度相关参数的测量。在本实施例中，所述封装组件5为一封装基板(substrate)，所述打线位置51为所述封装基板的数个表面焊垫，但所述封装组件5亦可能选自一导线架(leadframe)，所述打线位置51亦可能为所述导线架的数个内引脚，或者，一封装组件6亦可能选自一芯片(chip)，一打线位置61亦可能为所述芯片的有源表面的数个焊垫。在进行硬度测量时，本发明第一实施例的硬度测量方法包含下列步骤：将一硬度测量针杆3利用一第二连接件32及一第一连接件31组装固定于一打线机台1的一焊针组装部11的一焊针2的一侧，其中所述硬度测量针杆3具有一下压接触部31；利用所述焊针组装部11使所述硬度测量针杆3可以相对所述打线机台1进行纵向上下移动及横向水平移动，直到所述下压接触部31接触一封装组件5的至少一打线位置51，所述下压接触部31会在所述打线位置51上造成一凹陷52(如图3A所示)；以及，利用一参数收集与运算单元4计算所述下压接触部31接触所述打线位置51的硬度相关参数(例如下压力道、下压持续时间、刻印区域面积及刻印区域深度等)，并输出所述硬度相关参数。如此，即可取得各种相关参数来计算出所述打线位置51的硬度值或其相关参数；或者，将接收到的测量数值直接简单换算求得后续打线时最适当的打线力道等控制参数参考值。
请参照图4所示，在完成所述打线位置51的硬度测量之后，即可依据所述硬度相关参数进行打线工艺，也就是另包含下列步骤：由所述焊针组装部11取下所述硬度测量针杆3，并另将一焊针2组装于所述焊针组装部11上；依据所述硬度相关参数自动调整设定所述焊针2的打线相关参数(如打线力道)；以及，利用所述焊针2对所述封装组件5的打线位置51进行打线工艺。如此，利用本发明第一实施例的半导体封装打线工艺的硬度测量装置，本发明即可有效的简化硬度测量程序及简化打线参数的调整设定，并可相对降低硬度测量成本及相对提高打线品质与打线良品率。
请参照图5所示，本发明第二实施例的半导体封装打线工艺的硬度测量装置及其方法相似于本发明第一实施例，但第二实施例的差异特征在于：所述第二实施例的半导体封装打线工艺的硬度测量装置进一步使所述硬度测量针杆3直接组装结合于所述打线机台1的焊针组装部11，因而可以简化第一实施例利用所述第二连接件32、第一连接件31及焊针2来间接组装固定于所述焊针组装部11的组装方式。再者，本发明第二实施例的半导体封装打线工艺的硬度测量装置可用以对一封装组件5’的至少一打线位置51’进行硬度相关参数的测量。在本实施例中，所述封装组件5’选自一导线架(leadframe)，所述打线位置51’为所述导线架的数个内引脚。但是，所述封装组件5’亦可能为一封装基板(substrate，参考图3所示)，所述打线位置51’亦可能为所述封装基板的数个表面焊垫；或者，所述封装组件5’亦可能选自一芯片(chip，参考图3所示)，所述打线位置51’亦可能为所述芯片的有源表面的数个焊垫。因此，利用本发明第二实施例的半导体封装打线工艺的硬度测量装置，本发明同样有利于简化硬度测量程序及简化打线参数的调整设定，并可相对降低硬度测量成本及相对提高打线品质与打线良品率。
如上所述，相较于现有利用大型硬度测量机台或手持式硬度测量装置进行打线位置的硬度测量作业显得费时费力且会造成换算上的复杂度等缺点，图1至5的本发明半导体封装打线工艺的硬度测量装置及其方法通过在原本的打线机台1上安装硬度测量针杆3，以方便测量数以十或百计的大量打线位置51的硬度相关参数，因而确实有利于简化硬度测量程序，并可相对降低硬度测量成本。再者，本发明在原本的打线机台1上安装硬度测量针杆3，其亦可方便在相同于打线工艺期间的参数条件下直接取得各打线位置51的硬度相关参数，因而有利于简化打线参数的调整设定，并可相对提高打线品质与打线良品率。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (7)

1.一种半导体封装打线工艺的硬度测量装置，其特征在于：所述硬度测量装置是用以在进行打线工艺之前预先对一封装组件的至少一打线位置进行硬度相关参数的测量，所述硬度测量装置包含：
一打线机台，具有一焊针组装部，所述焊针组装部组装一焊针，所述焊针结合一第一连接件；
一硬度测量针杆，所述硬度测量针杆结合一第二连接件，所述第二连接件是可拆卸的组装结合于所述第一连接件，使所述硬度测量针杆结合在所述焊针的一侧，及所述硬度测量针杆通过所述焊针间接组装结合于所述焊针组装部，其中所述焊针组装部使所述硬度测量针杆相对所述打线机台进行移动，且所述硬度测量针杆具有一下压接触部，所述下压接触部用以接触所述封装组件的所述打线位置；及
一参数收集与运算单元，其选择收集、计算或输出所述下压接触部接触所述打线位置的硬度相关参数。
2.如权利要求1所述的半导体封装打线工艺的硬度测量装置，其特征在于：所述硬度测量针杆为一陶瓷针杆。
3.如权利要求1或2所述的半导体封装打线工艺的硬度测量装置，其特征在于：所述下压接触部的材料的硬度高于所述打线位置的表面硬度。
4.如权利要求3所述的半导体封装打线工艺的硬度测量装置，其特征在于：所述下压接触部的材料选自金钢石或钨钢。
5.一种半导体封装打线工艺的硬度测量方法，其特征在于：所述硬度测量方法是用以在进行打线工艺之前预先对一封装组件的至少一打线位置进行硬度相关参数的测量，所述硬度测量方法包含：
将一硬度测量针杆组装于一打线机台的一焊针组装部，其中所述硬度测量针杆具有一下压接触部，所述焊针组装部组装一焊针，所述焊针结合一第一连接件，所述硬度测量针杆结合一第二连接件，所述第二连接件是可拆卸的组装结合于所述第一连接件，使所述硬度测量针杆结合在所述焊针的一侧，及所述硬度测量针杆通过所述焊针间接组装结合于所述焊针组装部；
利用所述焊针组装部使所述硬度测量针杆相对所述打线机台进行移动，直到所述下压接触部接触所述封装组件的所述打线位置；及
利用一参数收集与运算单元选择收集、计算或输出所述下压接触部接触所述打线位置的硬度相关参数。
6.如权利要求5所述的半导体封装打线工艺的硬度测量方法，其特征在于：在获得所述硬度相关参数之后，另包含：
由所述焊针组装部取下所述硬度测量针杆，并另将一焊针组装于所述焊针组装部上；
依据所述硬度相关参数调整设定所述焊针的打线相关参数；及
利用所述焊针对所述封装组件的打线位置进行打线工艺。
7.如权利要求6所述的半导体封装打线工艺的硬度测量方法，其特征在于：所述的调整设定所述焊针的打线相关参数的方法包括所述的参数收集与运算单元根据所述的打线位置的硬度相关参数自动调整打线机台的打线力道。
CN200910197966A 2009-10-30 2009-10-30 半导体封装打线工艺的硬度测量装置及其方法 Expired - Fee Related CN102053041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910197966A CN102053041B (zh) 2009-10-30 2009-10-30 半导体封装打线工艺的硬度测量装置及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910197966A CN102053041B (zh) 2009-10-30 2009-10-30 半导体封装打线工艺的硬度测量装置及其方法

Publications (2)

Publication Number Publication Date
CN102053041A CN102053041A (zh) 2011-05-11
CN102053041B true CN102053041B (zh) 2012-10-24

Family

ID=43957590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910197966A Expired - Fee Related CN102053041B (zh) 2009-10-30 2009-10-30 半导体封装打线工艺的硬度测量装置及其方法

Country Status (1)

Country Link
CN (1) CN102053041B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116852107A (zh) * 2023-07-11 2023-10-10 邯郸市永年区志涛工矿配件有限公司 一种固态高频焊接装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078387A (en) * 1997-11-20 2000-06-20 Dage Precision Industries, Ltd. Test apparatus
US6564115B1 (en) * 2000-02-01 2003-05-13 Texas Instruments Incorporated Combined system, method and apparatus for wire bonding and testing
CN1693875A (zh) * 2004-05-09 2005-11-09 中国科学院金属研究所 一种连续加载维式硬度计
CN2784912Y (zh) * 2005-03-25 2006-05-31 中国建筑材料科学研究院 一种位移敏感硬度压头装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078387A (en) * 1997-11-20 2000-06-20 Dage Precision Industries, Ltd. Test apparatus
US6564115B1 (en) * 2000-02-01 2003-05-13 Texas Instruments Incorporated Combined system, method and apparatus for wire bonding and testing
CN1693875A (zh) * 2004-05-09 2005-11-09 中国科学院金属研究所 一种连续加载维式硬度计
CN2784912Y (zh) * 2005-03-25 2006-05-31 中国建筑材料科学研究院 一种位移敏感硬度压头装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴晓京等.《纳米压痕试验在纳米材料研究中的应用》.《复旦学报(自然科学版)》.2008,第47卷(第1期),第1-7页. *

Also Published As

Publication number Publication date
CN102053041A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
CN101893545B (zh) Pcb嵌入式金属基结合力的测试方法
US6564115B1 (en) Combined system, method and apparatus for wire bonding and testing
CN102053041B (zh) 半导体封装打线工艺的硬度测量装置及其方法
CN103207293A (zh) 探针针压校正方法及其校正设备
WO2006014894A3 (en) Method and apparatus for producing co-planar bonding pads on a substrate
CN103681441B (zh) 一种用于半导体芯片封装的顶针治具机构
CN106624326A (zh) 铜铝两用型分子扩散焊机、其控制系统及其控制方法
CN102525439A (zh) 一种柔性多点脉搏传感器装置
US4806193A (en) Apparatus for measuring bonding parameters
CN108375606B (zh) 一种植物叶片含水率测量装置与方法
CN204240906U (zh) 碱活性试件长度测量装置
CN116811256A (zh) 一种同轴探针的制备方法、3d打印设备
CN202129630U (zh) 一种加工立体字体用的折弯装置
CN101813451A (zh) 一种用于微纳米几何量测量的阵列式测头
CN201335765Y (zh) 分光测量器
US20120274014A1 (en) Support structures and clamping systems for semiconductor devices during wire and ribbon bonding operations
CN204075494U (zh) 一种芯片封装中铜球焊接的控制结构
CN213364953U (zh) 一种晶圆测试用负载板连接固定结构
CN108972150B (zh) 钛合金铣削非接触式测量刀具温度测量方法及装置
CN108061741A (zh) 一种多通道阵列传感器
CN204160140U (zh) 一种套环安装机构
CN219683755U (zh) 超精密芯片pin脚产品模具
CN202427824U (zh) 带有闭合高度检测结构的模具
CN105719985B (zh) 一种bga芯片的检测系统
CN209927763U (zh) 一种片式气体传感器的陶瓷封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121024

Termination date: 20151030

EXPY Termination of patent right or utility model