CN102050427B - 纳流体测试器件的制备方法 - Google Patents

纳流体测试器件的制备方法 Download PDF

Info

Publication number
CN102050427B
CN102050427B CN 200910237086 CN200910237086A CN102050427B CN 102050427 B CN102050427 B CN 102050427B CN 200910237086 CN200910237086 CN 200910237086 CN 200910237086 A CN200910237086 A CN 200910237086A CN 102050427 B CN102050427 B CN 102050427B
Authority
CN
China
Prior art keywords
material layer
substrate
preparation
side wall
nanoliquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200910237086
Other languages
English (en)
Other versions
CN102050427A (zh
Inventor
张加勇
王晓峰
王晓东
杨富华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN 200910237086 priority Critical patent/CN102050427B/zh
Publication of CN102050427A publication Critical patent/CN102050427A/zh
Application granted granted Critical
Publication of CN102050427B publication Critical patent/CN102050427B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Sampling And Sample Adjustment (AREA)

Abstract

一种纳流体测试器件的制备方法，包括：在衬底上生长一层电热绝缘材料层和基底材料层；去除基底材料层的四边，形成图形作为制备侧墙的基底；在该电热绝缘材料层的上面和基底材料层的表面及侧面淀积侧墙材料层；去除基底材料层上表面的和电热绝缘材料层表面的侧墙材料层，形成侧墙；去除基底材料层，只保留纳米尺寸的侧墙；在该侧墙材料层的一条边上搭上一条制作电极的抗腐蚀的金属层；在该侧墙材料层的该条边的金属上覆盖一条制作纳流通道的抗腐蚀绝缘材料层；最后去除侧墙材料层，同时剥离掉侧墙身上的金属层和抗腐蚀绝缘材料层，形成两侧埋有金属的通道；在通道两侧金属层上方开孔，引出两端电极即形成纳流体测试器件。

Description

纳流体测试器件的制备方法
技术领域
本发明涉及微纳技术领域，特别涉及一种纳流体测试器件的制备方法。本发明提出了一种采用侧墙工艺和湿法腐蚀方法制备纳流体测试器件的方法。该方法尽量避免使用电子束曝光的成本高、周期长的不足，在突破光刻分辨率限制及提高纳流体测试器件的制备效率等方面具有很大的优越性。
背景技术
纳流通道在微纳米技术领域尤其是在微纳米生物领域有着广泛的应用。将纳流通道与电极相结合构成的纳流体测试器件，可以实现对DNA/RNA、蛋白质及多肤、药物、毒品和氨基酸等进行检测分析，应用在基因测序、药物筛选、蛋白组学、临床诊断等领域。为了实现这种纳流体测试器件，首先必须获得宽度为纳米级的纳流通道，然后再在通道内制作间距更小的电极。但是，在宽度为纳米级的纳流通道内制备间距更小的电极，存在非常的技术困难；即使能实现，也存在重复性差和成本高的缺陷。因此，如何实现纳流通道和电极的有效的结合成为我们研究的重要方向。
目前，纳米结构的制备方法主要有：光刻、电子束刻蚀、聚焦离子束刻蚀、微接触印刷、电化学方法和电迁移方法等。但是，光学光刻方法受到光波波长限制，刻蚀的极限在微米量级，难以达到纳米量级；微接触印刷、电子束刻蚀和聚焦离子束刻蚀的方法周期长成本高；电化学和电迁移方法工艺可靠性较低，可能导致与CMOS工艺的不兼容。为了突破光刻分辨率限制及提高器件与CMOS工艺的兼容性，寻找简单而低成本的制备纳流体测试器件的方法，我们提出本发明构思。
发明内容
本发明的主要目的在于提供一种纳流体测试器件的制备方法，以寻找到一种纳流体测试器件的制备方法，并且制备方法简单且成本低廉，能够突破光刻分辨率限制，并提高纳流体测试器件的制备效率。
为达到上述目的，本发明提供一种纳流体测试器件的制备方法，其特征在于，该方法包括：
步骤1：在衬底上生长一层抗腐蚀的电热绝缘材料层和基底材料层；
步骤2：用光刻和干法刻蚀的方法去除基底材料层的四边，形成图形作为制备侧墙的基底；
步骤3：在该电热绝缘材料层的上面和基底材料层的表面及侧面淀积侧墙材料层；
步骤4：采用干法回刻，去除基底材料层上表面的和电热绝缘材料层表面的侧墙材料层，将形成高和宽均为纳米尺寸的侧墙；
步骤5：用湿法腐蚀的方法去除基底材料层，只保留纳米尺寸的侧墙；
步骤6：采用光刻或电子束光刻+薄膜淀积+剥离工艺在该侧墙材料层的一条边上搭上一条制作电极的抗腐蚀的金属层；
步骤7：再用薄膜淀积+光刻+干法刻蚀工艺在该侧墙材料层的该条边的金属上覆盖一条制作纳流通道的抗腐蚀绝缘材料层；
步骤8：最后用湿法腐蚀+超声的方法去除侧墙材料层，同时剥离掉侧墙身上的抗腐蚀的金属层和抗腐蚀绝缘材料层，形成两侧埋有金属的通道；
步骤9：在通道两侧金属层上方开孔，引出两端电极即形成纳流体测试器件，完成纳流体测试器件的制备。
其中所述电热绝缘材料层是氮化硅或SiO2；所述基底材料层是SiO2、氮化硅或多晶硅；所述侧墙材料层是SiO2、氮化硅或多晶硅；所述抗腐蚀金属层是钨、镍、铜、银、金或铂，所述抗腐蚀绝缘材料层是SiO2或氮化硅。
其中步骤1中所述衬底是半导体材料衬底或绝缘材料衬底。
其中所述半导体材料衬底是硅片或SOI片，所述绝缘材料衬底是SiO2或玻璃。
其中所述基底材料层的厚度为20-2000nm。
其中所述侧墙材料层形成的侧墙的宽度为5-200nm。
其中所述通道的宽度为5-200nm。
从上述技术方案可以看出，本发明具有以下有益效果：
本发明提供的这种纳流体测试器件的制备的方法，采用薄膜工艺、光刻剥离工艺、光刻干法刻蚀工艺、湿法刻蚀工艺和侧墙工艺制备了纳流体测试器件。这种纳流体测试器件的制备方法的特点在于：结构简单，制备方便，测试器件尺寸小，尽量避免了使用电子束曝光(EBL)，聚焦离子束曝光(FIB)等技术，大大降低了成本，集成度大幅度的提高，同时突破光刻分辨率限制及提高了纳流体测试器件的制备效率等。
附图说明
为进一步描述本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中：
图1是本发明提供的纳流体测试器件的制备方法的流程图；
图2-图8是制备纳流体测试器件的结构示意图。
具体实施方式
请参阅图1至图8所示，本发明一种纳流体测试器件的制备方法，包括如下步骤：
步骤1：在衬底101上生长一层抗腐蚀的电热绝缘材料层102和基底材料层103；所述的电热绝缘材料102，可以是氧化物、氮化物、硫化物或者是由氧化物、氮化物、硫化物中的至少两种构成的混合物中的任一种；所述在衬底上生长一层电热绝缘材料102，可以是采用溅射法、蒸发法、等离子体辅助淀积法、化学气相淀积法、金属有机物热分解法、激光辅助淀积法和热氧化方法中的一种实现的；所述电热绝缘材料102，对于步骤5中湿法去除基底材料层103和步骤8中湿法去除侧墙材料层104时使用的腐蚀液均具抗腐蚀性；其中所述的基底材料层103，可以是氧化物、氮化物、硫化物或者是由氧化物、氮化物、硫化物中的至少两种构成的混合物中的任一种；所述淀积一层基底材料层103，可以是采用溅射法、蒸发法、等离子体辅助淀积法、化学气相淀积法、金属有机物热分解法、激光辅助淀积法和热氧化方法中的一种实现的(图2a及图2b)；
步骤2：用光刻和干法刻蚀的方法去除基底材料层103的四边，形成图形作为制备侧墙的基底(图2a及图2b)；
步骤3：在该电热绝缘材料层102的上面和基底材料层103的表面淀积侧墙材料层104；其中所述的侧墙材料层104，可以是氧化物、氮化物、硫化物或者是由氧化物、氮化物、硫化物中的至少两种构成的混合物中的任一种；所述淀积一层侧墙材料层104，可以是采用溅射法、蒸发法、等离子体辅助淀积法、化学气相淀积法、金属有机物热分解法、激光辅助淀积法和热氧化方法中的一种实现的；所述的侧墙材料层104，对于步骤5中去除基底材料层103时使用的腐蚀液具有抗腐蚀性(图3a及图3b)；
步骤4：采用干法回刻，去除基底材料层103上表面的和电热绝缘材料层102表面的侧墙材料层104，将形成高和宽均为纳米尺寸的侧墙(图4a及图4b)；
步骤5：用湿法腐蚀的方法去除基底材料层103，只保留纳米尺寸的侧墙；其中的腐蚀液可以是HF酸、TMAH溶液、热浓磷酸等中的一种(图5a及图5b)；
步骤6：再用光刻或电子束光刻+薄膜淀积+剥离工艺在抗腐蚀绝缘材料层106上搭上一条制作电极的抗腐蚀的金属层105；所述的抗腐蚀的金属层105，对于步骤8中去除侧墙材料层104时使用的腐蚀液具有抗腐蚀性；所述抗腐蚀的金属层105，可以是钨、镍、铜、银、金或铂中的任一种；所述抗腐蚀的金属层105，可以是采用溅射法、蒸发法和化学气相淀积法中的一种制备的(图6a及图6b)；
步骤7：采用薄膜淀积+光刻+干法刻蚀工艺在该侧墙材料层104的一条边上搭上一条制作纳流管道的抗腐蚀绝缘材料层106；所述的抗腐蚀材料层106，对于步骤8中去除侧墙材料层104时使用的腐蚀液具有抗腐蚀性；所述抗腐蚀材料层106，可以是氧化物、氮化物、硫化物或者是由氧化物、氮化物、硫化物中的至少两种构成的混合物中的任一种；所述淀积抗腐蚀材料层106，可以是采用溅射法、蒸发法、等离子体辅助淀积法、化学气相淀积法、金属有机物热分解法、激光辅助淀积法和热氧化方法中的一种实现的(图7a及图7b)；
步骤8：最后用湿法腐蚀+超声的方法去除侧墙材料层104，同时剥离掉侧墙身上的抗腐蚀的金属层105和抗腐蚀绝缘材料层106，形成两侧埋有金属的通道；其中的腐蚀液可以是HF酸、TMAH溶液、热浓磷酸等中的一种(图8a及图8b)。
步骤9、在通道两侧金属层105上方开孔，引出两端电极即形成纳流体测试器件，完成纳流体测试器件的制备(图8a及图8b)。
实施例一
1、采用单晶硅片、SOI片等半导体或者绝缘材料作为衬底101；
2、采用薄膜制备工艺，在衬底上制备氮化硅作为电热绝缘层102和多晶硅作为基底材料层103；
3、用光刻和干法刻蚀的方法去除基底材料层103的四边，形成图形作为制备侧墙的基底；
4、在该电热绝缘材料层102的上面和基底材料层103的表面及侧面淀积SiO2作为侧墙材料层104；
5、采用干法回刻，去除基底材料层103上表面的和电热绝缘材料层102表面的侧墙材料层104，将形成高和宽均为纳米尺寸的SiO2侧墙；
6、用恒温TMAH溶液漂去侧墙基底103(恒温TMAH溶液对衬底氮化硅和侧墙二氧化硅的刻蚀选择比很高)，TMAH溶液的温度恒定在50-90℃中的某一值，只保留纳米尺寸的侧墙；
7、采用光刻或电子束光刻+薄膜淀积+剥离工艺在该侧墙材料层104的一条边上搭上一条制作电极的钨金属层105；
8、再用薄膜淀积+光刻+干法刻蚀工艺在该SiO2侧墙104的该条边的金属上覆盖一条制作纳流通道的氮化硅层106；
9、最后用稀释的氢氟酸+超声的方法去除SiO2侧墙104，同时剥离掉侧墙身上的抗腐蚀的钨金属层105和氮化硅层106，形成两侧埋有金属钨的通道；
10、在通道两侧钨金属层105上方开孔，引出两端电极即形成纳流体测试器件，完成纳流体测试器件的制备。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (7)

1.一种纳流体测试器件的制备方法，其特征在于，该方法包括：
步骤1：在衬底上生长一层抗腐蚀的电热绝缘材料层和基底材料层；
步骤2：用光刻和干法刻蚀的方法去除基底材料层的四边，形成图形作为制备侧墙的基底；
步骤3：在该电热绝缘材料层的上面和基底材料层的表面及侧面淀积侧墙材料层；
步骤4：采用干法回刻，去除基底材料层上表面的和电热绝缘材料层表面的侧墙材料层，将形成高和宽均为纳米尺寸的侧墙；
步骤5：用湿法腐蚀的方法去除基底材料层，只保留纳米尺寸的侧墙；
步骤6：采用光刻或电子束光刻+薄膜淀积+剥离工艺在该侧墙材料层的一条边上搭上一条制作电极的抗腐蚀的金属层；
步骤7：再用薄膜淀积+光刻+干法刻蚀工艺在该侧墙材料层的该条边的金属上覆盖一条制作纳流通道的抗腐蚀绝缘材料层；
步骤8：最后用湿法腐蚀+超声的方法去除侧墙材料层，同时剥离掉侧墙身上的抗腐蚀的金属层和抗腐蚀绝缘材料层，形成两侧埋有金属的通道；
步骤9：在通道两侧金属层上方开孔，引出两端电极即形成纳流体测试器件，完成纳流体测试器件的制备。
2.根据权利要求1所述的纳流体测试器件的制备方法，其中所述电热绝缘材料层是氮化硅或SiO2；所述基底材料层是SiO2、氮化硅或多晶硅；所述侧墙材料层是SiO2、氮化硅或多晶硅；所述抗腐蚀金属层是钨、镍、铜、银、金或铂，所述抗腐蚀绝缘材料层是SiO2或氮化硅。
3.根据权利要求1所述的纳流体测试器件的制备方法，其中步骤1中所述衬底是半导体材料衬底或绝缘材料衬底。
4.根据权利要求3所述的纳流体测试器件的制备方法，其中所述半导体材料衬底是硅片或SOI片，所述绝缘材料衬底是SiO2或玻璃。
5.根据权利要求1所述的纳流体测试器件的制备方法，其中所述基底材料层的厚度为20-2000nm。
6.根据权利要求1所述的纳流体测试器件的制备方法，其中所述侧墙材料层形成的侧墙的宽度为5-200nm。
7.根据权利要求1所述的纳流体测试器件的制备方法，其中所述通道的宽度为5-200nm。
CN 200910237086 2009-11-04 2009-11-04 纳流体测试器件的制备方法 Expired - Fee Related CN102050427B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910237086 CN102050427B (zh) 2009-11-04 2009-11-04 纳流体测试器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910237086 CN102050427B (zh) 2009-11-04 2009-11-04 纳流体测试器件的制备方法

Publications (2)

Publication Number Publication Date
CN102050427A CN102050427A (zh) 2011-05-11
CN102050427B true CN102050427B (zh) 2013-06-05

Family

ID=43955299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910237086 Expired - Fee Related CN102050427B (zh) 2009-11-04 2009-11-04 纳流体测试器件的制备方法

Country Status (1)

Country Link
CN (1) CN102050427B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102311095B (zh) * 2011-08-09 2013-11-06 吉林大学 一种在微流控芯片中制备多级金属微纳结构的方法
CN110770160B (zh) * 2017-08-01 2022-10-25 深圳华大生命科学研究院 流道结构器件及其制造方法
US10622220B1 (en) 2018-11-10 2020-04-14 International Business Machines Corporation Nanofluidic channel fabrication by controlled spontaneous fracturing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425562A (zh) * 2008-11-25 2009-05-06 中国科学院微电子研究所 一种纳米级沟道有机场效应晶体管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565174B1 (ko) * 2003-11-20 2006-03-30 한국전자통신연구원 나노갭 전극소자의 제작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425562A (zh) * 2008-11-25 2009-05-06 中国科学院微电子研究所 一种纳米级沟道有机场效应晶体管及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Li Yan et al..Lithography-independent and large scale fabrication of a metal electrode nanogap.《Journal of Semiconductors》.2009,第30卷(第9期),第1-4页.
Lithography-independent and large scale fabrication of a metal electrode nanogap;Li Yan et al.;《Journal of Semiconductors》;20090930;第30卷(第9期);第1-4页 *

Also Published As

Publication number Publication date
CN102050427A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
KR100812996B1 (ko) 마이크로 가스 센서 및 그 제조방법
US8452369B2 (en) CMOS compatible microneedle structures
EP2195648B1 (en) High-resolution molecular graphene sensor comprising an aperture in the graphene layer
CN102901763B (zh) 基于石墨烯纳米孔-微腔-固态纳米孔的dna测序装置及制作方法
CN103503189B (zh) 用于纳米孔阵列的自密封流体通道
US9465007B2 (en) Nanosensor and method of manufacturing same
CN103958397B (zh) 用于制造和对准纳米线的方法和这种方法的应用
US8482304B2 (en) Sensing element integrating silicon nanowire gated-diodes, manufacturing method and detecting system thereof
CN101920932A (zh) 制作纳米尺寸间距的电极的方法
JP2009521332A (ja) ナノギャップおよびナノギャップセンサの製造方法
CN104981894A (zh) 制造三维高表面积电极
CN104655261A (zh) 一种电容式超声传感器及其制作方法
CN102050427B (zh) 纳流体测试器件的制备方法
WO2013037196A1 (zh) 全硅基微流体器件的腔体的制造方法
WO2023197722A1 (zh) 差分式悬架单层石墨烯纳米孔传感器及其制备方法和用途
CN101517411A (zh) 生物传感器、其制作方法及包含其的生物传感设备
CN104190483B (zh) 一种用于生物分子检测的芯片单元的制备方法
CN104190484A (zh) 一种适于生物分子检测的芯片单元的制备方法
CN105025423A (zh) 一种驻极体电容式超声传感器及其制作方法
CN101759142A (zh) 纳流体测试器件的制备方法
CN102054691B (zh) 纳流体晶体管的制备方法
CN102623307B (zh) 通用的多种材料间全限制量子点的自对准制备方法
Yamaguchi et al. DNA hybridization detection by porous silicon-based DNA microarray in conjugation with infrared microspectroscopy
Adam et al. Novel in-house fabrication of nano lab-on-chip devices
CN101804960B (zh) 一种超微锥电极阵列及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130605

Termination date: 20131104