CN102043324B - 在新工艺开发中评估套刻标记的方法 - Google Patents

在新工艺开发中评估套刻标记的方法 Download PDF

Info

Publication number
CN102043324B
CN102043324B CN2009102017114A CN200910201711A CN102043324B CN 102043324 B CN102043324 B CN 102043324B CN 2009102017114 A CN2009102017114 A CN 2009102017114A CN 200910201711 A CN200910201711 A CN 200910201711A CN 102043324 B CN102043324 B CN 102043324B
Authority
CN
China
Prior art keywords
overlay mark
overlay
styles
mask plate
new technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102017114A
Other languages
English (en)
Other versions
CN102043324A (zh
Inventor
阚欢
吴鹏
陈福成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2009102017114A priority Critical patent/CN102043324B/zh
Publication of CN102043324A publication Critical patent/CN102043324A/zh
Application granted granted Critical
Publication of CN102043324B publication Critical patent/CN102043324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明公开了一种在新工艺开发中评估套刻标记的方法。先是设计一块评估掩模板，包括套刻标记外框、套刻标记内框和遮挡图形三块区域，包含了新工艺中所用到的各种式样的套刻标记图形。其次是根据新工艺中各光刻层之间的对准表，拟定各光刻层之间各种式样套刻标记的所有制作方案。再按照所述制作方案把各套刻标记分别制作在一枚按新工艺制作的硅片不同曝光单元中。再是对所制作套刻标记的套准测试信号进行评估，选出各光刻层之间的套刻标记的最优式样和方案的组合。最后将选定的套刻标记组合应用到新工艺的整套掩模板制作方案中。本发明能高效的评估出新工艺中所需要的最优的套刻标记组合，缩短新工艺的开发周期。

Description

在新工艺开发中评估套刻标记的方法
技术领域
本发明涉及一种半导体制造中光刻工艺的控制方法，尤其是涉及一种在新工艺开发中评估套刻标记的方法。
背景技术
在半导体集成电路的制造工艺中，通常都需要经过多次的光刻工序。除第一层光刻外，一般每一层光刻都需要测量套刻标记来监测光刻时与前层对准的好坏。而各个工艺中的各光刻层间各层膜质的材料，厚度及生长方式都各不相同，这就导致各层套刻标记最终的信号强弱也会有很大差异。所以在一个新工艺开发的过程中，通常都需要对各个光刻层间的套刻标记的式样及被对准层和当前层之间各层的明暗属性进行评估，以选出各层最优的套刻标记。传统的做法是在新工艺开发时针对该新工艺单独设计一套套刻标记并根据该套套刻标记设计出新工艺的第一次整套掩模板方案，根据该第一次整套掩模板方案进行新工艺试生长并同时对该套套刻标记进行套准测试和评估。若设计的第一整套掩模板方案的失败将不得不进行第二次的掩模板改版设计。这样的做法会使新工艺的开发周期变长。
发明内容
本发明所要解决的技术问题是提供一种在新工艺开发中评估套刻标记的方法，能够高效的评估出新工艺中所需要的最优的套刻标记组合，缩短新工艺的开发周期。
为解决上述技术问题，本发明提供一种在新工艺开发中评估套刻标记的方法，该方法包括如下步骤：
设计一块能制作出在新工艺中会使用到的所有式样的套刻标记的评估掩模板，包括套刻标记外框、套刻标记内框和遮挡图形三块区域，所述套刻标记外框、套刻标记内框和遮挡图形包括在新工艺中会使用到的所有式样且都放置在所述评估掩模板的芯片区域，同一式样的所述套刻标记外框、套刻标记内框和遮挡图形位置都一一对应，其中所述在新工艺中会使用到的所有式样的套刻标记是根据现有技术中使用的套刻标记而选定，所选定的套刻标记满足所有新工艺的需要；
根据新工艺中各光刻层之间的对准表，拟定各需要对准的光刻层之间各种式样套刻标记的所有制作方案，即为被对准层与当前层之间各光刻层在所述各种式样套刻标记处需要遮挡图形以及不需要遮挡图形两种方案；
按照所述制作方案把各需要对准的光刻层之间的所述各种式样套刻标记按照不同的式样和方案分别制作在一枚按新工艺制作的硅片的各对应光刻层的不同曝光单元中；
对所制作的各光刻层之间的不同方案的所述各种式样套刻标记的套准测试信号进行评估，根据最强的套准测试信号分别选出各光刻层之间的套刻标记的最优式样和方案的组合；
将选定的各光刻层之间的最优式样和方案的组合的套刻标记应用到新工艺的整套掩模板制作方案中，从而确定新工艺的整套掩模板方案。
本发明的有益效果为：能够在新工艺的开发中迅速高效的完成对套刻标记的评估，选定出新工艺中所需要的最优的套刻标记组合，从而确定新工艺中整套掩模板方案，缩短新工艺的开发周期；以后的新工艺开发中，都可以使用同一块所述评估掩模板来评估套刻标记，无需为以后的新工艺开发而重新设计评估掩模板，这样既提高了新工艺的开发效率，同时也降低了开发成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明的在新工艺开发中评估套刻标记的方法流程示意图；
图2是本发明实施例的一种典型的评估掩模板布局图；
图3是本发明实施例的评估掩模板中A、B、C区域的典型式样示意图；
图4是本发明实施例的两种不同套刻标记方案的示意图；
图5是本发明实施例的两种不同套刻标记方案在硅片上做出的各自的曝光单元示意图。
具体实施方式
如图1所示，本发明新工艺开发中评估套刻标记的方法共有如图1中的5个步骤，即为：设计一块能制作出在新工艺中会使用到的所有式样的套刻标记的评估掩模板，包括套刻标记外框、套刻标记内框和遮挡图形三块区域，所述套刻标记外框、套刻标记内框和遮挡图形包括在新工艺中会使用到的所有式样且都放置在所述评估掩模板的芯片区域，同一式样的所述套刻标记外框、套刻标记内框和遮挡图形位置都一一对应，其中所述在新工艺中会使用到的所有式样的套刻标记是根据现有技术中使用的套刻标记而选定，所选定的套刻标记满足所有新工艺的需要；根据新工艺中各光刻层之间的对准表，拟定各需要对准的光刻层之间各种式样套刻标记的所有制作方案，即为被对准层与当前层之间各光刻层在所述各种式样套刻标记处需要遮挡图形以及不需要遮挡图形两种方案；按照所述制作方案把各需要对准的光刻层之间的所述各种式样套刻标记按照不同的式样和方案分别制作在一枚按新工艺制作的硅片的各对应光刻层的不同曝光单元中；对所制作的各光刻层之间的不同方案的所述各种式样套刻标记的套准测试信号进行评估，根据最强的套准测试信号分别选出各光刻层之间的套刻标记的最优式样和方案的组合；将选定的各光刻层之间的最优式样和方案的组合的套刻标记应用到新工艺的整套掩模板制作方案中，从而确定新工艺的整套掩模板方案。
下面为本发明的一个实施例说明。
如图2所示，为本发明实施例的一种典型的评估掩模板布局图。图1中的评估掩模板分成了多个区域块，例如：A、B、C、D。图1中块A为一种式样的套刻标记外框，其中包含有对准标记。块B为一种式样的套刻标记内框。块C为遮挡图形1。块D为遮挡图形2。图2中的点号表示还有其它式样的套刻标记外框、套刻标记内框以及遮挡图形。所述不同式样的套刻标记外框、套刻标记内框以及遮挡图形都位于所述评估掩模板的芯片区域，各相同式样的套刻标记外框、套刻标记内框以及遮挡图形其位置是一一对应的；所述不同式样的套刻标记外框、套刻标记内框以及遮挡图形是利用现有技术中存在的式样来选定，所选定的式样满足所有新工艺的需要。图2中各区域块的布局是能够根据实际需要而更改的，一个最简单的评估掩模板至少包括一个式样的套刻标记外框、套刻标记内框以及遮挡图形；一个完整的评估掩模板中包括了所有新工艺会用到的套刻标记外框、套刻标记内框以及遮挡图形的式样。
如图3所示，为本发明实施例的评估掩模板中A、B、C区域的典型式样示意图。图3A为图2所示的块A套刻标记外框示意图，本实施例中其大小为20x20微米。图3B为图2所示的块B套刻标记内框示意图，本实施例中其大小为10x10微米。图3C为图2所示的块C遮挡图形1示意图，本实施例中其大小为36x36微米。
制作好评估掩模板后，再根据新工艺中各光刻层之间的对准表，拟定各需要对准的光刻层之间各种式样套刻标记的所有制作方案，包括被对准层与当前层之间各光刻层在所述各种式样套刻标记处需要遮挡图形以及不需要遮挡图形两种方案。如图4所示，为本实施例的由图3所示式样的套刻标记外框、套刻标记内框以及遮挡图形来制作该式样的套刻标记的两种不同的制作方案示意图。图4A为在对准层与当前层之间各光刻层在套刻标记处使用遮挡图形的制作方案示意图。图4B为在对准层与当前层之间各光刻层在套刻标记处不使用遮挡图形的制作方案示意图。其它式样的套刻标记也包括如图4所示的两种制作方案。
拟订好各个新工艺中需要对准的光刻层之间各种式样套刻标记的所有制作方案后，按照所述制作方案把各需要对准的光刻层之间的所述各种式样套刻标记按照不同的式样和方案分别制作在一枚按新工艺制作的硅片的各对应光刻层的不同曝光单元中。如图5所示，为本实施例按照图5所示制作方案在硅片上做出的各自的曝光单元示意图。图5中块A表示按照图4A的制作方案所制作的曝光单元，块B表示按照图4B的制作方案所制作的曝光单元，也即块A对应于一个需要对准的光刻层间的一个式样的需要遮挡图形的套刻标记，块B对应于和块A是相同的光刻层间的相同式样的不需要遮挡图形的套刻标记的。其它需要对准的光刻层间的其它式样的不同方案的套刻标记也是按相同的方法制作出来。
对所制作的各光刻层之间的不同方案的所述各种式样套刻标记的套准测试信号进行评估，根据最强的套准测试信号分别选出各光刻层之间的套刻标记的最优式样和方案的组合。
将选定的各光刻层之间的最优式样和方案的组合的套刻标记应用到新工艺的整套掩模板制作方案中，从而确定新工艺的整套掩模板方案。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (1)

1.一种在新工艺开发中评估套刻标记的方法，其特征在于：包括：
设计一块能制作出在新工艺中会使用到的所有式样的套刻标记的评估掩模板，包括套刻标记外框、套刻标记内框和遮挡图形三块区域，所述套刻标记外框、套刻标记内框和遮挡图形包括在新工艺中会使用到的所有式样且都放置在所述评估掩模板的芯片区域，同一式样的所述套刻标记外框、套刻标记内框和遮挡图形位置都一一对应；所述新工艺中会使用到的所有式样的套刻标记是根据现有技术中使用的套刻标记而选定，所选定的套刻标记满足所有新工艺的需要；
根据新工艺中各光刻层之间的对准表，拟定各需要对准的光刻层之间各种式样套刻标记的所有制作方案，即为被对准层与当前层之间各光刻层在所述各种式样套刻标记处需要遮挡图形以及不需要遮挡图形两种方案；
按照所述制作方案把各需要对准的光刻层之间的所述各种式样套刻标记按照不同的式样和方案分别制作在一枚按新工艺制作的硅片的各对应光刻层的不同曝光单元中；
对所制作的各光刻层之间的不同方案的所述各种式样套刻标记的套准测试信号进行评估，根据最强的套准测试信号分别选出各光刻层之间的套刻标记的最优式样和方案的组合；
将选定的各光刻层之间的最优式样和方案的组合的套刻标记应用到新工艺的整套掩模板制作方案中，从而确定新工艺的整套掩模板方案。
CN2009102017114A 2009-10-22 2009-10-22 在新工艺开发中评估套刻标记的方法 Active CN102043324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102017114A CN102043324B (zh) 2009-10-22 2009-10-22 在新工艺开发中评估套刻标记的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102017114A CN102043324B (zh) 2009-10-22 2009-10-22 在新工艺开发中评估套刻标记的方法

Publications (2)

Publication Number Publication Date
CN102043324A CN102043324A (zh) 2011-05-04
CN102043324B true CN102043324B (zh) 2012-08-01

Family

ID=43909587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102017114A Active CN102043324B (zh) 2009-10-22 2009-10-22 在新工艺开发中评估套刻标记的方法

Country Status (1)

Country Link
CN (1) CN102043324B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102837497B (zh) * 2012-08-31 2014-12-10 西安理工大学 一种印刷机精度检测装置及精度检测的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001076996A (ja) * 1999-09-01 2001-03-23 Seiko Epson Corp 露光装置における重ね合わせ精度制御方法及び重ね合わせ精度測定器
JP3524259B2 (ja) * 1996-03-28 2004-05-10 キヤノン株式会社 アライメント評価レチクルと評価方法
EP1441258A2 (en) * 2003-01-22 2004-07-28 Canon Kabushiki Kaisha Alignment method and apparatus and exposure apparatus
CN101216667A (zh) * 2007-12-28 2008-07-09 上海宏力半导体制造有限公司 一种可提高空间成像套刻检验精准度的光刻方法
CN101315514A (zh) * 2007-06-01 2008-12-03 中芯国际集成电路制造(上海)有限公司 掩模版及使用掩模版调式光刻机套刻精度的匹配方法
CN101369101A (zh) * 2007-08-15 2009-02-18 上海宏力半导体制造有限公司 光刻工序中套刻精度的控制方法
CN101435997A (zh) * 2007-11-15 2009-05-20 上海华虹Nec电子有限公司 光刻套刻精度的测试图形及测量方法
CN101458454A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 可同时监控光刻曝光条件和套刻精度的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3524259B2 (ja) * 1996-03-28 2004-05-10 キヤノン株式会社 アライメント評価レチクルと評価方法
JP2001076996A (ja) * 1999-09-01 2001-03-23 Seiko Epson Corp 露光装置における重ね合わせ精度制御方法及び重ね合わせ精度測定器
EP1441258A2 (en) * 2003-01-22 2004-07-28 Canon Kabushiki Kaisha Alignment method and apparatus and exposure apparatus
CN101315514A (zh) * 2007-06-01 2008-12-03 中芯国际集成电路制造(上海)有限公司 掩模版及使用掩模版调式光刻机套刻精度的匹配方法
CN101369101A (zh) * 2007-08-15 2009-02-18 上海宏力半导体制造有限公司 光刻工序中套刻精度的控制方法
CN101435997A (zh) * 2007-11-15 2009-05-20 上海华虹Nec电子有限公司 光刻套刻精度的测试图形及测量方法
CN101458454A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 可同时监控光刻曝光条件和套刻精度的方法
CN101216667A (zh) * 2007-12-28 2008-07-09 上海宏力半导体制造有限公司 一种可提高空间成像套刻检验精准度的光刻方法

Also Published As

Publication number Publication date
CN102043324A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
CN105378565B (zh) 使用直写光刻的集成电路制造
ATE553416T1 (de) Konvergenztechnik für die modellgestützte optische und näherungskorrektur
CN101311825A (zh) 修正光学邻近效应的方法
CN106154758A (zh) 不同光刻机之间的套刻匹配方法
US20080237646A1 (en) Semiconductor integrated circuit device and method of producing the same
CN102043324B (zh) 在新工艺开发中评估套刻标记的方法
US20150002184A1 (en) Method for Testing a Plurality of Transistors in a Target Chip
CN102445835A (zh) 一种sram源漏极尺寸的光学临近修正建模方法
CN103811298A (zh) 测试对准使用芯片的制作方法
CN101465310A (zh) 晶圆制作过程中不同机台之间的对准方法
CN110187611A (zh) 一种晶圆上曝光区域的排布方法
CN108490746B (zh) 一种光刻对准标记及其对准方法
CN101894178A (zh) 基于可满足性问题sat的可制造性热点拆线重布方法
CN108828382A (zh) 多芯片集成测试方法
US8497568B2 (en) Monitoring pattern, and pattern stitch monitoring method and wafer therewith
CN101923295A (zh) 旋转标记及利用其监测光刻质量的方法
US20090288867A1 (en) Circuit structure and photomask for defining the same
CN111385979A (zh) 一种改善pcb板阻焊冒油的方法
CN103376645A (zh) 通用掩模版及其应用
US10593631B2 (en) Warping reduction in silicon wafers
CN103094251B (zh) 用于评价opc效果的测试结构
CN112612190B (zh) 改善光刻工艺对位失败的方法
CN104898378A (zh) 一种晶圆曝光顺序的优化方法
CN101025574A (zh) 批量硅片曝光的方法
KR101113325B1 (ko) 광근접 보정 검증 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.