CN102036277B - 信道板自检的方法、装置及信道板 - Google Patents

Abstract

本发明涉及一种信道板自检方法、装置及信道板，其方法包括：当信道板接收到系统上电通知消息后，从FLASH存储器中读取信道板上次完全自检时间以及历史快速自检次数；根据上次完全自检时间、历史快速自检次数，以及预设的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对信道板芯片进行BIT检测。本发明通过引入快速自检次数门限和完全自检时间门限两个概念，并结合现有技术中快速自检模式和完全自检模式两种策略，从用户的实际应用场景出发，提供了一种高效的信道板自检机制，对现有技术中存在的信道板上电时耗时久起到了改进作用，提高了系统性能，进一步提高了用户的感受。

Description

信道板自检的方法、装置及信道板

技术领域

本发明涉及通信领域，尤其涉及一种信道板自检的方法、装置及信道板。

背景技术

1xEV-DO(Evolution Data Optimized，演进数据优化)技术是一种专为高速分组数据传送而优化设计的CDMA(Code Division Multiple Access，码分多址)2000空中接口技术，该技术前向链路采用了多种优化措施以提高前向数据吞吐量和频谱利用率。目前，每扇区载频最大支持速率已达到4.9MHz。CDMA基站为了支持1xEV-DO技术，设计和采用了支持1xEV-DO技术的信道板。

随着技术的演进以及业务发展的需要，CDMA基站的体积变得越来越小，芯片的处理能力变得越来越强，硬件的集成度也越来越高。随之而来的是软件需要对这种小体积、高集成化的基站的支持。CDMA基站已有由不同的软件模块位于不同的基站单板向所有的模块位于同一块基站单板发展的趋势。

然而，由于硬件资源有限，并且各个软件模块之间的调度在单单板基站比在多单板基站困难得多，其主要表现在对CPU的调度以及各个软件模块进程的上电时间的要求。另一方面，单单板基站由于其体积小、重量轻、移动方便等优点，必然面临着比多单板基站有更大的断电可能，因此，对其再次上电所耗的时间的重视就被提到一个空前的高度。

但是，目前基站上电时间的瓶颈主要在1xEV-DO信道板上。由于1xEV-DO信道板每次上电都需要进行BIT检测来自检芯片，而BIT检测有两种模式：

1、完全自检模式，该模式可以对芯片状态进行全面检测，但是会耗掉大量的上电时间，从而使得整个基站正常运行起来较慢，影响用户的感受。

2、快速自检模式，该模式可以节省大量的上电时间，但是采用该模式存在的风险则是不能对芯片进行彻底检查，如果芯片出现故障，快速自检模式则可能查不出该故障，从而影响后续业务的功能与性能，而且该快速自检模式不好进行故障定位。

发明内容

本发明的主要目的在于提供一种信道板自检的方法、装置及信道板，旨在提高系统性能。

为了达到上述目的，本发明提出一种信道板自检方法，包括：

当信道板接收到系统上电通知消息后，从FLASH存储器中读取信道板上次完全自检时间以及历史快速自检次数；

根据所述上次完全自检时间、历史快速自检次数，以及预设的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对所述信道板芯片进行比特BIT检测。

优选地，所述快速自检模式包括对所述信道板芯片的部分性能参数进行检测；所述完全自检模式包括对所述信道板芯片的所有性能参数进行检测。

优选地，所述根据上次完全自检时间、历史快速自检次数，以及预设的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对所述信道板芯片进行BIT检测的步骤包括：

获取预设的完全自检时间门限以及快速自检次数门限；

将所述历史快速自检次数加一；

当所述历史快速自检次数大于或等于快速自检次数门限，或者当历史快速自检次数小于快速自检次数门限且所述上次完全自检时间与当前时间之差大于所述完全自检时间门限时，选择完全自检模式对所述信道板芯片进行BIT检测；

将历史快速自检次数清零；将上次完全自检时间更新为当前系统时间；

将更新后的历史快速自检次数以及上次完全自检时间保存到FLASH存储器中。

优选地，所述根据上次完全自检时间、历史快速自检次数，以及预设的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对所述信道板芯片进行BIT检测的步骤还包括：

当历史快速自检次数小于快速自检次数门限且所述上次完全自检时间与当前时间之差小于或等于所述完全自检时间门限时，选择快速自检模式对所述信道板芯片进行BIT检测；

将所述历史快速自检次数保存到FLASH存储器中。

本发明还提出一种信道板自检装置，包括：

读取模块，用于当信道板接收到系统上电通知消息后，从FLASH存储器中读取信道板上次完全自检时间以及历史快速自检次数；

检测模块，用于根据所述上次完全自检时间、历史快速自检次数，以及预设的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对所述信道板芯片进行BIT检测。

优选地，所述快速自检模式包括对所述信道板芯片的部分性能参数进行检测；所述完全自检模式包括对所述信道板芯片的所有性能参数进行检测。

优选地，所述检测模块包括：

门限获取单元，用于获取预设的完全自检时间门限以及快速自检次数门限；

计算单元，用于将所述历史快速自检次数加一；

自检单元，用于当所述历史快速自检次数大于或等于快速自检次数门限，或者当历史快速自检次数小于快速自检次数门限且所述上次完全自检时间与当前时间之差大于所述完全自检时间门限时，选择完全自检模式对所述信道板芯片进行BIT检测；

更新单元，用于将历史快速自检次数清零；将上次完全自检时间更新为当前系统时间；

存储单元，用于将更新后的历史快速自检次数以及上次完全自检时间保存到FLASH存储器中。

优选地，所述自检单元，还用于当历史快速自检次数小于快速自检次数门限且所述上次完全自检时间与当前时间之差小于或等于所述完全自检时间门限时，选择快速自检模式对所述信道板芯片进行BIT检测；

所述存储单元，还用于将更新后的所述历史快速自检次数保存到FLASH存储器中。

本发明还提出一种自检信道板，所述信道板包括如上所述的信道板自检装置。

本发明提出的一种信道板自检的方法、装置及信道板，通过引入快速自检次数门限和完全自检时间门限两个概念，并结合现有技术中快速自检模式和完全自检模式两种策略，应用于可能会频繁上电的基站，通过信道板上电时从FLASH存储器读取的历史快速自检次数和上次完全自检时间，以及从后台获取的快速自检次数门限和完全自检时间门限，为信道板选择相应的自检模式(快速自检模式或完全自检模式)进行BIT检测，从而节省了基站的上电时间。本发明从用户的实际应用场景出发，提供了一种高效的信道板自检机制，对现有技术中存在的信道板上电时耗时久起到了改进作用，提高了系统性能，进一步提高了用户的感受。

附图说明

图1是本发明信道板自检方法一实施例流程示意图；

图2是本发明信道板自检方法一实施例中根据上次完全自检时间、历史快速自检次数，以及预设的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对信道板芯片进行BIT检测的流程示意图；

图3是本发明信道板自检装置一实施例结构示意图；

图4是本发明信道板自检装置一实施例中检测模块的结构示意图；

图5是本发明自检信道板一实施例结构示意图。

为了使本发明的技术方案更加清楚、明了，下面将结合附图作进一步详述。

具体实施方式

本发明实施例解决方案主要是通过信道板上电时从FLASH存储器读取的历史快速自检次数和上次完全自检时间，以及从后台获取的快速自检次数门限和完全自检时间门限，为信道板选择相应的自检模式(快速自检模式或完全自检模式)进行BIT检测，以节省基站的上电时间，提高系统性能。

如图1所示，本发明一实施例提出一种信道板自检方法，包括：

步骤S101，当信道板接收到系统上电通知消息后，从FLASH存储器中读取信道板上次完全自检时间以及历史快速自检次数；

本实施例方法运行环境涉及CDMA20001xEV-DO系统，具体为解决1xEV-DO信道板上电时单独采用完全自检模式或单独采用快速自检模式造成的系统性能下降的问题。

其中，快速自检模式包括对信道板芯片的部分性能参数进行检测；完全自检模式包括对信道板芯片的所有性能参数进行检测。

如上所述，完全自检模式虽然可以对芯片状态进行全面检测，但是会耗掉大量的上电时间，从而使得整个基站正常运行起来较慢，影响用户的感受；快速自检模式，虽然可以节省大量的上电时间，但是却不能对信道板芯片进行彻底检查，如果芯片出现故障，快速自检模式则可能查不出该故障，从而影响后续业务的功能与性能，而且快速自检模式不好进行故障定位。

本实施例为了使信道板自检不影响系统性能，将完全自检模式与快速自检模式相结合对信道板芯片进行BIT检测。

首先，在上电时，信道板收到系统控制部分发送的上电通知消息，以便后续根据该上电通知消息选择相应的自检策略对信道板芯片进行BIT检测。

当信道板收到上电通知消息后，从FLASH中读取与自检相关的参数，该参数包括上次完全自检时间和历史快速自检次数。其中设置完全自检时间参数是为了弥补历史快速自检次数参数的不足，避免在实际应用场景中存在上次自检后，相隔很长时间再次进行上电时，信道板的芯片状态很可能已产生故障，这时，需要通过完全自检模式来检测出这种故障，但仅通过历史快速自检次数参数进行控制却很难满足上述要求，而引入完全自检时间参数则可以弥补这种不足。

步骤S102，根据上次完全自检时间、历史快速自检次数，以及预设的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对信道板芯片进行BIT检测。

其中，完全自检时间门限和快速自检次数门限由后台配置。

本实施例在对信道板芯片进行BIT检测时，采用将完全自检模式与快速自检模式相结合的策略，具体根据从FLASH存储器中读取的上次完全自检时间、历史快速自检次数，以及后台配置的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对信道板芯片进行BIT检测。

首先，从后台获取配置的完全自检时间门限和快速自检次数门限，该门限通过后台来进行配置，可以满足不同用户根据自己的需要进行灵活的设置。

然后，根据上述各参数判断本次自检需要采用快速自检模式还是完全自检模式，具体判断过程为：

首先将获取的历史快速自检次数加一，作为更新后的历史快速自检次数，然后，判断历史快速自检次数是否大于或等于快速自检次数门限，若是，则本次上电将采用完全自检模式对信道板芯片进行BIT检测；同时，将历史快速自检次数清零，并将上次完全自检时间和历史快速自检次数保存到FLASH存储器中，以便下次自检时使用。

若历史快速自检次数小于快速自检次数门限，则需判断上次完全自检时间与当前时间之差是否大于完全自检时间门限，若是，则本次上电将采用完全自检模式对信道板芯片进行BIT检测；同时，将历史快速自检次数清零，并将上次完全自检时间和历史快速自检次数保存到FLASH存储器中，以便下次自检时使用。

若历史快速自检次数小于快速自检次数门限，且上次完全自检时间与当前时间之差不大于完全自检时间门限，则本次上电将采用快速自检模式对信道板芯片进行BIT检测，同时将历史快速自检次数保存到FLASH存储器中，以便下次自检时使用。

如图2所示，步骤S102包括：

步骤S1021，获取预设的完全自检时间门限以及快速自检次数门限；

步骤S1022，将历史快速自检次数加一；

步骤S1023，判断历史快速自检次数是否大于或等于快速自检次数门限；若是，则进入步骤S1024；否则，进入步骤S1027；

步骤S1024，选择完全自检模式对信道板芯片进行BIT检测；

步骤S1025，将历史快速自检次数清零；将上次完全自检时间更新为当前系统时间；

步骤S1026，将更新后的历史快速自检次数以及上次完全自检时间保存到FLASH存储器中。

步骤S1027，判断上次完全自检时间与当前时间之差是否大于完全自检时间门限，若是，则进入步骤S1024；否则，进入步骤S1028；

步骤S1028，选择快速自检模式对信道板芯片进行BIT检测；

步骤S1029，将历史快速自检次数保存到FLASH存储器中。

与现有技术相比较，本实施例从用户的实际应用场景出发，通过引入完全自检次数门限和完全自检时间门限这两个概念，并结合现有技术中快速自检和完全自检这两种策略，对现有技术中存在的信道板上电时耗时久起到了改进作用，提高了用户的感受。

如图3所示，本发明一实施例提出一种信道板自检装置，包括：读取模块301以及检测模块302，本实施例信道板自检装置可以为CDMA20001xEV-DO系统信道板，也可以设置在信道板中，其中：

读取模块301，用于当信道板接收到系统上电通知消息后，从FLASH存储器中读取信道板上次完全自检时间以及历史快速自检次数；

在信道板上电时，信道板接收系统控制部分发送的上电通知消息，以便后续根据该上电通知消息选择相应的自检策略对信道板芯片进行BIT检测。

当信道板接收到上电通知消息后，读取模块301从FLASH中读取与自检相关的参数，该参数包括上次完全自检时间和历史快速自检次数。其中设置完全自检时间参数是为了弥补历史快速自检次数参数的不足，避免在实际应用场景中存在上次自检后，相隔很长时间再次进行上电时，信道板的芯片状态很可能已产生故障，这时，需要通过完全自检模式来检测出这种故障，但仅通过历史快速自检次数参数进行控制却很难满足上述要求，而引入完全自检时间参数则可以弥补这种不足。

检测模块302，用于根据上次完全自检时间、历史快速自检次数，以及预设的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对所述信道板芯片进行BIT检测。

其中，快速自检模式包括对信道板芯片的部分性能参数进行检测；完全自检模式包括对信道板芯片的所有性能参数进行检测。

本实施例在对信道板芯片进行BIT检测时，采用将完全自检模式与快速自检模式相结合的策略，具体通过检测模块302根据从FLASH存储器中读取的上次完全自检时间、历史快速自检次数，以及后台配置的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对信道板芯片进行BIT检测。

首先，从后台获取配置的完全自检时间门限和快速自检次数门限，该门限通过后台来进行配置，可以满足不同用户根据自己的需要进行灵活的设置。

然后，根据上述各参数判断本次自检需要采用快速自检模式还是完全自检模式，具体判断过程为：

首先将获取的历史快速自检次数加一，作为更新后的历史快速自检次数，然后，判断历史快速自检次数是否大于或等于快速自检次数门限，若是，则本次上电将采用完全自检模式对信道板芯片进行BIT检测；同时，将历史快速自检次数清零，并将上次完全自检时间和历史快速自检次数保存到FLASH存储器中，以便下次自检时使用。

若历史快速自检次数小于快速自检次数门限，则需判断上次完全自检时间与当前时间之差是否大于完全自检时间门限，若是，则本次上电将采用完全自检模式对信道板芯片进行BIT检测；同时，将历史快速自检次数清零，并将上次完全自检时间和历史快速自检次数保存到FLASH存储器中，以便下次自检时使用。

若历史快速自检次数小于快速自检次数门限，且上次完全自检时间与当前时间之差不大于完全自检时间门限，则本次上电将采用快速自检模式对信道板芯片进行BIT检测，同时将历史快速自检次数保存到FLASH存储器中，以便下次自检时使用。

如图4所示，检测模块302包括：门限获取单元3021、计算单元3022、自检单元3023、更新单元3024以及存储单元3025，其中：

门限获取单元3021，用于获取预设的完全自检时间门限以及快速自检次数门限；

计算单元3022，用于将历史快速自检次数加一；

自检单元3023，用于当历史快速自检次数大于或等于快速自检次数门限，或者当历史快速自检次数小于快速自检次数门限且所述上次完全自检时间与当前时间之差大于完全自检时间门限时，选择完全自检模式对信道板芯片进行BIT检测；

更新单元3024，用于将历史快速自检次数清零；将上次完全自检时间更新为当前系统时间；

存储单元3025，用于将更新后的历史快速自检次数以及上次完全自检时间保存到FLASH存储器中。

进一步的，自检单元3023，还用于当历史快速自检次数小于快速自检次数门限且所述上次完全自检时间与当前时间之差小于或等于完全自检时间门限时，选择快速自检模式对信道板芯片进行BIT检测；

存储单元3025，还用于将更新后的历史快速自检次数保存到FLASH存储器中。

如图5所示，本发明一实施例提出一种自检信道板，信道板包括上述实施例中所述的信道板自检装置501。

本发明实施例信道板自检的方法、装置及信道板，通过引入快速自检次数门限和完全自检时间门限两个概念，并结合现有技术中快速自检模式和完全自检模式两种策略，应用于可能会频繁上电的基站，通过信道板上电时从FLASH存储器读取的历史快速自检次数和上次完全自检时间，以及从后台获取的快速自检次数门限和完全自检时间门限，为信道板选择相应的自检模式(快速自检模式或完全自检模式)进行BIT检测，从而节省了基站的上电时间。本发明从用户的实际应用场景出发，提供了一种高效的信道板自检机制，对现有技术中存在的信道板上电时耗时久起到了改进作用，提高了系统性能，进一步提高了用户的感受。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种信道板自检方法，其特征在于，包括：

当信道板接收到系统上电通知消息后，从FLASH存储器中读取信道板上次完全自检时间以及历史快速自检次数；

根据所述上次完全自检时间、历史快速自检次数，以及预设的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对所述信道板芯片进行比特BIT检测。

2.根据权利要求1所述的方法，其特征在于，所述快速自检模式包括对所述信道板芯片的部分性能参数进行检测；所述完全自检模式包括对所述信道板芯片的所有性能参数进行检测。

3.根据权利要求1或2所述的方法，其特征在于，所述根据上次完全自检时间、历史快速自检次数，以及预设的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对所述信道板芯片进行BIT检测的步骤包括：

获取预设的完全自检时间门限以及快速自检次数门限；

将所述历史快速自检次数加一；

当所述历史快速自检次数大于或等于快速自检次数门限，或者当历史快速自检次数小于快速自检次数门限且所述上次完全自检时间与当前时间之差大于所述完全自检时间门限时，选择完全自检模式对所述信道板芯片进行BIT检测；

将历史快速自检次数清零；将上次完全自检时间更新为当前时间；

将更新后的历史快速自检次数以及上次完全自检时间保存到FLASH存储器中。

4.根据权利要求3所述的方法，其特征在于，所述将历史快速自检次数加一的步骤之后还包括：

当历史快速自检次数小于快速自检次数门限且所述上次完全自检时间与当前时间之差小于或等于所述完全自检时间门限时，选择快速自检模式对所述信道板芯片进行BIT检测；

将所述历史快速自检次数保存到FLASH存储器中。

5.一种信道板自检装置，其特征在于，包括：

读取模块，用于当信道板接收到系统上电通知消息后，从FLASH存储器中读取信道板上次完全自检时间以及历史快速自检次数；

检测模块，用于根据所述上次完全自检时间、历史快速自检次数，以及预设的完全自检时间门限和快速自检次数门限选择快速自检模式或完全自检模式对所述信道板芯片进行BIT检测。

6.根据权利要求5所述的装置，其特征在于，所述快速自检模式包括对所述信道板芯片的部分性能参数进行检测；所述完全自检模式包括对所述信道板芯片的所有性能参数进行检测。

7.根据权利要求5或6所述的装置，其特征在于，所述检测模块包括：

门限获取单元，用于获取预设的完全自检时间门限以及快速自检次数门限；

计算单元，用于将所述历史快速自检次数加一；

自检单元，用于当所述历史快速自检次数大于或等于快速自检次数门限，或者当历史快速自检次数小于快速自检次数门限且所述上次完全自检时间与当前时间之差大于所述完全自检时间门限时，选择完全自检模式对所述信道板芯片进行BIT检测；

更新单元，用于将历史快速自检次数清零；将上次完全自检时间更新为当前时间；

存储单元，用于将更新后的历史快速自检次数以及上次完全自检时间保存到FLASH存储器中。

8.根据权利要求7所述的装置，其特征在于，

所述自检单元，还用于在计算单元将所述历史快速自检次数加一之后，当历史快速自检次数小于快速自检次数门限且所述上次完全自检时间与当前时间之差小于或等于所述完全自检时间门限时，选择快速自检模式对所述信道板芯片进行BIT检测；

所述存储单元，还用于将更新后的所述历史快速自检次数保存到FLASH存储器中。

9.一种自检信道板，其特征在于，所述信道板包括权利要求5-8中任一项所述的信道板自检装置。