CN102030304A - 微机电前处理方法及结构 - Google Patents
微机电前处理方法及结构 Download PDFInfo
- Publication number
- CN102030304A CN102030304A CN2009101745129A CN200910174512A CN102030304A CN 102030304 A CN102030304 A CN 102030304A CN 2009101745129 A CN2009101745129 A CN 2009101745129A CN 200910174512 A CN200910174512 A CN 200910174512A CN 102030304 A CN102030304 A CN 102030304A
- Authority
- CN
- China
- Prior art keywords
- micro
- metal
- layer
- metal connecting
- structural
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种微机电前处理方法及结构,可应用于半导体制程。微机电前处理方法为在硅基底上形成内含微结构、多个金属插销堆叠层、多个金属电路与金属连接层的绝缘层。其中微结构与金属电路平行并排于绝缘层内,金属插销堆叠层位于微结构的周侧,而金属连接层与金属电路电性连接。接着,金属连接层为外露于绝缘层表面受保护层保护,或内藏于绝缘层表面下受绝缘层覆盖之下,进行蚀刻去除金属插销堆叠层及后续制程步骤。借此避免金属连接层于蚀刻过程中遭受侵蚀而破坏结构。
Description
技术领域
本发明是有关于一种半导体的装置及制造方法,且特别是有关于一种微型悬浮结构及其制造方法。
背景技术
现今微机电系统(Micro-Electro-Mechanical Systems,MEMS)包含各种不同的微结构。例如,不可动的探针、流道、孔穴结构,或是一些可动的弹簧、连杆、齿轮等结构。将上述不同的微结构和相关的半导体电路相互整合,即可构成各种不同的半导体应用。半导体电路例如互补式金属氧化层半导体(Complementary Metal-Oxide Semiconductor,CMOS)。而通过制造方法与结构设计提升微结构各种不同的功能,是未来半导体微机电系统的关键指针,也是未来进一步研究芯片时的严峻挑战。因此,若能研发改进已知的技术,未来的发展性实无法预估。
目前微机电装置中的传感器及致动器皆独立于半导体组件之外制造,且必须利用湿蚀刻、干蚀刻和牺牲层(sacrificial-layer)去除等专用的微机电作业在硅基底上制作出悬浮式结构。其中,湿蚀刻是一种快速有效的蚀刻方式,主要利用蚀刻剂与材料间的化学反应来达到蚀刻的效果,且所使用的蚀刻剂通常仅会与特定材料进行反应,因此对于不同材料具有相当高的“选择性”(selectivity)。然而,由于化学反应并不会对特定方向有任何的偏好,所以湿蚀刻本质上属于一种“等向性蚀刻”(isotropic etching)。等向性蚀刻意味着湿蚀刻不但会在纵向进行蚀刻,也会有横向的蚀刻效果。而横向的蚀刻效果则会导致所谓“侧蚀”(undercut)的现象发生。
而干蚀刻,例如等离子蚀刻,则是利用部分解离的气体来进行,最大优点即是干蚀刻为“非等向性蚀刻”(anisotropic etching)。然而,由于干蚀刻主要是利用离子的撞击移除材料,属于一种物理作用,因此干蚀刻对于不同的材料其选择性较湿蚀刻低。
常用微结构中,其金属电路为埋设于绝缘层内,而需利用金属连接层将金属电路与其它外部导体结构电性连接,使得金属连接层为直接暴露于绝缘层外。此外,通常会在形成微结构的同时,在微结构周侧布设金属堆叠结构,再利用后续蚀刻金属堆叠结构达到微结构悬浮。然而,当进行微结构悬浮的金属蚀刻过程中,金属连接层便容易同时受侵蚀而遭受破坏。虽然在蚀刻过程中会采用有机化合物组成的光刻胶来保护不被蚀刻的区域,但这种光刻胶其实无法承受如硫酸蚀刻液的强烈侵蚀。因此,在蚀刻过程中如何让金属连接层受到保护,如何选择此保护层使用的材料皆十分重要,以避免金属连接层受到蚀刻液侵蚀。
发明内容
因此,本发明的一目的在于提供一种可整合半导体制程的微机电前处理制造方法,以避免用于与外部导体电性连接的金属连接层被不当蚀刻,而受到破坏。
依据本发明一实施方式,一种微机电前处理方法可应用于半导体制程。此微机电前处理方法包括以下步骤。首先,在硅基底上形成绝缘层。此绝缘层内含微结构、多个金属插销堆叠层、多个金属电路与金属连接层。其中微结构与金属电路平行并排于绝缘层内,金属插销堆叠层位于微结构的周侧,而金属连接层则与金属电路电性连接。接着,判断金属连接层是否外露于绝缘层表面。若有,则于该金属连接层上形成保护层。接下来,蚀刻去除金属插销堆叠层后,再在绝缘层上形成光刻胶层,并裸露金属连接层上的保护层。最后,蚀刻去除保护层与光刻胶层,使金属连接层外露于绝缘层表面。
根据本发明的前述目的,同时提出一种微机电前处理结构,可应用于半导体制程。此微机电前处理结构包含硅基底、绝缘层与保护层。绝缘层位于硅基底上,且绝缘层内包含微结构、多个金属电路、多个金属插销堆叠层与金属连接层。金属电路与微结构平行并排,金属插销堆叠层则位于微结构的周侧。而金属连接层与金属电路电性连接,且金属连接层表面外露于绝缘层的表面。保护层位于金属连接层上,以避免金属连接层于蚀刻金属插销堆叠层时受到侵蚀破坏。
根据本发明的前述目的,提出一种微机电前处理结构,可应用于半导体制程。此微机电前处理结构包含硅基底与位于硅基底上的绝缘层。绝缘层内包含微结构、多个金属电路、多个金属插销堆叠层与金属连接层。金属电路与微结构平行并排,金属插销堆叠层则位于微结构的周侧。而金属连接层与金属电路电性连接,且金属连接层表面内藏于绝缘层表面下,以避免金属连接层于蚀刻金属插销堆叠层时受到侵蚀破坏。
应用本发明的微机电前处理结构与方法可有效结合微机电结构与半导体组件在同一制程之内完成,大幅减少制程的复杂性及成本。此外,利用保护层保护金属连接层,使金属连接层在蚀刻去除金属插销堆叠层的过程中不会受到蚀刻液的破坏,而能受到充份的保护,有效避免金属连接层被不当侵蚀。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂,所附附图的说明如下:
图1是绘示依照本发明一实施方式的一种微结构前处理方法步骤流程图。
图2至图7是绘示图1的微结构前处理方法中,各步骤的结构剖面图。
【主要组件符号说明】
100:方法 110~170:步骤
200:硅基底 300:绝缘层
301:蚀刻空间 310:微结构
320:金属电路 330:金属插销堆叠层
340:金属连接层 400:保护层
500:光刻胶层
具体实施方式
图1为绘示依照本发明一实施方式的一种微结构前处理方法100的步骤流程图。并请同时参照图2至图7,其为分别绘示绘示图1的微结构前处理方法中,各步骤的结构剖面图,借以说明微结构处理方法的详细步骤。本实施方式的微结构前处理方法可应用于半导体制程中,半导体制程例如互补式金属氧化层半导体(Complementary Metal-Oxide Semiconductor,CMOS)制程。使微结构的制造与半导体制程整合于同一制程内进行。
首先,请同时参照图1及图2。如图2所示,在硅基底200上形成绝缘层300。绝缘层300内具有平行并排的微结构310、多个金属电路320、多个金属插销堆叠层330与金属连接层340(步骤110)。微结构310与金属电路320平行并排于绝缘层300内。
金属插销堆叠层330位于微结构310的周侧,且金属插销堆叠层330为贯穿设置于绝缘层300内。金属插销堆叠层330为由铝铜合金、钨及钛等金属交互堆叠而成,且各金属插销堆叠层330两两连接导通。由于微结构310外围有绝缘层包覆,因此,金属插销堆叠层330并未与微结构310接触。
金属连接层340与金属电路320电性连接,且金属连接层透过预先的光掩膜布局设计,以减少额外的光掩膜花费。而金属连接层340可再与外部导体(未绘示)电性连接,使金属电路320透过金属连接层340与外部导体进行信号连接。在此实施方式中,金属连接层340位于金属电路320的上方,如图2所示。且金属连接层340可为外露于绝缘层300表面上,如图3A所示。或者,金属连接层为内藏于绝缘层300表面下,如图3B所示。
当欲以蚀刻将金属插销堆叠层330去除之前,必须先判断金属连接层340是否外露于绝缘层300表面(步骤120)。若有,则如图3A所示,需在金属连接层上340沉积保护层400(步骤130),避免进行蚀刻去除金属插销堆叠层330时,一并将金属连接层340蚀刻破坏。若无,即金属连接层340完全被绝缘层300包覆,则可直接以绝缘层300作为保护层保护金属连接层340,同样可避免金属连接层340受到蚀刻破坏。因此,便无需再沉积额外的保护层于绝缘层340之上,如图3B所示。
保护层400的材质必须采用不被蚀刻破坏的材质,即不会与所欲使用的蚀刻液产生反应的材质。例如保护层400的材质可为与绝缘层300相同的材质,或是采用钝性金属材质或非有机材质,进而达到于金属连接层340上设置保护层400的目的。
至此,本实施方式的微结构前处理方法可形成一种微机电前处理结构,其可整合半导体制程与微机电系统,利用保护层或绝缘层保护外露的金属电路,使金属电路于后续蚀刻悬浮微结构的制程步骤中,不会受到蚀刻液的破坏。
接着,如图4所示,待确认金属连接层340已被保护层400覆盖,或是被绝缘层300包覆后,再利用蚀刻将金属插销堆叠层330去除(步骤140),使原本金属插销堆叠层330的位置形成仅通过绝缘层300的一个蚀刻空间301。而由于微结构310外围有绝缘层300包覆,因此,将金属插销堆叠层330蚀刻去除后,并不会暴露绝缘层200内的微结构310。
接着,在绝缘层300表面旋布一层光刻胶(photoresist)层500(步骤150),并利用光罩移除位于保护层400或金属连接层340上的绝缘层300上的光刻胶层500,使得保护层400或金属连接层340上的绝缘层300外露,如图5所示。
接着,以反应性离子蚀刻去除前述外露的保护层400或部分绝缘层300(步骤160),使金属连接层340外露于绝缘层300表面,如图6所示。最后,以湿蚀刻或是干蚀刻去除光刻胶层500(步骤170),以形成如图7所示的结构。并以此结构继续进行后续制程,例如罩盖保护盖、蚀刻以达到微结构悬浮。
由上述本发明实施方式可知,应用本发明的微结构前处理方法及结构,金属连接层为在保护层或绝缘层的保护之下进行金属插销堆叠层的蚀刻。如此一来,便可避免金属连接层直接被蚀刻液不当侵蚀,以在后续制程完成后,维持外部导体、金属连接层与金属电路间的讯号传递通畅。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何熟悉此技术的人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求书所界定的范围为准。
Claims (8)
1.一种微机电前处理方法,应用于半导体制程,其特征在于,该微机电前处理方法包括:
形成一绝缘层于一硅基底上,该绝缘层内含一微结构、多个金属插销堆叠层、多个金属电路与一金属连接层,其中该微结构与该些金属电路平行并排于该绝缘层内,该些金属插销堆叠层位于该微结构的周侧,而该金属连接层与该些金属电路电性连接;
判断该金属连接层是否外露于该绝缘层表面,若有,则形成一保护层于该金属连接层上;
蚀刻去除该些金属插销堆叠层;
形成一光刻胶层于该绝缘层上,并裸露该金属连接层上的保护层;
蚀刻去除该保护层,使该金属连接层外露于该绝缘层表面;以及
蚀刻去除该光刻胶层。
2.根据权利要求1所述的微机电前处理方法,其特征在于,该些金属插销堆叠层是选自由铝铜合金、钨金属、钛金属或上述任意组合的群组所堆叠而成。
3.根据权利要求1所述的微机电前处理方法,其特征在于,该保护层是由一钝性金属材料或一非有机材料所形成。
4.一种微机电前处理结构,应用于半导体制程,其特征在于,该微机电前处理结构包含:
一硅基底;
一绝缘层,位于该硅基底上,该绝缘层内包含:
一微结构;
多个金属电路,与该微结构平行并排;
多个金属插销堆叠层,位于该微结构的周侧;以及
一金属连接层,与该些金属电路电性连接,且该金属连接层表面外露于该绝缘层的表面;以及
一保护层,位于该金属连接层上,以避免该金属连接层在蚀刻该些金属插销堆叠层时受到侵蚀破坏。
5.根据权利要求4所述的微机电前处理结构,其特征在于,该些金属插销堆叠层是选自由铝铜合金、钨金属、钛金属或上述任意组合的群组。
6.根据权利要求4所述的微机电前处理结构,其特征在于,该保护层为一钝性金属材料保护层或一非有机材料保护层。
7.一种微机电前处理结构,应用于半导体制程,其特征在于,该微机电前处理结构包含:
一硅基底;以及
一绝缘层,位于该硅基底上,该绝缘层内包含:
一微结构;
多个金属电路,与该微结构平行并排;
多个金属插销堆叠层,位于该微结构的周侧;以及
一金属连接层,与该些金属电路电性连接,且该金属连接层内藏于该绝缘层表面下,借以避免该金属连接层在蚀刻该些金属插销堆叠层时受到侵蚀破坏。
8.根据权利要求7所述的微机电前处理结构,其特征在于,该些金属插销堆叠层是选自由铝铜合金、钨金属、钛金属或上述任意组合的群组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101745129A CN102030304A (zh) | 2009-09-28 | 2009-09-28 | 微机电前处理方法及结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101745129A CN102030304A (zh) | 2009-09-28 | 2009-09-28 | 微机电前处理方法及结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102030304A true CN102030304A (zh) | 2011-04-27 |
Family
ID=43883831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101745129A Pending CN102030304A (zh) | 2009-09-28 | 2009-09-28 | 微机电前处理方法及结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102030304A (zh) |
-
2009
- 2009-09-28 CN CN2009101745129A patent/CN102030304A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6905613B2 (en) | Use of an organic dielectric as a sacrificial layer | |
US10889493B2 (en) | MEMS method and structure | |
CN101490825A (zh) | 具有电介质气隙的互连结构 | |
CN103531553A (zh) | 基板、基板的制造方法、半导体装置及电子设备 | |
US8105498B2 (en) | Method for fabricating variable parallel plate capacitors | |
CN102079503A (zh) | 构成mems器件的硅衬底的刻蚀方法 | |
US7829364B2 (en) | Method of fabricating a suspension microstructure | |
US20090061578A1 (en) | Method of Manufacturing a Semiconductor Microstructure | |
US7666702B2 (en) | Method for fabricating a microstructure | |
US8460960B2 (en) | Method for fabricating integrated circuit | |
CN101434376B (zh) | 悬浮微机电结构制造方法 | |
EP2663520B1 (en) | Method for mems device fabrication and device formed | |
CN102030304A (zh) | 微机电前处理方法及结构 | |
EP3460835B1 (en) | Method for manufacturing a semiconductor device and semiconductor device | |
CN102030305B (zh) | 兼容半导体元件的微型悬浮结构及其制造方法 | |
CN103732528B (zh) | 从mems空腔底部消除硅残留物 | |
CN103063788A (zh) | 气相色谱柱及其形成方法、以及气相色谱仪 | |
CN102030301B (zh) | 兼容半导体元件的微型悬浮结构及其制造方法 | |
US20130056858A1 (en) | Integrated circuit and method for fabricating the same | |
KR20200100620A (ko) | 미세 전자 기계 컴포넌트 및 그 제조 방법 | |
CN101269790B (zh) | 微机电元件及其制造方法 | |
CN101624169A (zh) | 可整合半导体制程的微机电前处理制造方法及其结构 | |
CN103420328B (zh) | Amr mems制造方法 | |
CN102054707A (zh) | 凸块的形成方法 | |
CN105529298B (zh) | 半导体元件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110427 |