CN102025676A

CN102025676A - 一种1536点的fft/ifft实现方法及装置

Info

Publication number: CN102025676A
Application number: CN2009101729643A
Authority: CN
Inventors: 刘伟; 谭欢喜; 闫鹏周; 万振华; 张望
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2009-09-11
Filing date: 2009-09-11
Publication date: 2011-04-20

Abstract

一种1536点的快速傅里叶变换(FFT)/快速傅里叶逆变换(IFFT)的实现方法及装置，所述装置包括：512点FFT/IFFT处理模块和基3处理模块；所述方法包括：在1536点数据中，对位于3的正整数倍位置上的512个点、位于3的正整数倍减2位置上的512个点及位于3的正整数倍减1位置上的512个点分别进行FFT/IFFT处理，再对得到的3个数据进行基3运算，得到1536点的FFT/IFFT处理结果。本发明有效地利用了FPGA本身自带的512点FFT/IFFT核，解决了无法利用核实现非2的幂次方FFT/IFFT的问题，同时回避了全分解的FFT/IFFT实现，节省了大量的FPGA芯片资源。

Description

一种1536点的FFT/IFFT实现方法及装置

技术领域

本发明涉及数字信号处理领域及通讯领域及其它电子领域，尤其涉及一种1536点FFT/IFFT的实现方法及装置。

背景技术

在LTE(Long Term Evolution，长期演进)的TDD(Time DivisionDuplexing，时分双工)RACH(Random Access Channel，随机接入信道)处理方案中，为了支持4096点短RACH的处理，需要在有效前导码后进行16倍降采样，将长RACH的有效24576样点降采样到1536点，将短RACH的有效4096点降采样到256点。长短RACH经过降采样后需要做复合1536点和512点的FFT(Fast Fourier Transform，快速傅里叶变换)/IFFT(InverseFast Fourier Transform，快速傅里叶逆变换)运算处理。

如图1所示，1536点和512点FFT/IFFT整个链路复用运算处理装置由以下模块组成：

DSP(Digital Signal Processing，数字信号处理)配置解析模块101：主要用于解析DSP配置的各种参数包数据；

16倍降采样处理模块102：一般采用DDC(Digital Down Converter，数字下变频)滤波器结构，用于在降采样滤波器处理过程中，把长RACH的有效24576个样点经过4级滤波处理降采样到1536点，把短RACH的有效4096个样点经过4级滤波处理降采样到256点；

1536点和512点的FFT/IFFT复用处理模块103，用于实现512点和1536点的FFT/IFFT，并能够根据配置信息分别处理相应点数的FFT/IFFT；及

与母码序列相关处理模块104，用于将经过FFT后的数据与本地母码序列做相关处理。

目前的FFT/IFFT实现主要有2种方法：(1)当点数为2的N次幂时，要进行FFT/FFT时可直接调用FPGA(Field Programmable Gate Array，现场可编程门阵列)厂家的IP Core实现，例如Xilinx公司的FFT/IFFT核中支持2的N次幂的FFT/IFFT实现。(2)当点数为非2的N次幂时，要对该样点进行FFT/IFFT处理时，需把大样点的FFT/IFFT依次进行全分解，然后再进行全分解的蝶型运算，例如专利号为CN200710044716.1(流水线结构的3780点快速傅里叶变换处理器)中说明的实现方法。

但以上2种方法在实际使用中都存在不足。包括：

方法一中在处理FDD(Frequency Division Duplex，频分双工)RACH时可以直接调用IP Core实现点数为2的N次幂的FFT/IFFT，但是在TDD中处理1536点等非2的N次幂的FFT/IFFT时则无法直接调用核实现；

方法二中基于大样点的全分解蝶型运算实现起来比较繁杂、在真正的项目实践中会极大的影响项目的进展，而且非常占用FPGA的RAM(Random-Access Memory，内存块)、Slice(逻辑单元块)等资源，实际实现时用此方法效果也不理想。

发明内容

本发明要解决的技术问题是提供一种1536点FFT/IFFT的实现方法及装置，以解决现有技术中在对1536点数据进行FFT/IFFT处理时流程繁杂的确定。

为解决上述问题，本发明提供了一种1536点的快速傅里叶变换(FFT)/快速傅里叶逆变换(IFFT)的实现方法，包括：

在1536点数据中，对位于3的正整数倍位置上的512个点、位于3的正整数倍减2位置上的512个点及位于3的正整数倍减1位置上的512个点分别进行FFT/IFFT处理，再对得到的3个数据进行基3运算，得到1536点的FFT/IFFT处理结果。

进一步地，上述方法还可具有以下特征：

所述对得到的3个数据进行基3运算具体包括以下步骤：将对位于3的正整数倍减1位置上的512个点经过FFT/IFFT处理后得到的数据与第一旋转因子相乘，将对位于3的正整数倍位置上的512个点经过FFT/IFFT处理后得到的数据与第二旋转因子相乘，然后再将上述两个乘积与对位于3的正整数倍减2位置上的512个点经过FFT/IFFT处理后得到的数据相加；其中，在进行FFT处理时，第一和第二旋转因子分别为

及

在进行IFFT处理时，第一和第二旋转因子分别为

及

进一步地，上述方法还可具有以下特征：

所述对得到的3个数据进行基3运算具体包括以下步骤：将对位于3的正整数倍位置上的512点数据经过FFT/IFFT处理后得到的数据与旋转因子相乘后再与对位于3的正整数倍减1位置上的512点数据经过FFT/IFFT处理后得到的数据相加，然后再将相加后得到的结果乘以旋转因子后，将该乘积与对位于3的正整数倍减2位置上的512点数据经过FFT/IFFT处理后得到的数据相加；其中，在进行FFT处理时，所述旋转因子为

在进行IFFT处理时，所述旋转因子为

进一步地，上述方法还可具有以下特征：

在计算位于第k+1位点的FFT/IFFT处理结果时，通过搜索查找表来得到对应旋转因子的值；其中，所述查找表中保存有k值及对应旋转因子的值的对应关系。

本发明还提供了一种实现1536点的快速傅里叶变换(FFT)/快速傅里叶逆变换(IFFT)的装置，包括：512点FFT/IFFT处理模块和基3处理模块；

所述512点FFT/IFFT处理模块用于对位于3的正整数倍减2位置上的512个点、位于3的正整数倍减1位置上的512个点及位于3的正整数倍位置上的512个点分别进行FFT/IFFT处理，并将得到的处理结果A、B和C发送到所述基3处理模块；

所述基3处理模块用于对所述接收到的处理结果进行基3运算，得到1536点数据的FFT/IFFT处理结果。

进一步地，上述装置还可具有以下特征：

还包括一个数据选通器(MUX)通道选择器，其分别与所述512点FFT/IFFT处理模块和所述基3处理模块相连，用于根据配置的通道选择，在所述512点FFT/IFFT处理模块的输入数据为512点数据时，输出所述512点FFT/IFFT处理模块向其发送的512点FFT/IFFT处理结果；在所述512点FFT/IFFT处理模块的输入数据为1536点数据时，输出所述基3处理模块向其发送的1536点FFT/IFFT处理结果。

进一步地，上述装置还可具有以下特征：所述基3处理模块包括：

写控制单元：用于将对经过所述512点FFT/IFFT处理模块输出的数据进行写控制，将所述结果A写入第一乒乓存储单元，将所述结果B写入第二乒乓存储单元，将所述结果C写入第三乒乓存储单元；

第一、第二及第三乒乓存储单元：用于存储经过写控制单元的数据；

读控制单元：用于从第一乒乓存储单元读出所述结果A并发送到3目复数相加单元，从第二乒乓存储单元读出结果B并发送到第一复数相乘单元，从第三乒乓存储单元读出结果C并发送到第二复数相乘单元；

旋转因子存储单元：用于存储查找表，该查找表中保存有各个k值及对应的第一旋转因子值及第二旋转因子值的对应关系，其中，k＝0，1，…1535；

旋转因子控制单元：当对位于1536点中第k+1位置上的点进行FFT/IFFT时，用于所述控制旋转因子存储单元相应地向第一复数相乘单元输出所述第一旋转因子

向第二复数相乘单元输出所述第二旋转因子

第一复数相乘单元：用于对输入的所述第一旋转因子与输入该单元的结果B进行复数相乘，并将乘积结果发送到3目复数相加单元；

第二复数相乘单元：用于对所述第二旋转因子与该输入该单元的结果C进行复数相乘，并将乘积结果发送到3目复数相加单元；

3目复数相加单元：用于对三组输入的数据进行3目复数相加后，输出结果。

进一步地，上述装置还可具有以下特征：

第一、第二、第三乒乓存储单元：用于存储经过写控制单元的数据；

读控制单元：用于从第一乒乓存储单元读出所述结果A并发送到第二复数相加单元，从第二乒乓存储单元读出所述结果B并发送到第一复数相加单元，从第三乒乓存储单元读出所述结果C并发送到第一复数相乘单元；

旋转因子存储单元：用于存储查找表，该查找表中保存有各个k值及对应的旋转因子值的对应关系，其中，k＝0，1，…1535；

旋转因子控制单元：当对位于1536点中第k+1位置上的点进行FFT/IFFT时，用于控制所述旋转因子存储单元相应地向第一复数相乘单元和第二复数相乘单元输出旋转因子

第一复数相乘单元：用于对所述旋转因子与输入该单元的结果C进行复数相乘，并将乘积结果发送到第一复数相加单元；

第一复数相加单元：用于对输入该单元的所述乘积结果及结果B进行复数相加，并将结果输入到第二复数相乘单元；

第二复数相乘单元：用于对所述旋转因子与该输入该单元的结果A进行复数相乘，并将乘积结果发送到第二复数相加单元；

第二复数相加单元：主要用于对输入该单元的两个数据进行复数相加，然后输出结果。

本发明有效地利用了FPGA本身自带的512点FFT/IFFT核，解决了无法利用核实现非2的幂次方FFT/IFFT的问题，同时回避了全分解的FFT/IFFT实现，节省了大量的FPGA芯片资源，加快了研发速度，极大的减少了芯片功耗，并且对基3运算进行优化处理，使得整个实现简洁、明了，同时也利于实现的便易性。

附图说明

图1为现有技术中实现1536点和512点数据的FFT/IFFT复用运算的结构图；

图2为本发明实施例中1536点和512点FFT/IFFT复合运算处理的结构图；

图3为本发明实施例中一种基三处理模块的结构图；

图4为本发明实施例中另一种基三处理模块的结构图。

具体实施方式

下面将结合附图及实施例对本发明的技术方案进行更详细的说明。

本发明所述方法的基本思想是：在1536点数据中，对位于3的正整数倍位置上的512个点、位于3的正整数倍减2位置上的512个点及位于3的正整数倍减1位置上的512个点分别进行FFT/IFFT处理，再对得到的3个数据进行基3运算，得到1536点的FFT/IFFT处理结果。

对应的装置如图2所示，包括：512点FFT/IFFT处理模块201和基3处理模块202。该512点FFT/IFFT处理模块用于对1536点数据中位于3的正整数倍位置上的512个点、位于3的正整数倍减2位置上的512个点及位于3的正整数倍减1位置上的512个点分别进行FFT/IFFT处理处理后，发送到基3处理模块；基3处理模块用于对接收到的3个数据进行基3运算。

此外，该装置还可以包括一个MUX(数据选通器)通道选择器203，其分别与512点FFT/IFFT处理模块和基3处理模块相连，用于根据配置的通道选择，在512点FFT/IFFT处理模块的输入数据为512点数据时，输出512点FFT/IFFT处理模块向其发送的512点FFT/IFFT处理结果；在512点FFT/IFFT处理模块的输入数据为1536点数据时，输出基3处理模块向其发送的1536点FFT/IFFT处理结果。

对1536点的数据进行FFT处理，其计算公式如下：

X (k) = Σ_{n = 0}^{N - 1} x (n) W_{N}^{kn} = Σ_{m = 0}^{\frac{N}{3} - 1} x (3 m) W_{N}^{3 mk} + Σ_{m = 0}^{\frac{N}{3} - 1} x (3 m + 1) W_{N}^{(3 m + 1) k} + Σ_{m = 0}^{\frac{N}{3} - 1} x (3 m + 2) W_{N}^{(3 m + 2) k} - - - (1)

在本发明中，由于N＝1536，所以：

X (k) = Σ_{n = 0}^{1535} x (n) W_{1536}^{kn} = Σ_{m = 0}^{511} x (3 m) W_{512}^{km} + W_{N}^{k} Σ_{m = 0}^{511} x (3 m + 1) W_{512}^{km} + W_{N}^{2 k} Σ_{m = 0}^{511} x (3 m + 2) W_{512}^{km} - - - (2)

其中，x(n)为位于1536个点中第n+1位的点，k＝0，1，…1535，旋转因子

由于x(3m)为在1536点中位于3的正整数倍减2位置上的点，因此

即为对位于3的正整数倍减2位置上的512个点进行FFT处理后得到的结果。同理，即为对位于3的正整数倍减1位置上的512个点进行FFT处理后得到的结果，即为对位于3的正整数倍位置上的512个点进行FFT处理后得到的结果。

对1536点进行IFFT处理的原理与上述FFT相同，差异在于旋转因子不同，IFFT处理对应的额外旋转因子为

和

N＝1536。

因此，从上述公式(2)可以看出，对经过FFT/IFFT处理得到的3个数据进行基3运算具体包括以下步骤：将对位于3的正整数倍减1位置上的512个点经过FFT/IFFT处理后得到的数据与第一旋转因子相乘，将对位于3的正整数倍位置上的512个点经过FFT/IFFT处理后得到的数据与第二旋转因子相乘，然后再将上述两个乘积与对位于3的正整数倍减2位置上的512个点经过FFT/IFFT处理后得到的数据相加，得到1536点中第k+1位数据的FFT/IFFT处理结果。其中，在对1536点数据进行FFT处理时，所述第一旋转因子和第二旋转因子分别为

及在进行IFFT处理时，第一旋转因子和第二旋转因子分别为及

针对1536点FFT中的两个旋转因子

和

可以将这两个旋转因子在各个k值下的取值制作成查找表。则在后续通过查找该表，即可得到对应的旋转因子值。

采用公式(2)进行基3运算时，相应的基3处理模块的结构如图3所示，包括：

写控制单元：主要是对经过FFT/IFFT处理模块输出的数据进行写控制，将对位于3的正整数倍减2位置上的512点数据进行FFT/IFFT处理后得到的结果A写入第一乒乓存储单元，将对位于3的正整数倍减1位置上的512点数据进行FFT/IFFT处理后得到的结果B写入第二乒乓存储单元，将位于3的正整数倍位置上的512点数据进行FFT/IFFT处理后得到的结果C写入第三乒乓存储单元；

第一、第二、第三乒乓存储单元：主要存储经过写控制单元的数据；

读控制单元：主要用于从第一乒乓存储单元读出A并发送到3目复数相加单元，从第二乒乓存储单元读出结果B并发送到第一复数相乘单元，从第三乒乓存储单元读出C并发送到第二复数相乘单元；

旋转因子存储单元：主要用于存储查找表，该查找表中保存有各个k值及对应的及

值的对应关系，或者保存有各个k值及对应的

及

值的对应关系，其中，k＝0，1，…1535；

旋转因子控制单元：主要用于控制查找表中旋转因子的输出；当对位于1536点中第k+1位置上的点进行FFT/IFFT时，该单元控制控制旋转因子存储单元相应地向第一复数相乘单元输出第一旋转因子

向第二复数相乘单元输出第二旋转因子

第一复数相乘单元：主要用于对第一旋转因子与输入该单元的结果B进行复数相乘，并将乘积结果发送到3目复数相加单元；

第二复数相乘单元：主要用于对第二旋转因子与该输入该单元的C进行复数相乘，并将乘积结果发送到3目复数相加单元；

3目复数相加单元：主要用于对三组输入的数据进行3目复数相加后，输出结果。

进一步对上述公式(2)进行变形，可得到下述公式：

X (k) = Σ_{m = 0}^{511} x (3 m) W_{512}^{km} = W_{N}^{k} Σ_{m = 0}^{511} x (3 m + 1) W_{512}^{km} + W_{N}^{2 k} Σ_{m = 0}^{511} x (3 m + 2) W_{512}^{km}

= Σ_{m = 0}^{511} x (3 m) W_{512}^{km} + W_{N}^{k} Σ_{m = 0}^{511} x (3 m + 1) W_{512}^{km} + W_{N}^{k} W_{N}^{k} Σ_{m = 0}^{511} x (3 m + 2) W_{512}^{km} - - - (3)

= Σ_{m = 0}^{511} x (3 m) W_{512}^{km} + W_{N}^{k} [Σ_{m = 0}^{511} x (3 m + 1) W_{512}^{km} + W_{N}^{k} Σ_{m = 0}^{511} x (3 m + 2) W_{512}^{km}]

从公式(3)可以看出，采用公式(3)所述算法可以避免3目复数相加的计算，且采用一套旋转因子

表即可完成FFT处理，比起利用公式(2)进行的计算更加简洁。

因此，从上述公式(3)可以看出，对经过FFT/IFFT处理得到的3个数据进行基3运算具体包括以下步骤：将对位于3的正整数倍位置上的512点数据经过FFT/IFFT处理后得到的数据与旋转因子相乘后再与对位于3的正整数倍减1位置上的512点数据经过FFT/IFFT处理后得到的数据相加，然后再将相加后得到的结果乘以旋转因子后，将该乘积与对位于3的正整数倍减2位置上的512点数据经过FFT/IFFT处理后得到的数据相加，得到1536点中第k+1位数据的FFT/IFFT处理结果。其中，在进行FFT处理时，旋转因子为

在进行IFFT处理时，旋转因子为

在对1536点数据进行IFFT处理过程中的基3运算：将

换为

即可。即：

W_{N}^{k} = e^{- j \frac{2 πk}{N}} = \cos (\frac{2 πk}{N}) - j \sin (\frac{2 πk}{N}) - - - (4)

W_{N}^{- k} = e^{j \frac{2 πk}{N}} = \cos (\frac{2 πk}{N}) + j \sin (\frac{2 πk}{N})

可以看出，在根据公式(3)对1536点数据进行FFT和IFFT处理时，在基3运算过程中使用的旋转因子的实部数据都是一样的，虚部数据互为相反数。因此可以共用一个查找表进行FFT和IFFT计算。

因此，最终1536点FFT用公式(3)来实现时，只需制作旋转因子

的查找表即可。而且只需设计各对应相位的余弦值的查找表(即保存k及对应cosk的对应关系)，相应相位的正弦值可以根据sin(θ)＝cos(2π-θ)的对应关系从查找表中对应获取。

这里给出cos值在查找表中的索引值和sin值在查找表中的索引值。

当对第k+1位的数据进行FFT处理时，

ptr_cos＝k

ptr_sin＝mod(k+384，1536) 其中，k＝0，1，…，1535

当进行IFFT处理时，

ptr_cos＝k

ptr_sin＝mod(384-k，1536) 其中，k＝0，1，…，1535

采用公式(3)进行基3运算时，相应的基3处理模块的结构如图4所示，包括：

读控制单元：主要用于从第一乒乓存储单元读出结果A并发送到第二复数相加单元，从第二乒乓存储单元读出结果B并发送到第一复数相加单元，从第三乒乓存储单元读出结果C并发送到第一复数相乘单元；

旋转因子存储单元：主要用于存储查找表，该查找表中保存有各个k值及对应的

或

值的对应关系，其中，k＝0，1，…1535；

旋转因子控制单元：主要用于控制查找表中旋转因子的输出；当对位于1536点中第k+1位置上的点进行FFT/IFFT时，该单元控制控制旋转因子存储单元相应地向第一复数相乘单元和第二复数相乘单元输出旋转因子

第一复数相乘单元：主要用于对旋转因子与输入该单元的结果C进行复数相乘，并将乘积结果发送到第一复数相加单元；

第一复数相加单元：主要用于对输入该单元的两个数据进行复数相加，并将结果输入到第二复数相乘单元；

第二复数相乘单元：主要用于对旋转因子与该输入该单元的数据进行复数相乘，并将乘积结果发送到第二复数相加单元；

参考图4，现在以一个1536点输入为周期，对其实现过程进行说明：

(1)1536点数据按照流水依次进入512点FFT/IFFT处理模块，该模块对位于3的正整数倍位置上的512个点、位于3的正整数倍减2位置上的512个点及位于3的正整数倍减1位置上的512个点分别进行FFT/IFFT处理，然后输出3个FFT/IFFT处理结果；

(2)写控制单元分别对512点FFT/IFFT处理模块输出的3个处理结果进行写Ram操作，将对位于3的正整数倍减2位置上的512点数据进行FFT/IFFT处理后得到的结果A写入第一乒乓存储单元，将对位于3的正整数倍减1位置上的512点数据进行FFT/IFFT处理后得到的结果B写入第二乒乓存储单元，将位于3的正整数倍位置上的512点数据进行FFT/IFFT处理后得到的结果C写入第三乒乓存储单元；

(3)3组乒乓存储单元对输入数据进行乒乓操作，第1组1536点的输出都存储在Ram(即乒乓存储单元)的上半部，第2组1536点的输出都存储在Ram的下半部分；

(4)读控制单元对三个乒乓存储单元进行读控制，分别从第一乒乓存储单元读出结果A到第二复数相加单元，从第二乒乓存储单元读出结果B到第一复数相加单元，从第三乒乓存储单元读出结果C到复数相乘单元；

(5)旋转因子控制单元对旋转因子存储单元进行读控制，根据相应的相位顺序依次给出读地址控制；

(6)旋转因子存储单元根据旋转因子控制单元的读地址相应输出旋转因子；

(7)第一复数相乘单元对结果C与旋转因子进行复数相乘处理，然后将结果输出到第一复数相加单元；

(8)第一复数相加单元对结果B与第一复数相乘单元输出的复数进行相加处理，然后将结果输出到第二复数相乘单元；

(9)第二复数相乘单元对旋转因子与第一复数相加单元输出的复数进行相乘处理，然后将结果输出到第二复数相加单元；

(10)第二复数相加单元对第1组数据与第二复数相乘单元输出的复数相进行加处理，最后将结果输出。

整个实现过程都以流水线方式进行，输入数据不间断的输入。

综上所述，本发明采用基于核512点FFT/IFFT与基3的流水线相结合的方式，实现了1536点的FFT/IFFT的实现。通过上述优化设计，回避了3目复数加法的运算，同时减少了旋转因子的逻辑控制，可以极大的缩短项目开发的进度，大量减少FPGA设计逻辑资源，降低了设计的整体功耗。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。