CN102025265B - 一种频率抖动电路 - Google Patents

Abstract

一种频率抖动电路，该频率抖动电路包含电路连接的反馈电压处理电路、差分三角波产生电路、差分转单端电路、压控振荡器，反馈电压处理电路的输入端接反馈电压，输出端连接差分三角波产生电路、差分转单端电路、压控振荡器，差分三角波产生电路的输出端连接差分转单端电路，差分转单端电路的输出端连接压控振荡器，压控振荡器的输出端连接差分三角波产生电路，且压控振荡器的输出端输出时钟信号。本发明的系统稳定性好，频率抖动精度高。

Description

一种频率抖动电路

技术领域

本发明涉及一种频率抖动电路。

背景技术

随着能源的日趋紧张，对能源如何进行合理的利用越来越被提上了日程。开关电源以其效率高，热耗小的优点得到了广泛的应用。大多数电器设备诸如家电、手持电子设备、工控设备都采用开关电源变换器作为其电源解决方案。作为开关电源系统，一个逃离不开的问题是其采用时钟作为能量搬移的手段，因此电磁干扰是开关电源系统需要关注的一个问题。通常，开关电源变换器的大部分能量集中在开关频率的基波频率和低次谐波频率处，并在这些频率处形成辐射峰。为了降低开关电源芯片片外电磁干扰滤波器的设计难度，通常在开关电源芯片内部采用相关的设计方法来减小电磁干扰。

目前比较常采用的降低电磁干扰的方法为频率抖动。频率抖动的核心思想是将辐射的能量从分立状态扩展到一个相对连续的状态，从而降低能量辐射峰值。未采用频率抖动方法的时钟频谱如图1中101所示，采用频率抖动方法的时钟频谱如图2中102所示。

目前常采用的频率抖动电路分为数字控制和模拟控制。图3是一种现有的数字控制的频率抖动电路。该电路包含计数器201，数模转换器202，振荡器203。振荡器提供计数器计数脉冲。计数器从000…00到111…11然后到000…00的周期计数。计数器的输出提供给数模转换器，产生一个周期性的三角波产生。数模转换器的输出控制振荡器产生抖动的频率输出。这种频率抖动电路的缺点是计数器数量较多，而且采用数模转换器，需要占用很大的芯片面积。如果希望抖动频率具有较好的连续性，需要采用更大计数位数的计数器，这更进一步增大了芯片面积。

模拟控制的频率抖动电路常采用开关电容方式产生一个低频的三角波。对于图4所示的301方式产生低频三角波。由于电容306和电容307充放电成对数关系，所产生的三角波为一个近似的三角波。为了实现较连续的低频的三角波，通常需要较大的电容比。对于图5所示的302方式，为了实现低频三角波，需要实现窄脉冲，窄脉冲控制开关对电容进行充放电，三角波的频率精度会受到影响。对于上述的两种方式，都无法避免开关303，304，305的沟道电荷对三角波频率精度的影响。

传统的频率抖动电路的频率抖动范围为一个固定值。在负载较重的情况下，开关电源的频率较高，此时频率抖动范围与开关电源的频率的比值较小，频谱扩展的效果不太好。在负载较轻的情况下，开关电源的频率较低，此时频率抖动范围与开关电源的频率的比值较大，系统稳定性受到影响。

因此，为了改进传统频率抖动电路的不足。有必要设计一种更优化的频率抖动电路以解决上述问题。

发明内容

本发明提供的一种频率抖动电路，系统稳定性好，频率抖动精度高。

为了达到上述目的，本发明提供一种频率抖动电路，包含电路连接的反馈电压处理电路、差分三角波产生电路、差分转单端电路、压控振荡器。

所述反馈电压处理电路的输入端接反馈电压，输出端连接差分三角波产生电路、差分转单端电路、压控振荡器；所述差分三角波产生电路的输出端连接差分转单端电路；所述差分转单端电路的输出端连接压控振荡器；所述压控振荡器的输出端连接差分三角波产生电路，且压控振荡器的输出端输出时钟信号。

所述的反馈电压处理电路通过检测反馈电压，来判断开关电源的负载状态，从而调节差分三角波的频率抖动范围。所述的差分三角波产生电路产生一个对工艺影响、开关的非理想效应不敏感的差分三角波输出。所述的差分转单端电路将差分三角波转换成一个周期性抖动的电压输出。所述的压控振荡器产生一个频率与输入成比例的方波输出，同时压控振荡器的输出驱动差分三角波产生电路。

所述的反馈电压处理电路包含电路连接的第一比较器、第二比较器、第一或非门、第二或非门、第一开关、第二开关、第三开关和反相器。所述反馈电压处理电路的输入包含系统反馈电压，阈值5和阈值6。

当系统反馈电压大于阈值5电压时，第一开关闭合，第二开关、第三开关断开，反馈电压处理电路的输出等于阈值5的电压；当系统反馈电压小于阈值5电压，并且系统反馈电压大于阈值6电压时，第二开关闭合，第一开关、第三开关断开，反馈电压处理电路的输出等于系统反馈电压；当系统反馈电压小于阈值6电压时，第三开关闭合，第一开关、第二开关断开，反馈电压处理电路的输出等于阈值6的电压。

所述的反馈电压处理电路中的第一比较器和第二比较器都包含电路连接的电流源、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管。

所述的第一晶体管和第二晶体管为共源极的差分对管，其源极与电流源相连，第一晶体管的漏极与第三晶体管和第四晶体管的漏极相连，第二晶体管的漏极与第五晶体管和第六晶体管的漏极相连。第三晶体管和第五晶体管的栅极连接第一晶体管的漏极。第四晶体管和第六晶体管的栅极接连第二晶体管的漏极。

所述的差分三角波产生电路包含电路连接的四相非交叠时钟产生电路，全差分开关电容积分器和积分翻转逻辑电路。

四相非交叠时钟产生电路产生四相与输入时钟存在频率和相位关系的四相不重叠时钟。全差分开关电容积分器在四相不重叠时钟和第一翻转控制时钟、第二翻转控制时钟的驱动下，以一定的周期进行正向、反向积分。积分翻转逻辑电路根据全差分开关电容积分器的一端输出产生第一翻转控制时钟、第二翻转控制时钟。

所述的全差分开关电容积分器包含电路连接的第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关、第九开关、第十开关、第十一开关、第十二开关、第一电容、第二电容、第三电容、第四电容和全差分运算放大器。

第一非交叠时钟控制第五开关和第六开关，第二非交叠时钟控制第七开关和第八开关，第三非交叠时钟控制第九开关和第十开关，第四非交叠时钟控制第十一开关和第十二开关。当非交叠时钟为高电平时，对应的所控制的开关闭合。当非交叠时钟为低电平时，对应的所控制的开关断开。

所述的积分翻转逻辑电路包含电路连接的第一比较器、第二比较器、RS触发器、第一反相器、第二反相器。

所述第一比较器的正输入端和第二比较器的负输入端连接来自全差分开关电容积分器的三角波电压信号。第一比较器的负输入端连接电压VF+K*VF，第二比较器的正输入端连接电压VF-K*VF。第一比较器的输出接RS触发器的R端，第二比较器的输出接RS触发器的S端。RS触发器的输出接第一反相器的输入，第一反相器的输出接第二反相器的输入。第一反相器的输出为第一翻转控制时钟，第二反相器的输出为第二翻转控制时钟。电压VF+K*VF和电压VF-K*VF为全差分开关电容积分器的积分上限和积分下限。全差分开关电容积分器和积分翻转逻辑电路组成闭合的负反馈环路。通过负反馈环路的调节，全差分开关电容积分器在正向积分和反向积分之间周期切换。在反向积分环节中，积分翻转逻辑电路的输入的电压线性增加，当达到上限时，触发RS触发器翻转，第一翻转控制时钟从低电平变为高电平，第二翻转控制时钟从高电平变为低电平，进入正向积分环节。在正向积分环节中，积分翻转逻辑电路的输入的电压线性减小，当达到下限时，触发RS触发器翻转，第一翻转控制时钟从高电平变为低电平，第二翻转控制时钟从低电平变为高电平，进入反向积分环节。

所述的差分转单端电路包含电路连接的第一电阻、第二电阻、第三电阻、第四电阻和运算放大器。

第一电阻、第二电阻的一端连接差分转单端电路的正负输入。第一电阻的另一端和第三电阻的一端接运算放大器的的负输入端。第三电阻的另一端与运算放大器的输出端相连。第二电阻的另一端和第四电阻的一端接运算放大器的正端。第四电阻的另一端连接来自反馈电压处理电路的输出。

所述的压控振荡器包含电路连接的压控电流源、第一开关，第二开关，第三开关，第四开关，第一电容，第二电容，第一比较器，第二比较器，第一反相器，第二反相器和RS触发器。所述的压控电流源产生两支与差分转单端电路输出的控制电压VC成比例的电流。

压控振荡器中第一支电流经过第一开关与第一电容正端相连。第一电容的负端接地。第一电容的正端经过第三开关接地。压控振荡器中第二支电流经过第二开关与第二电容正端相连。第二电容的负端接地。第二电容的正端经过第四开关接地。第一电容和第二电容的正端分别接第一比较器和第二比较器的正端。第一比较器和第二比较器的负端接来自反馈电压处理电路的输出。第一比较器和第二比较器的输出接RS触发器的R端、S端。RS触发器的输出接第一反相器的输入。第一反相器的输出接第二反相器的输入。第一反相器的输出为第一控制信号。第二反相器的输出为第二控制信号。当第一控制信号为高电平时，第二开关，第三开关闭合。当第一控制信号为低电平时，第二开关，第三开关断开。当第二控制信号为高电平时，第一开关、第四开关闭合。当第二控制信号为低电平时，第一开关、第四开关断开。

本发明的优点表现在：一方面，不需要上下计数器和数模转换器，节省了芯片版图面积，通过调节全差分开关电容积分器的采样电容和积分电容的比例以及输入参考电压值，可以方便的改变差分三角波的连续程度。另一方面，通过设计差分三角波产生电路，消除了因为开关非理想效应带来的频率抖动周期的偏差，提高了在降低芯片电磁干扰方面的一致性。最后，通过系统反馈电压处理电路，自动检测负载状况，自适应调节频率抖动电路的输出频率和频率抖动量，在降低芯片电磁干扰和维持系统稳定保持很好的折中。

附图说明

图1是背景技术中未采用频率抖动方法的时钟频谱；

图2是背景技术中采用频率抖动方法后的时钟频谱；

图3是背景技术中数字控制方式的频率抖动电路系统；

图4和图5是背景技术中模拟控制方式的频率抖动电路系统；

图6是本发明的频率抖动电路结构示意图；

图7是本发明的反馈电压处理电路的电路图；

图8是本发明的反馈电压处理电路输出波形与负载状态关系曲线；

图9是本发明的差分三角波产生电路的结构示意图；

图10是本发明的四相非交叠时钟输出波形图；

图11是本发明的全差分开关电容积分器的电路图；

图12是本发明的积分翻转逻辑电路的电路图；

图13和图14是本发明的四相非交叠时钟产生电路的电路图；

图15是本发明的差分转单端电路的电路图；

图16是本发明的压控振荡器的电路图；

图17是本发明的压控振荡器V1、V2、Q3和Q4的波形图；

图18是本发明的比较器的电路图；

图19是本发明的频率抖动电路时钟输出的平均频率与负载状态关系曲线；

图20是本发明的频率抖动电路的频率抖动范围和时钟输出的平均频率的比值与负载状态关系曲线。

具体实施方式

以下根据图6～图20，具体说明本发明的较佳实施例：

如图6所示，是本发明的频率抖动电路结构示意图，该频率抖动电路包含电路连接的反馈电压处理电路401、差分三角波产生电路402、差分转单端电路403、压控振荡器404。

所述反馈电压处理电路401的输入端接反馈电压，输出端连接差分三角波产生电路402、差分转单端电路403、压控振荡器404；所述差分三角波产生电路402的输出端连接差分转单端电路403；所述差分转单端电路403的输出端连接压控振荡器404；所述压控振荡器404的输出端连接差分三角波产生电路402，且压控振荡器404的输出端输出时钟信号。

所述的反馈电压处理电路401通过检测反馈电压，来判断开关电源的负载状态，从而调节差分三角波的频率抖动范围。所述的差分三角波产生电路402产生一个对工艺影响、开关的非理想效应不敏感的差分三角波输出。所述的差分转单端电路403将差分三角波转换成一个周期性抖动的电压输出。所述的压控振荡器404产生一个频率与输入成比例的方波输出，同时压控振荡器404的输出驱动差分三角波产生电路402。

如图7所示，所述的反馈电压处理电路401包含电路连接的第一比较器1101、第二比较器1102、第一或非门1104、第二或非门1105、第一开关1106、第二开关1107、第三开关1108和反相器1103。所述反馈电压处理电路的输入包含系统反馈电压VFB，阈值5 vth5和阈值6 vth6。

当系统反馈电压VFB大于阈值5电压vth5时，第一开关1106闭合，第二开关1107、第三开关1108断开，反馈电压处理电路401的输出VF等于阈值5的电压vth5；当系统反馈电压VFB小于阈值5电压vth5，并且系统反馈电压VFB大于阈值6电压 vth6时，第二开关1107闭合，第一开关1106、第三开关1108断开，反馈电压处理电路401的输出VF等于系统反馈电压VFB；当系统反馈电压VFB小于阈值6电压vth6时，第三开关1108闭合，第一开关1106、第二开关1107断开，反馈电压处理电路401的输出VF等于阈值6的电压vth6。反馈电压处理电路401的输出VF波形在不同负载情况下的波形如图8所示。

如图18所示，所述的反馈电压处理电路401中的第一比较器1101和第二比较器1102都包含电路连接的电流源1301、第一晶体管1302、第二晶体管1303、第三晶体管1304、第四晶体管1305、第五晶体管1306、第六晶体管1307。

所述的第一晶体管1302和第二晶体管1303为共源极的差分对管，其源极与电流源1301相连，第一晶体管1302的漏极与第三晶体管1304和第四晶体管1305的漏极相连，第二晶体管1303的漏极与第五晶体管1306和第六晶体管1307的漏极相连。第三晶体管1304和第五晶体管1306的栅极连接第一晶体管1302的漏极。第四晶体管1305和第六晶体管1307的栅极接连第二晶体管1303的漏极。

如图9所示，所述的差分三角波产生电路包含电路连接的四相非交叠时钟产生电路501，全差分开关电容积分器502和积分翻转逻辑电路503。

四相非交叠时钟产生电路501产生四相与输入时钟存在频率和相位关系的四相不重叠时钟P1、P2、P3和P4。全差分开关电容积分器502在四相不重叠时钟P1、P2、P3、P4和第一翻转控制时钟Q1、第二翻转控制时钟Q2的驱动下，以一定的周期进行正向、反向积分。积分翻转逻辑电路503根据全差分开关电容积分器502的一端输出产生第一翻转控制时钟Q1、第二翻转控制时钟Q2。

四相不重叠时钟的相位关系如图10所示，输出的第一节拍的第一相时钟的下降沿超前第一节拍的第二相时钟的下降沿ΔT1时间。第一节拍的第二相时钟的下降沿超前第一节拍的第三相时钟上升沿ΔT2时间。第一节拍的第二相时钟的下降沿超前第一节拍的第四相时钟上升沿ΔT3时间。第一节拍的第三相时钟下降沿超前第一节拍的第四相时钟下降沿ΔT4时间。第一节拍的第四相时钟下降沿超前第二节拍的第一相时钟ΔT5时间。第一节拍的第四相时钟下降沿超前第二节拍的第二相时钟ΔT6时间。

如图13所示，为四相非交叠时钟产生电路501的第一实施例，该四相非交叠时钟产生电路501包含电路连接的反相器1401、第一或非门1402、第二或非门1403、第一延迟单元1404、第二延迟单元1405、第三延迟单元1406和、第四延迟单元1407。输入时钟为CLK，输出的四相不重叠时钟为第一四相不重叠时钟P1、第二四相不重叠时钟P2、第三四相不重叠时钟P3、第四四相不重叠时钟P4。

如图14所示，为四相非交叠时钟产生电路501的第二实施实例，该四相非交叠时钟产生电路501包含电路连接的分频器1501、反相器1502、第一或非门1503、第二或非门1504、第一延迟单元1505、第二延迟单元1506、第三延迟单元1507、第四延迟单元1508、第五延迟单元1509、第六延迟单元1510。输入时钟为CLK，输出的四相不重叠时钟为第一四相不重叠时钟P1、第二四相不重叠时钟P2、第三四相不重叠时钟P3、第四四相不重叠时钟P4。

如图11所示，所述的全差分开关电容积分器502包含电路连接的第一开关701、第二开关702、第三开关703、第四开关704、第五开关705、第六开关706、第七开关707、第八开关708、第九开关709、第十开关710、第十一开关711、第十二开关712、第一电容713、第二电容714、第三电容715、第四电容716和全差分运算放大器717。第一输入电压V1、第二输入电压V2、第三输入电压V3三者的关系为：V3-V1=V1-V2。

第一非交叠时钟P1控制第五开关705和第六开关706，第二非交叠时钟P2控制第七开关707和第八开关708，第三非交叠时钟P3控制第九开关709和第十开关710，第四非交叠时钟P4控制第十一开关711和第十二开关712。当非交叠时钟为高电平时，对应的所控制的开关闭合。当非交叠时钟为低电平时，对应的所控制的开关断开。当时钟P1和时钟P2为高电平时，第五、第六、第七、第八开关闭合，对第一、第二电容充电。接下来在时钟P3和时钟P4控制下，第九开关、第十开关、第十一开关、第十二开关闭合，存储在第一、第二电容的电荷转移到第三、第四电容。时钟P1超前时钟P2关闭，只有第五开关705和第六开关706的沟道电荷对第一、二电容存在电荷贡献。根据全差分放大器的特性，在负反馈作用下，节点A和节点B的电压为V1。由于第五开关705和第六开关706是对称的开关，因此第五开关705和第六开关706对第一、二电容的影响是共模影响。同理，第九开关709和第十开关710对第三、四电容的影响也是共模影响。根据全差分放大器的特性，共模影响不会对差分三角波的输出带来影响。

如图12所示，所述的积分翻转逻辑电路503包含电路连接的第一比较器801、第二比较器802、RS触发器803、第一反相器804、第二反相器805。

所述第一比较器801的正输入端和第二比较器802的负输入端连接来自全差分开关电容积分器502的三角波电压信号。第一比较器801的负输入端连接电压VF+K*VF，第二比较器802的正输入端连接电压VF-K*VF。第一比较器801的输出接RS触发器803的R端，第二比较器802的输出接RS触发器803的S端。RS触发器803的输出接第一反相器804的输入，第一反相器804的输出接第二反相器805的输入。第一反相器804的输出为第一翻转控制时钟Q1，第二反相器805的输出为第二翻转控制时钟Q2。电压VF+K*VF和电压VF-K*VF为全差分开关电容积分器的积分上限和积分下限。全差分开关电容积分器502和积分翻转逻辑电路503组成闭合的负反馈环路。通过负反馈环路的调节，全差分开关电容积分器502在正向积分和反向积分之间周期切换。在反向积分环节中，积分翻转逻辑电路503的输入的电压线性增加，当达到上限时，触发RS触发器803翻转，第一翻转控制时钟Q1从低电平变为高电平，第二翻转控制时钟Q2从高电平变为低电平，进入正向积分环节。在正向积分环节中，积分翻转逻辑电路503的输入的电压线性减小，当达到下限时，触发RS触发器803翻转，第一翻转控制时钟Q1从高电平变为低电平，第二翻转控制时钟Q2从低电平变为高电平，进入反向积分环节。

所述的差分三角波产生电路402产生的差分三角波周期为：

    ……………………                     （1）

其中，T为差分三角波的周期，T_clk为四相非交叠时钟的输入时钟周期，C2为第三电容715、第四电容716的容值，C1为第一电容713、第二电容714的容值。

所述的差分三角波产生电路402可以消除开关的非理想效应表现在，第九开关、第十开关、第十一开关、第十二开关为全差分开关，开关非理想效应对第三、四电容的电荷贡献为共模电荷贡献，差分电荷贡献。三角波的周期只与差分量有关。

如图15所示，所述的差分转单端电路403包含电路连接的第一电阻901、第二电阻902、第三电阻903、第四电阻904和运算放大器905。

第一电阻901、第二电阻902的一端连接差分转单端电路的正负输入。第一电阻901的另一端和第三电阻903的一端接运算放大器905的的负输入端。第三电阻903的另一端与运算放大器905的输出端相连。第二电阻902的另一端和第四电阻904的一端接运算放大器905的正端。第四电阻904的另一端连接来自反馈电压处理电路401的输出。

反馈电压处理电路401的输出作为差分转单端电路403的参考电压。所述的差分转单端电路403的输出和输入的关系为：

 ……………………                      （2）

      其中，Vout为差分转单端电路的输出，Inp为差分转单端电路的正输入，Inn为差分转单端电路的负输入，R2为第三电阻903和第四电阻904的阻值，R1为第二电阻902和第三电阻903的阻值，VF为来自反馈电压处理电路401的输出电压。

如图16所示，所述的压控振荡器404包含电路连接的压控电流源1001、第一开关1002，第二开关1003，第三开关1004，第四开关1005，第一电容1006，第二电容1007，第一比较器1008，第二比较器1009，第一反相器1010，第二反相器1011和RS触发器1012。所述的压控电流源1001产生两支与差分转单端电路输出的控制电压VC成比例的电流。所述的电流关系描述如下：

 ……………………                              （3）

 ……………………                             （4）

      其中，I₁为第一支电流，I₂为第二支电流，VC为控制电压，K_C1为第一支电流的压控电流增益，K_C2为第二支电流的压控电流增益。

压控振荡器404中第一支电流I₁经过第一开关1002与第一电容1006正端相连。第一电容1006的负端接地。第一电容1006的正端经过第三开关1004接地。压控振荡器404中第二支电流I₂经过第二开关1003与第二电容1007正端相连。第二电容1007的负端接地。第二电容1007的正端经过第四开关1005接地。第一电容1006和第二电容1007的正端分别接第一比较器1008和第二比较器1009的正端。第一比较器1008和第二比较器1009的负端接来自反馈电压处理电路的VF。第一比较器1008和第二比较器1009的输出接RS触发器1012的R端、S端。RS触发器1012的输出接第一反相器1010的输入。第一反相器1010的输出接第二反相器1011的输入。第一反相器1010的输出为第一控制信号Q3。第二反相器1011的输出为第二控制信号Q4。当第一控制信号Q3为高电平时，第二开关1003，第三开关1004闭合。当第一控制信号Q3为低电平时，第二开关1003，第三开关1004断开。当第二控制信号Q4为高电平时，第一开关1002、第四开关1005闭合。当第二控制信号Q4为低电平时，第一开关1002、第四开关1005断开。第一电容1006上电压V1和第二电容1007上电容V2与第二控制信号Q4和第一控制信号Q3的波形如图17所示。所述的压控振荡器404的输出时钟周期描述如下：

……………………                      （5）

      其中，T_clk为压控振荡器404的输出时钟周期，C_VCO1是压控振荡器的第一电容1006的容值，C_VCO2是压控振荡器的第二电容1007的容值，K_C1为压控振荡器的第一支电流I₁的压控电流增益，K_C2为压控振荡器的第二支电流I₂的压控电流增益，VF是来自反馈电压处理电路的输出电压，Vout是来自差分转单端电路的输出电压。

综合上述（1）～（5）式，并在一个频率抖动周期内求积分，可得到差分三角波周期的另一描述如下：

 ……………………               （6）

       压控振荡器的频率抖动量与压控振荡器的平均频率根据差分三角波的幅度以及（2）式，给出描述如下：

 ……………………                            （7）

       其中，为压控振荡器的频率抖动量，为压控振荡器的平均频率。

所述的频率抖动电路输出的平均频率随负载的变化曲线如图19所示。为频率抖动电路输出的平均频率，f_max为频率抖动电路输出的最大平均频率，f_min为频率抖动电路输出的最小平均频率。

所述频率抖动电路的频率抖动范围和平均频率随负载的比值的变化曲线如图20所示。R表示频率抖动范围和平均频率的比值。在负载出现变化时，频率抖动范围和平均频率的比值保持不变。因此，在较好的降低电磁干扰的同时，维持了好的系统稳定性。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (8)

1.一种频率抖动电路，其特征在于，该频率抖动电路包含电路连接的反馈电压处理电路（401）、差分三角波产生电路（402）、差分转单端电路（403）、压控振荡器（404）；

所述反馈电压处理电路（401）的输入端接反馈电压，输出端分别连接差分三角波产生电路（402）、差分转单端电路（403）和压控振荡器（404）；所述差分三角波产生电路（402）的输出端连接差分转单端电路（403）；所述差分转单端电路（403）的输出端连接压控振荡器（404）；所述压控振荡器（404）的输出端连接差分三角波产生电路（402），且压控振荡器（404）的输出端输出时钟信号；

所述的差分三角波产生电路（402）包含电路连接的四相非交叠时钟产生电路（501），全差分开关电容积分器（502）和积分翻转逻辑电路（503）；

所述的四相非交叠时钟产生电路（501）包含电路连接的反相器（1401）、第一或非门（1402）、第二或非门（1403）、第一延迟单元（1404）、第二延迟单元（1405）、第三延迟单元（1406）和第四延迟单元（1407），输入时钟为CLK，输出的四相不重叠时钟为第一四相不重叠时钟P1、第二四相不重叠时钟P2、第三四相不重叠时钟P3、第四四相不重叠时钟P4，输入时钟CLK连接到反相器（1401）的输入端和第一或非门（1402）的一个输入端，第一或非门（1402）的另一个输入端由P4经第三延迟单元（1406）后产生，第一或非门（1402）的输出产生第一四相不重叠时钟P1，P1经第一延迟单元（1404）后产生第二四相不重叠时钟P2，P2经第二延迟单元（1405）后的信号连接到第二或非门（1403）的一个输入端，反相器（1401）的输出连接第二或非门（1403）的另一个输入端，第二或非门（1403）的输出产生第三四相不重叠时钟P3，P3经第四延迟单元（1407）后产生第四四相不重叠时钟P4；

所述的全差分开关电容积分器（502）包含电路连接的第一开关（701）、第二开关（702）、第三开关（703）、第四开关（704）、第五开关（705）、第六开关（706）、第七开关（707）、第八开关（708）、第九开关（709）、第十开关（710）、第十一开关（711）、第十二开关（712）、第一电容（713）、第二电容（714）、第三电容（715）、第四电容（716）和全差分运算放大器（717），第一输入电压V1、第二输入电压V2、第三输入电压V3三者的关系为：V3-V1=V1-V2，第一开关（701）和第二开关（702）的控制端连接积分翻转逻辑电路（503）的第一反相器（804）的输出Q1，第三开关（703）和第四开关（704）的控制端连接积分翻转逻辑电路（503）的第二反相器（805）的输出Q2，第五开关（705）和第六开关（706）的控制端连接第一四相不重叠时钟P1，第七开关（707）和第八开关（708）的控制端连接第二四相不重叠时钟P2，第九开关（709）和第十开关（710）的控制端连接第三四相不重叠时钟P3，第十一开关（711）和第十二开关（712）的控制端连接第四四相不重叠时钟P4，第一开关（701）的输入端连接V3，输出端连接第七开关（707）的输入端，第二开关（702）的输入端连接V2，输出端连接第八开关（708）的输入端，第三开关（703）的输入端连接V2，输出端连接第七开关（707）的输入端，第四开关（704）的输入端连接V3，输出端连接第八开关（708）的输入端，第五开关（705）的输入端连接V1，输出端与第九开关（709）的输入端和第一电容（713）的一端相连，第六开关（706）的输入端连接V1，输出端与第十开关（710）的输入端和第二电容（714）的一端相连，第七开关（707）的输入端连接第一开关（701）的输出端和第三开关（703）的输出端，第七开关（707）的输出端与第十一开关（711）的输出端和第一电容（713）的另一端相连，第八开关（708）的输入端连接第二开关（702）的输出端和第四开关（704）的输出端，第八开关（708）的输出端与第十二开关（712）的输出端和第二电容（714）的另一端相连，第九开关（709）的输入端与第五开关（705）的输出端相连，第九开关（709）的输出端与全差分运算放大器（717）的同相输入端A点相连，第十开关（710）的输入端与第六开关（706）的输出端相连，第十开关（710）的输出端与全差分运算放大器（717）的反相输入端B点相连，第十一开关（711）的输入端与V1相连，第十一开关（711）的输出端与第七开关（707）的输出端相连，第十二开关（712）的输入端与V1相连，第十二开关（712）的输出端与第八开关（708）的输出端相连，第一电容（713）的一端与第五开关（705）的输出端相连，另一端与第七开关（707）的输出端相连，第二电容（714）的一端与第六开关（706）的输出端相连，另一端与第八开关（708）的输出端相连，第三电容（715）的一端与全差分运算放大器（717）的同相输入端A点相连，另一端与第全差分运算放大器（717）的反相输出端相连，第四电容（716）的一端与全差分运算放大器（717）的反相输入端B点相连，另一端与第全差分运算放大器（717）的同相输出端相连；

所述的积分翻转逻辑电路（503）包含电路连接的第一比较器（801）、第二比较器（802）、RS触发器（803）、第一反相器（804）、第二反相器（805）；

所述第一比较器（801）的正输入端和第二比较器（802）的负输入端连接来自全差分开关电容积分器（502）的三角波电压信号，第一比较器（801）的负输入端连接电压VF+K*VF，第二比较器（802）的正输入端连接电压VF-K*VF，电压VF+K*VF是全差分开关电容积分器的积分上限，VF-K*VF是全差分开关电容积分器的积分下限，第一比较器（801）的输出接RS触发器（803）的R端，第二比较器（802）的输出接RS触发器（803）的S端，RS触发器（803）的输出接第一反相器（804）的输入，第一反相器（804）的输出接第二反相器（805）的输入，第一反相器（804）的输出为第一翻转控制时钟（Q1），第二反相器（805）的输出为第二翻转控制时钟（Q2）；

所述的差分转单端电路（403）包含电路连接的第一电阻（901）、第二电阻（902）、第三电阻（903）、第四电阻（904）和运算放大器（905）；

第一电阻（901）的一端连接差分转单端电路的正输入，第二电阻（902）的一端连接差分转单端电路的负输入，第一电阻（901）的另一端和第三电阻（903）的一端接运算放大器（905）的负输入端，第三电阻（903）的另一端与运算放大器（905）的输出端相连，第二电阻（902）的另一端和第四电阻（904）的一端接运算放大器（905）的正端，第四电阻（904）的另一端连接来自反馈电压处理电路（401）的输出。

2.如权利要求1所述的频率抖动电路，其特征在于，所述的反馈电压处理电路（401）包含电路连接的第一比较器（1101）、第二比较器（1102）、第一或非门（1104）、第二或非门（1105）、第一开关（1106）、第二开关（1107）、第三开关（1108）和反相器（1103），所述反馈电压处理电路的输入包含系统反馈电压（VFB），阈值5（vth5）和阈值6（vth6）。

3.如权利要求2所述的频率抖动电路，其特征在于，所述的反馈电压处理电路（401）中的第一比较器（1101）和第二比较器（1102）都包含电路连接的电流源（1301）、第一晶体管（1302）、第二晶体管（1303）、第三晶体管（1304）、第四晶体管（1305）、第五晶体管（1306）、第六晶体管（1307）；

所述的第一晶体管（1302）和第二晶体管（1303）为共源极的差分对管，其源极与电流源（1301）相连，第一晶体管（1302）的漏极与第三晶体管（1304）和第四晶体管（1305）的漏极相连，第二晶体管（1303）的漏极与第五晶体管（1306）和第六晶体管（1307）的漏极相连；

第三晶体管（1304）和第五晶体管（1306）的栅极连接第一晶体管（1302）的漏极；

第四晶体管（1305）和第六晶体管（1307）的栅极接连第二晶体管（1303）的漏极，第三晶体管（1304）、第四晶体管（1305）、第五晶体管（1306）和第六晶体管（1307）的源极均接地。

4.如权利要求1所述的频率抖动电路，其特征在于，所述的压控振荡器（404）包含电路连接的压控电流源（1001）、第一开关（1002），第二开关（1003），第三开关（1004），第四开关（1005），第一电容（1006），第二电容（1007），第一比较器（1008），第二比较器（1009），第一反相器（1010），第二反相器（1011）和RS触发器（1012），所述的压控电流源（1001）产生两支与差分转单端电路输出的控制电压VC成比例的电流；

压控振荡器（404）中第一支电流（I₁）经过第一开关（1002）与第一电容（1006）正端相连，第一电容（1006）的负端接地，第一电容（1006）的正端经过第三开关（1004）接地，压控振荡器（404）中第二支电流（I₂）经过第二开关（1003）与第二电容（1007）正端相连，第二电容（1007）的负端接地，第二电容（1007）的正端经过第四开关（1005）接地，第一电容（1006）和第二电容（1007）的正端分别接第一比较器（1008）和第二比较器（1009）的正端，第一比较器（1008）和第二比较器（1009）的负端接来自反馈电压处理电路的VF，第一比较器（1008）的输出接RS触发器（1012）的R端，第二比较器（1009）的输出接RS触发器（1012）的S端，RS触发器（1012）的输出接第一反相器（1010）的输入，第一反相器（1010）的输出接第二反相器（1011）的输入，第一反相器（1010）的输出为第一控制信号（Q3），第二反相器（1011）的输出为第二控制信号（Q4）。

5.一种频率抖动电路，其特征在于，该频率抖动电路包含电路连接的反馈电压处理电路（401）、差分三角波产生电路（402）、差分转单端电路（403）、压控振荡器（404）；

所述反馈电压处理电路（401）的输入端接反馈电压，输出端分别连接差分三角波产生电路（402）、差分转单端电路（403）和压控振荡器（404）；所述差分三角波产生电路（402）的输出端连接差分转单端电路（403）；所述差分转单端电路（403）的输出端连接压控振荡器（404）；所述压控振荡器（404）的输出端连接差分三角波产生电路（402），且压控振荡器（404）的输出端输出时钟信号；

所述的差分三角波产生电路（402）包含电路连接的四相非交叠时钟产生电路（501），全差分开关电容积分器（502）和积分翻转逻辑电路（503）；

所述的四相非交叠时钟产生电路（501）包含电路连接的分频器（1501）、反相器（1502）、第一或非门（1503）、第二或非门（1504）、第一延迟单元（1505）、第二延迟单元（1506）、第三延迟单元（1507）、第四延迟单元（1508）、第五延迟单元（1509）、第六延迟单元（1510），输入时钟为CLK，输出的四相不重叠时钟为第一四相不重叠时钟P1、第二四相不重叠时钟P2、第三四相不重叠时钟P3、第四四相不重叠时钟P4，输入时钟CLK连接到分频器（1501）的输入端，分频器（1501）的输出端连接到反相器（1502）的输入端和第一或非门（1503）的一个输入端，第一或非门（1503）的另一个输入端由P4经第五延迟单元（1509）后产生，第一或非门（1503）的输出连接到第一延迟单元（1505）的输入端，第一延迟单元（1505）的输出端为第一四相不重叠时钟P1，P1经第三延迟单元（1507）后产生第二四相不重叠时钟P2，P2经第四延迟单元（1508）后的信号连接到第二或非门（1504）的一个输入端，反相器（1502）的输出连接第二或非门（1504）的另一个输入端，第二或非门（1504）的输出连接到第二延迟单元（1506）的输入端，第二延迟单元（1506）的输出端为第三四相不重叠时钟P3，P3经第六延迟单元（1510）后产生第四四相不重叠时钟P4；

所述的全差分开关电容积分器（502）包含电路连接的第一开关（701）、第二开关（702）、第三开关（703）、第四开关（704）、第五开关（705）、第六开关（706）、第七开关（707）、第八开关（708）、第九开关（709）、第十开关（710）、第十一开关（711）、第十二开关（712）、第一电容（713）、第二电容（714）、第三电容（715）、第四电容（716）和全差分运算放大器（717），第一输入电压V1、第二输入电压V2、第三输入电压V3三者的关系为：V3-V1=V1-V2，第一开关（701）和第二开关（702）的控制端连接积分翻转逻辑电路（503）的第一反相器（804）的输出Q1，第三开关（703）和第四开关（704）的控制端连接积分翻转逻辑电路（503）的第二反相器（805）的输出Q2，第五开关（705）和第六开关（706）的控制端连接第一四相不重叠时钟P1，第七开关（707）和第八开关（708）的控制端连接第二四相不重叠时钟P2，第九开关（709）和第十开关（710）的控制端连接第三四相不重叠时钟P3，第十一开关（711）和第十二开关（712）的控制端连接第四四相不重叠时钟P4，第一开关（701）的输入端连接V3，输出端连接第七开关（707）的输入端，第二开关（702）的输入端连接V2，输出端连接第八开关（708）的输入端，第三开关（703）的输入端连接V2，输出端连接第七开关（707）的输入端，第四开关（704）的输入端连接V3，输出端连接第八开关（708）的输入端，第五开关（705）的输入端连接V1，输出端与第九开关（709）的输入端和第一电容（713）的一端相连，第六开关（706）的输入端连接V1，输出端与第十开关（710）的输入端和第二电容（714）的一端相连，第七开关（707）的输入端连接第一开关（701）的输出端和第三开关（703）的输出端，第七开关（707）的输出端与第十一开关（711）的输出端和第一电容（713）的另一端相连，第八开关（708）的输入端连接第二开关（702）的输出端和第四开关（704）的输出端，第八开关（708）的输出端与第十二开关（712）的输出端和第二电容（714）的另一端相连，第九开关（709）的输入端与第五开关（705）的输出端相连，第九开关（709）的输出端与全差分运算放大器（717）的同相输入端A点相连，第十开关（710）的输入端与第六开关（706）的输出端相连，第十开关（710）的输出端与全差分运算放大器（717）的反相输入端B点相连，第十一开关（711）的输入端与V1相连，第十一开关（711）的输出端与第七开关（707）的输出端相连，第十二开关（712）的输入端与V1相连，第十二开关（712）的输出端与第八开关（708）的输出端相连，第一电容（713）的一端与第五开关（705）的输出端相连，另一端与第七开关（707）的输出端相连，第二电容（714）的一端与第六开关（706）的输出端相连，另一端与第八开关（708）的输出端相连，第三电容（715）的一端与全差分运算放大器（717）的同相输入端A点相连，另一端与第全差分运算放大器（717）的反相输出端相连，第四电容（716）的一端与全差分运算放大器（717）的反相输入端B点相连，另一端与第全差分运算放大器（717）的同相输出端相连；

所述的积分翻转逻辑电路（503）包含电路连接的第一比较器（801）、第二比较器（802）、RS触发器（803）、第一反相器（804）、第二反相器（805）；

所述第一比较器（801）的正输入端和第二比较器（802）的负输入端连接来自全差分开关电容积分器（502）的三角波电压信号，第一比较器（801）的负输入端连接电压VF+K*VF，第二比较器（802）的正输入端连接电压VF-K*VF，电压VF+K*VF是全差分开关电容积分器的积分上限，VF-K*VF是全差分开关电容积分器的积分下限，第一比较器（801）的输出接RS触发器（803）的R端，第二比较器（802）的输出接RS触发器（803）的S端，RS触发器（803）的输出接第一反相器（804）的输入，第一反相器（804）的输出接第二反相器（805）的输入，第一反相器（804）的输出为第一翻转控制时钟（Q1），第二反相器（805）的输出为第二翻转控制时钟（Q2）；

所述的差分转单端电路（403）包含电路连接的第一电阻（901）、第二电阻（902）、第三电阻（903）、第四电阻（904）和运算放大器（905）；

第一电阻（901）的一端连接差分转单端电路的正输入，第二电阻（902）的一端连接差分转单端电路的负输入，第一电阻（901）的另一端和第三电阻（903）的一端接运算放大器（905）的负输入端，第三电阻（903）的另一端与运算放大器（905）的输出端相连，第二电阻（902）的另一端和第四电阻（904）的一端接运算放大器（905）的正端，第四电阻（904）的另一端连接来自反馈电压处理电路（401）的输出。

6.如权利要求5所述的频率抖动电路，其特征在于，所述的反馈电压处理电路（401）包含电路连接的第一比较器（1101）、第二比较器（1102）、第一或非门（1104）、第二或非门（1105）、第一开关（1106）、第二开关（1107）、第三开关（1108）和反相器（1103），所述反馈电压处理电路的输入包含系统反馈电压（VFB），阈值5（vth5）和阈值6（vth6）。

7.如权利要求6所述的频率抖动电路，其特征在于，所述的反馈电压处理电路（401）中的第一比较器（1101）和第二比较器（1102）都包含电路连接的电流源（1301）、第一晶体管（1302）、第二晶体管（1303）、第三晶体管（1304）、第四晶体管（1305）、第五晶体管（1306）、第六晶体管（1307）；

所述的第一晶体管（1302）和第二晶体管（1303）为共源极的差分对管，其源极与电流源（1301）相连，第一晶体管（1302）的漏极与第三晶体管（1304）和第四晶体管（1305）的漏极相连，第二晶体管（1303）的漏极与第五晶体管（1306）和第六晶体管（1307）的漏极相连；

第三晶体管（1304）和第五晶体管（1306）的栅极连接第一晶体管（1302）的漏极；

第四晶体管（1305）和第六晶体管（1307）的栅极接连第二晶体管（1303）的漏极，第三晶体管（1304）、第四晶体管（1305）、第五晶体管（1306）和第六晶体管（1307）的源极均接地。

8.如权利要求5所述的频率抖动电路，其特征在于，所述的压控振荡器（404）包含电路连接的压控电流源（1001）、第一开关（1002），第二开关（1003），第三开关（1004），第四开关（1005），第一电容（1006），第二电容（1007），第一比较器（1008），第二比较器（1009），第一反相器（1010），第二反相器（1011）和RS触发器（1012），所述的压控电流源（1001）产生两支与差分转单端电路输出的控制电压VC成比例的电流；

压控振荡器（404）中第一支电流（I₁）经过第一开关（1002）与第一电容（1006）正端相连，第一电容（1006）的负端接地，第一电容（1006）的正端经过第三开关（1004）接地，压控振荡器（404）中第二支电流（I₂）经过第二开关（1003）与第二电容（1007）正端相连，第二电容（1007）的负端接地，第二电容（1007）的正端经过第四开关（1005）接地，第一电容（1006）和第二电容（1007）的正端分别接第一比较器（1008）和第二比较器（1009）的正端，第一比较器（1008）和第二比较器（1009）的负端接来自反馈电压处理电路的VF，第一比较器（1008）的输出接RS触发器（1012）的R端，第二比较器（1009）的输出接RS触发器（1012）的S端，RS触发器（1012）的输出接第一反相器（1010）的输入，第一反相器（1010）的输出接第二反相器（1011）的输入，第一反相器（1010）的输出为第一控制信号（Q3），第二反相器（1011）的输出为第二控制信号（Q4）。

Images