CN102024072A - 高速串行信号撷取系统及方法 - Google Patents

高速串行信号撷取系统及方法 Download PDF

Info

Publication number
CN102024072A
CN102024072A CN2009103070895A CN200910307089A CN102024072A CN 102024072 A CN102024072 A CN 102024072A CN 2009103070895 A CN2009103070895 A CN 2009103070895A CN 200910307089 A CN200910307089 A CN 200910307089A CN 102024072 A CN102024072 A CN 102024072A
Authority
CN
China
Prior art keywords
information
speed serial
serial signals
chip packaging
packaging length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009103070895A
Other languages
English (en)
Other versions
CN102024072B (zh
Inventor
许寿国
李政宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongcai Wyse Education Technology Co ltd
Jiangsu Montmery Elevator Co ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2009103070895A priority Critical patent/CN102024072B/zh
Priority to US12/606,120 priority patent/US8191023B2/en
Publication of CN102024072A publication Critical patent/CN102024072A/zh
Application granted granted Critical
Publication of CN102024072B publication Critical patent/CN102024072B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Information Transfer Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种高速串行信号撷取系统包括加载模块读取芯片封装长度文件；布线撷取模块读取布线文件并选取使用者设定的高速串行信号；数据撷取及分析模块撷取选取的高速串行信号连接的起点芯片与终点芯片的引脚信息并从芯片封装长度文件中找出对应的芯片封装长度信息，并从选取的高速串行信号的起点芯片开始分析布线特性不连续处，并依序将起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息输出；输出模块接收起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息并将其以报表的形式通过显示器进行显示。本发明还提供了一种高速串行信号撷取方法，所述高速串行信号撷取系统及方法可快速准确的撷取拓扑信息，并以报表方式输出拓扑信息。

Description

高速串行信号撷取系统及方法
技术领域
本发明涉及一种撷取系统及方法，特别涉及一种对高速串行信号进行撷取的系统及方法。
背景技术
在电子产品(如电脑)的传输信号中，高速串行信号为最常见，由于此种信号的传输速率最高可达10Gbps，为了补偿传输路径的损耗及减低阻抗不连续造成的信号反射，需在信号传送端使用均衡器来补偿传输路径的损耗及减低阻抗不连续造成的信号反射。然而，由于芯片设计的限制，信号传送端能提供的均衡器参数十分有限，举QPI(Quick Path Interconnect，快速通道互联)信号为例，一组QPI接口有40对QPI差分信号，而每一组QPI接口对应的芯片仅能提供一对均衡器参数，为了得到最佳化的均衡器参数必须撷取每一组接口中的40对差分信号进行仿真，若以手动方式撷取不但费时，而且容易发生错误。
发明内容
鉴于以上内容，有必要提供一种可快速准确的对高速串行信号进行撷取的系统及方法。
一种高速串行信号撷取系统，运行于一电脑中，所述电脑包括一存储设备及一显示器，所述存储设备用于存储一包含有每一芯片封装长度信息的芯片封装长度文件及一包含有使用者设定的高速串行信号信息的布线文件，所述显示器用于将输出结果进行显示，所述高速串行信号撷取系统包括：
一加载模块，用于从所述存储设备中读取所述芯片封装长度文件；
一布线撷取模块，用于从所述存储设备中读取所述布线文件并根据所述布线文件选取使用者设定的高速串行信号；
一数据撷取及分析模块，用于接收所述芯片封装长度文件及所述高速串行信号，并根据所述高速串行信号撷取所述选取的高速串行信号连接的起点芯片与终点芯片的引脚信息，并根据所述引脚信息从所述芯片封装长度文件中找出对应所述引脚信息的芯片封装长度信息，并从所述选取的高速串行信号的起点芯片开始分析布线特性不连续处，并依序将起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息输出；及
一输出模块，用于接收所述数据撷取及分析模块输出的起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息并将其以报表的形式通过所述显示器进行显示。
一种高速串行信号撷取方法，利用一电脑对高速串行信号进行撷取，所述电脑包括一存储设备及一显示器，所述存储设备用于存储一包含有每一芯片封装长度信息的芯片封装长度文件及一包含有使用者设定的高速串行信号信息的布线文件，所述显示器用于将输出结果进行显示，所述高速串行信号撷取方法包括以下步骤：
a：通过一加载模块从所述存储设备中读取所述芯片封装长度文件并将其传送给一数据撷取及分析模块；
b：通过一布线撷取模块从所述存储设备中读取所述布线文件并将其传送给所述数据撷取及分析模块，并根据所述布线文件选取使用者设定的高速串行信号；
c：通过所述数据撷取及分析模块撷取所述选取的高速串行信号的起点芯片与终点芯片的引脚信息并根据所述引脚信息从所述芯片封装长度文件中找出对应所述引脚信息的芯片封装长度信息，并从所述选取的高速串行信号的起点芯片开始分析布线特性不连续处，并依序将起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息输出给一输出模块；及
d：通过所述输出模块接收所述数据撷取及分析模块输出的起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息，并将其以报表的形式通过所述显示器进行显示。
相较现有技术，所述高速串行信号撷取系统及方法通过将所述高速串行信号连接的两端芯片的封装长度以文件格式存储在所述存储设备中，并通过所述加载模块自动撷取高速串行信号连接的起点芯片与终点芯片的封装长度信息，并可将布线文件中的所有高速路径信号依接口端区分并将高速路径信号所有区段的布线长度信息及高速串行信号连接的起点芯片与终点芯片的封装长度信息进行显示输出。所述高速串行信号撷取系统及方法可快速准确的撷取高速串行信号信息，并以报表方式输出撷取的高速串行信号信息，减少了仿真所需之前置作业时间，降低了手动操作可能发生的错误。
附图说明
下面参照附图结合具体实施方式对本发明作进一步的说明。
图1是本发明高速串行信号撷取系统较佳实施方式的方框图。
图2是本发明高速串行信号撷取方法较佳实施方式的流程图。
图3是本发明高速串行信号撷取系统较佳实施方式输出的报表信息。
具体实施方式
请参考图1，本发明高速串行信号撷取系统100运行于一电脑10中用于对所述电脑10的高速串行信号进行撷取，以用于后续的高速串行信号完整性仿真。所述电脑10还包括一存储设备200(如硬盘)及一显示器300。所述存储设备200用于存储一芯片封装长度文件210及一布线文件220，所述芯片封装长度文件210包含有每一芯片的封装长度信息，所述布线文件220包含有使用者设定的高速串行信号信息。所述显示器300用于将所述高速串行信号撷取系统100输出的结果进行显示。
所述高速串行信号撷取系统100的较佳实施方式包括一加载模块110、一布线撷取模块120、一数据撷取及分析模块130及一输出模块140。所述高速串行信号撷取系统100中的各模块由电脑程序构成。
所述加载模块110用于从所述存储设备200中读取所述芯片封装长度文件210并将其传送给所述数据撷取及分析模块130，所述布线撷取模块120用于从所述存储设备200中读取所述布线文件220并根据所述布线文件220选取使用者设定的高速串行信号，并将选取的高速串行信号传送给所述数据撷取及分析模块130，所述数据撷取及分析模块130用于撷取所述选取的高速串行信号连接的起点芯片与终点芯片的引脚信息，并根据所述引脚信息从所述芯片封装长度文件210中找出对应所述引脚信息的芯片封装长度信息，并从所述选取的高速串行信号的起点芯片开始分析布线特性不连续处，并依序将起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息输出给所述输出模块140。其中，所述布线特性不连续处是指布线宽度不同或布线层面不同，若布线层面不同则需要将不连续处之间的布线长度加总作为此段不连续处的布线长度信息。所述输出模块140用于接收所述数据撷取及分析模块130输出的起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息并将其以报表(如图3所示)的形式通过所述显示器300进行显示。例如，图3中的Net name代表高速通道互联名称(CPU与IOH间的连结)，Tx_Pkg代表起点芯片封装长度信息，Len1-Len5代表布线长度信息，Rx_Pkg代表终点芯片封装长度信息。
请参考图2，本发明高速串行信号撷取方法的较佳实施方式包括以下步骤：
步骤S1：执行所述高速串行信号撷取系统100，所述加载模块110从所述存储设备200中读取所述芯片封装长度文件210并将其传送给所述数据撷取及分析模块130。
步骤S2：所述布线撷取模块120从所述存储设备200中读取所述布线文件220并将其传送给所述数据撷取及分析模块130，并根据所述布线文件220选取使用者设定的高速串行信号。
步骤S3：所述数据撷取及分析模块130撷取所述选取的高速串行信号的起点芯片与终点芯片的引脚信息并根据所述引脚信息从所述芯片封装长度文件210中找出对应所述引脚信息的芯片封装长度信息，并从所述选取的高速串行信号的起点芯片开始分析布线特性不连续处，并依序将起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息输出给所述输出模块140。
步骤S4：所述输出模块140接收所述数据撷取及分析模块130输出的起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息，并将其以报表的形式通过所述显示器400进行显示。
所述高速串行信号撷取系统100通过将所述高速串行信号连接的两端芯片的封装长度以文件格式存储在所述存储设备200中，并通过所述加载模块110自动撷取高速串行信号连接的起点芯片与终点芯片的封装长度信息，并可将布线文件中的所有高速路径信号依接口端区分并将高速路径信号所有区段的布线长度信息及高速串行信号连接的起点芯片与终点芯片的封装长度信息进行显示输出。所述高速串行信号撷取系统100及方法可快速准确的撷取高速串行信号信息，并以报表方式输出撷取的高速串行信号信息，减少了仿真所需之前置作业时间，降低了手动操作可能发生的错误。

Claims (3)

1.一种高速串行信号撷取系统，运行于一电脑中，所述电脑包括一存储设备及一显示器，所述存储设备用于存储一包含有每一芯片封装长度信息的芯片封装长度文件及一包含有使用者设定的高速串行信号信息的布线文件，所述显示器用于将输出结果进行显示，所述高速串行信号撷取系统包括：
一加载模块，用于从所述存储设备中读取所述芯片封装长度文件；
一布线撷取模块，用于从所述存储设备中读取所述布线文件并根据所述布线文件选取使用者设定的高速串行信号；
一数据撷取及分析模块，用于接收所述芯片封装长度文件及所述高速串行信号，并根据所述高速串行信号撷取所述选取的高速串行信号连接的起点芯片与终点芯片的引脚信息，并根据所述引脚信息从所述芯片封装长度文件中找出对应所述引脚信息的芯片封装长度信息，并从所述选取的高速串行信号的起点芯片开始分析布线特性不连续处，并依序将起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息输出；及
一输出模块，用于接收所述数据撷取及分析模块输出的起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息并将其以报表的形式通过所述显示器进行显示。
2.如权利要求1所述的高速串行信号撷取系统，其特征在于：所述存储设备为一硬盘。
3.一种高速串行信号撷取方法，利用一电脑对高速串行信号进行撷取，所述电脑包括一存储设备及一显示器，所述存储设备用于存储一包含有每一芯片封装长度信息的芯片封装长度文件及一包含有使用者设定的高速串行信号信息的布线文件，所述显示器用于将输出结果进行显示，所述高速串行信号撷取方法包括以下步骤：
a：通过一加载模块从所述存储设备中读取所述芯片封装长度文件并将其传送给一数据撷取及分析模块；
b：通过一布线撷取模块从所述存储设备中读取所述布线文件并将其传送给所述数据撷取及分析模块，并根据所述布线文件选取使用者设定的高速串行信号；
c：通过所述数据撷取及分析模块撷取所述选取的高速串行信号的起点芯片与终点芯片的引脚信息并根据所述引脚信息从所述芯片封装长度文件中找出对应所述引脚信息的芯片封装长度信息，并从所述选取的高速串行信号的起点芯片开始分析布线特性不连续处，并依序将起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息输出给一输出模块；及
d：通过所述输出模块接收所述数据撷取及分析模块输出的起点芯片封装长度信息、布线长度信息及终点芯片封装长度信息，并将其以报表的形式通过所述显示器进行显示。
CN2009103070895A 2009-09-16 2009-09-16 高速串行信号撷取系统及方法 Expired - Fee Related CN102024072B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009103070895A CN102024072B (zh) 2009-09-16 2009-09-16 高速串行信号撷取系统及方法
US12/606,120 US8191023B2 (en) 2009-09-16 2009-10-26 System and method for selecting high speed serial signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009103070895A CN102024072B (zh) 2009-09-16 2009-09-16 高速串行信号撷取系统及方法

Publications (2)

Publication Number Publication Date
CN102024072A true CN102024072A (zh) 2011-04-20
CN102024072B CN102024072B (zh) 2013-08-21

Family

ID=43731580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009103070895A Expired - Fee Related CN102024072B (zh) 2009-09-16 2009-09-16 高速串行信号撷取系统及方法

Country Status (2)

Country Link
US (1) US8191023B2 (zh)
CN (1) CN102024072B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016110205A (ja) * 2014-12-02 2016-06-20 株式会社ソシオネクスト 半導体装置の設計方法及びプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000132419A (ja) * 1998-10-26 2000-05-12 Nec Corp マイクロコンピュータ
CN1275803A (zh) * 1999-05-31 2000-12-06 日本电气株式会社 半导体器件设计方法和装置,及存储有宏信息的存储介质
US20060268723A1 (en) * 2005-05-24 2006-11-30 Danny Vogel Selective test point for high speed SERDES cores in semiconductor design
US20090009438A1 (en) * 2003-06-20 2009-01-08 Canon Kabushiki Kaisha Image display apparatus
CN101393579A (zh) * 2008-11-10 2009-03-25 福建星网锐捷网络有限公司 一种高速互连系统的仿真设计方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009294744A (ja) * 2008-06-03 2009-12-17 Nec Electronics Corp バスインターフェース設計装置、バスインターフェース設計方法、及びプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000132419A (ja) * 1998-10-26 2000-05-12 Nec Corp マイクロコンピュータ
CN1275803A (zh) * 1999-05-31 2000-12-06 日本电气株式会社 半导体器件设计方法和装置,及存储有宏信息的存储介质
US20090009438A1 (en) * 2003-06-20 2009-01-08 Canon Kabushiki Kaisha Image display apparatus
US20060268723A1 (en) * 2005-05-24 2006-11-30 Danny Vogel Selective test point for high speed SERDES cores in semiconductor design
CN101393579A (zh) * 2008-11-10 2009-03-25 福建星网锐捷网络有限公司 一种高速互连系统的仿真设计方法及系统

Also Published As

Publication number Publication date
CN102024072B (zh) 2013-08-21
US20110066764A1 (en) 2011-03-17
US8191023B2 (en) 2012-05-29

Similar Documents

Publication Publication Date Title
CN102169468B (zh) 外接模组的识别方法以及装置
US7554351B2 (en) Chip burning system for burning chips of motherboard
CN100583076C (zh) 一种可移动存储卡的热插拔检测方法
CN103076530A (zh) Cmos芯片自动开短路测试系统及测试方法
CN206058061U (zh) 兼容非易失性存储器标准固态硬盘的适配卡及电脑装置
CN107203448A (zh) 一种测试PCIe switch芯片暴力热插拔功能的方法及系统
CN113438474B (zh) 一种摄像头模组测试装置及其控制方法
US20070266183A1 (en) Sampling a device bus
CN102222032A (zh) 一种1394总线的故障注入装置及方法
CN105677567A (zh) 一种自动化测试方法及系统
CN101408870A (zh) 音频系统以及用于音频系统的usb/uart公共通信系统
CN112286744A (zh) 一种中央处理器物理信号电气特性测试装置、系统及方法
CN102024072B (zh) 高速串行信号撷取系统及方法
CN116055654B (zh) Mipi d_phy信号解析电路及方法、电子设备
CN102404062A (zh) 扩频时钟信号检测系统及方法
CN100517256C (zh) Ieee1394接口功能测试装置及方法
CN108009096A (zh) 一种测试方法及终端
CN102567167A (zh) mSATA接口测试卡及测试系统
CN109995425B (zh) 一种测试设备通讯端口的方法和工装装置
CN201576430U (zh) Led显示模组
CN210123977U (zh) 中继线缆及增强现实系统
CN109005404A (zh) 一种可检测摄像头模组类型的测试系统和方法
CN107704417A (zh) 与被测设备通信的方法及其通信系统
CN204515754U (zh) 一种基于CPCIe总线架构的实时记录回放设备
CN104537160A (zh) 一种环境湿度均衡调节方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JIANGSU MONTGOMERY ELEVATOR CO., LTD.

Free format text: FORMER OWNER: BEIJING ZHONGCAI WYSE EDUCATION TECHNOLOGY CO., LTD.

Effective date: 20141124

Owner name: BEIJING ZHONGCAI WYSE EDUCATION TECHNOLOGY CO., LT

Free format text: FORMER OWNER: HONGFUJIN PRECISE INDUSTRY (SHENZHEN) CO., LTD.

Effective date: 20141124

Free format text: FORMER OWNER: HONGFUJIN PRECISE INDUSTRY CO., LTD.

Effective date: 20141124

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100083 HAIDIAN, BEIJING TO: 226300 NANTONG, JIANGSU PROVINCE

Free format text: CORRECT: ADDRESS; FROM: 518109 SHENZHEN, GUANGDONG PROVINCE TO: 100083 HAIDIAN, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141124

Address after: 226300, No. 999, Tong Jin Road, Nantong hi tech Industrial Development Zone, Jiangsu

Patentee after: JIANGSU MONTMERY ELEVATOR Co.,Ltd.

Address before: 100083 Beijing Haidian District Zhongguancun Road No. 18 smartfortune International Building B706

Patentee before: Beijing Zhongcai Wyse Education Technology Co.,Ltd.

Effective date of registration: 20141124

Address after: 100083 Beijing Haidian District Zhongguancun Road No. 18 smartfortune International Building B706

Patentee after: Beijing Zhongcai Wyse Education Technology Co.,Ltd.

Address before: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two

Patentee before: HONG FU JIN PRECISION INDUSTRY (SHENZHEN) Co.,Ltd.

Patentee before: HON HAI PRECISION INDUSTRY Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130821

Termination date: 20180916

CF01 Termination of patent right due to non-payment of annual fee