CN102023840A - Cnc插补的一种并行流水计算装置 - Google Patents
Cnc插补的一种并行流水计算装置 Download PDFInfo
- Publication number
- CN102023840A CN102023840A CN 201010593567 CN201010593567A CN102023840A CN 102023840 A CN102023840 A CN 102023840A CN 201010593567 CN201010593567 CN 201010593567 CN 201010593567 A CN201010593567 A CN 201010593567A CN 102023840 A CN102023840 A CN 102023840A
- Authority
- CN
- China
- Prior art keywords
- input end
- links
- data
- subtracters
- totalizers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
CNC插补的一种并行流水计算装置,其特征在于包括由数个计算单元CU3构成的并行/流水计算构件CU3B、数据存储器,计算单元CU3包括六个加法器、两个右移1位的移位器、两个右移2位的移位器、一个右移3位的移位器,上一个计算单元CU3的四个数据输出端β0 l数据输出端、β1 l数据输出端、β2 l数据输出端、β3 l数据输出端和四个数据输出端β0 r数据输出端、β1 r数据输出端、β2 r数据输出端、β3 r数据输出端分别与下面两个计算单元CU3的四个β0、β1、β2、β3数据输入端相连,从而由2n-1个计算单元CU3构成并行/流水计算构件CU3B,每个计算单元CU3的β(0.5)数据输出端与数据存储器相连。本发明与已有技术相比,具有可高速计算并能产生高精度结果的、适合于以及芯片级并行流水可重构计算的、能满足不断发展的工业需求的优点。
Description
技术领域
本发明涉及一种CNC运行数据的计算装置。
背景技术
数控加工是当代机械制造的基础工艺之一。数控加工需要借助于数控机床。数控系统是数控机床的核心部件之一。目前,CNC数控是现代数控系统的不二形式。高速高精的数控系统是提高加工效率和质量的根本保障。以现场可编程门阵列FPGA 为代表的新型可重构技术不仅改变传统CNC插补计算的过程而且改变了其计算模式。但是,不管是那种方式,都是依照次序一个点接着一个点地计算的,这样的计算其计算速度只能依赖计算机自身的运算速度,显然,技术条件及成本的限制,计算机的计算速度是有限的,从而制约着数控加工的高速高精度的提高。
发明内容
本发明的目标旨在给出一种可高速计算并能产生高精度结果的、适合于以及芯片级并行流水可重构计算的CNC插补的一种并行流水计算装置,以满足不断发展的工业需求。
本发明的CNC插补的一种并行流水计算装置是这样实现的,包括由数个计算单元CU3构成的并行/流水计算构件CU3B、数据存储器,
计算单元CU3包括
六个加法器、两个右移1位的移位器、两个右移2位的移位器、一个右移3位的移位器,
β 0数据输入端分别与β 0 l数据输出端、10加法器一个输入端相连,β 1数据输入端分别与10加法器另一个输入端、11加法器一个输入端相连,β 2数据输入端分别与11加法器另一个输入端、12加法器一个输入端相连,β 3数据输入端分别与12加法器另一个输入端、β 0 r数据输出端相连,10加法器输出端分别与16右移1位的移位器输入端、13加法器的一个输入端相连,11加法器输出端分别与13加法器的另一个输入端、14加法器的一个输入端相连,12加法器输出端分别与17右移1位的移位器输入端、14加法器的另一个输入端相连,13加法器输出端分别与18右移2位的移位器的输入端、15加法器的一个输入端相连,14加法器输出端分别与19右移2位的移位器的输入端、15加法器的另一个输入端相连,15加法器的输出端与20右移3位的移位器的输入端相连,16右移1位的移位器、17右移1位的移位器的输出端分别与β 1 l数据输出端、β 1 r数据输出端相连,18右移2位的移位器、19右移2位的移位器分别与β 2 l数据输出端、β 2 r数据输出端相连,20右移3位的移位器的输出端分别与β 3 l数据输出端、β(0.5)数据输出端、β 3 r数据输出端相连,
上一个计算单元CU3的四个数据输出端β 0 l数据输出端、β 1 l数据输出端、β 2 l数据输出端、β 3 l数据输出端和四个数据输出端β 0 r数据输出端、β 1 r数据输出端、β 2 r数据输出端、β 3 r数据输出端分别与下面两个计算单元CU3的四个β 0、β 1、β 2、β 3数据输入端相连,从而由2n-1个计算单元CU3构成并行/流水计算构件CU3B,每个计算单元CU3的β(0.5)数据输出端与数据存储器相连。工作时,往最上面的计算单元CU3输入伯恩斯坦多项式7: 中的数据组〈β 0, β 1, β 2, β 3〉,获得
…………
的n层2n-1个数据β(1/2n)、β(2/2n)、、、β((2n -1)/2n)和β(0)、β(1)个点,并依照β(t)的变量t由小到大的次序存储在数据存储器以备用。
这里,计算经过每个点的刀具的速度的插补并行流水计算装置是这样实现的,包括T32计算装置、由数个计算单元CU2构成的并行/流水计算构件CU2B、数据存储器,
T32计算装置包括
三个减法器、三个3倍乘法器,β 0数据输入端、β 3数据输入端分别与1减法器其中一输入端、3减法器其中一输入端相连,β 1数据输入端分别与1减法器另一输入端、2减法器的一输入端相连,β 2数据输入端分别与2减法器的另一输入端、3减法器的另一输入端相连,1减法器的输出端、2减法器的输出端、3减法器的输出端分别与三个3倍乘法器的输入端相连,三个3倍乘法器的输出端分别与B0、B1、B2数据输出端相连,
计算单元CU2包括
三个加法器、两个右移1位的移位器、一个右移2位的移位器,T32计算装置的B0数据输出端分别与B0 l数据输出端、6加法器一输入端相连,T32计算装置的B1数据输出端分别与6加法器另一输入端、7加法器一输入端相连,T32计算装置的B2数据输出端分别与7加法器另一输入端、B0 r数据输出端相连,6加法器输出端分别与9右移1位的移位器输入端、8加法器一输入端相连,7加法器输出端分别与11右移1位的移位器输入端、8加法器另一输入端相连,9右移1位的移位器输出端与B1 l数据输出端相连,11右移1位的移位器输出端与B1 r数据输出端相连,8加法器的输出端与10右移2位的移位器相连,10右移2位的移位器的输出端与B2 r数据输出端、B2 l数据输出端、B(0.5)数据输出端相连,
上一个计算单元CU2的三个数据输出端B0 l、B1 l、B2 l和三个数据输出端B0 r、B1 r、B2 r与下面两个计算单元CU2的B0、B1、B2数据输入端相连,从而由2n+1-1个计算单元CU2构成并行/流水计算构件CU2B,每个计算单元CU2的B(0.5)数据输出端与数据存储器相连,n≥9。工作时,往最上面的T32计算装置输入伯恩斯坦多项式8:中的数据组〈β 0, β 1, β 2, β 3〉,获得
第一层:β /(1/2)
第二层:β /(1/22)、β /(3/22)
第三层:β /(1/23)、β /(3/23)、β /(5/23)、β /(7/27)
…………
第n层:β′(1/2n)、β′(3/2n)、…、β′((2j+1)/2n)、β′((2n+1)/2n)
的n层2n-1个数据B(1/2n)、B(2/2n)、、、B((2n -1)/2n)和B(0)、B(1)个点,并依照B(t)的变量t由小到大的次序存储在数据存储器以备用。
本发明所依据的理论如下:
一、
本发明的理论基础在于经典数学理论中多项式的两个性质。
性质1. 任意关于t的多项式
恒能表示成(伯恩斯坦多项式)
那么有
(5)
上述性质2称为伯恩斯坦多项式的剖分性质。
鉴于本发明主要关注三次多项式的计算,以下主要考虑三次多项式及其对参数t的一阶导数。
三次多项式
(6)
经系数变换
即为如下(7)的形式
其对参数t的一阶导数
形如(7)(8)的多项式具有对称性,即
二、计算的方法
这里
从而
如果记
第一次:
…………
上述从第一到第n次的计算,其第k次都可用一棵深度为n的满二叉树T的第k层来描述,因而整个计算可用T自根结点到全部叶子结点的层次结构来描述。如图18所示的中分计算满二叉树模型。
经过n层计算后总共得到个点,按照从上到下自左至右的顺序排列如下
其通项为
数列(11)是从的中点开始向两边排列的。虽然从理论上在时能够得到的全部点,但是并不能按次序对应于从起点到终点的各个点。只有得到了对应于从起点到终点的各个点,才能连续绘制(插补)出的曲线。根据二叉树结构的原理,这需要得到T的中序排列,即如下数列
其通项是:
本发明的要点之一是将所述中分计算的数据存储(输出)成中序数列(14)的方法。具体实现见后文描述。
三、计算的方法
四、中分数据的有序化方法
前已述及,采用中分计算得到的数据序列不能按次序对应于从起点到终点的点位/速度序列,不能用于插补(绘制)点位/速度曲线。只有将中分计算的数据存储(输出)成满二叉树的中序序列才能称为插补所需要的数据序列。采用下述方法,可将本发明计算的数据按照从起点到终点的顺序存储(输出),实现中分数据的有序化。
…………
五、计算的精度特征
由(14)式不难看出,经n层计算后,中序数列(13)里两相邻点之差为
此亦
图19 相邻层与相邻点位的关系示意图
考虑到
结合(15)知,本发明计算的精度级别为
这里, m所计算的层数。
六、计算的速度特征
本发明所给计算方法的速度特征表现在以下几个方面:
理论上共需要7次加法,1次移位(右移3位)运算;而经典De Castejlau算法需要6次加法,6次乘法,如图3所示。 由于移位与加法运算都是计算机最快的运算,因此本发明的计算具有更高的效率。
3. 本发明的计算可经CU实现并行流水计算(见后文的设计),其效率更高。
[0026图20 De Castejlau的中分计算模型
由于上述的计算方法是可以用硬件来实现的,而硬件的运行速度是很快的,是瞬间完成计算,这样,就能够实现快速计算数控机床上的切削工件的刀具的运动轨迹的运行控制数据,而且精确度高。
这里,在满足足够运算速度的情况下,尽可能地减少CU3计算单元,以便使计算过程所需要的硬件数量合理,
设置有B3TC计算单元、CU 1/2 计算单元以及在变量差为1/2n的相邻两个CU3计算单元间设置RCU3计算单元和相应CU3计算单元的变量计算单元,从而形成CU3B- RCU3计算单元,
B3TC计算单元包括
六个减法器、两个三倍乘法器,β 0数据输入端分别与a0输出端、1减法器一输入端相连,β 1数据输入端分别与1减法器另一输入端、2减法器一输入端相连,β 2数据输入端分别与2减法器另一输入端、3减法器一输入端相连,β 3数据输入端与3减法器另一输入端相连,1减法器输出端分别与4减法器一输入端、7三倍乘法器输入端相连,2减法器输出端分别与4减法器另一输入端、5减法器一输入端相连,3减法器输出端与5减法器另一输入端相连, 4减法器输出端分别与8三倍乘法器输入端、6减法器一输入端相连,5减法器输出端与6减法器另一输入端相连,7三倍乘法器输出端与a1输出端相连,8三倍乘法器输出端与a2输出端相连,6减法器与a3输出端相连,
CU 1/2 计算计算单元包括
六个减法器、三个加法器、两个三倍乘法器、一个右移3m可变移位器、一个右移2m可变移位器、一个右移m可变移位器,
β 0数据输入端分别与13加法器一输入端、3减法器一输入端相连,
β 1数据输入端分别与3减法器另一输入端、2减法器一输入端相连,β 2数据输入端分别与2减法器另一输入端、1减法器一输入端相连,β 0数据输入端与1减法器另一输入端相连,3减法器输出端分别与8三倍乘法器输入端、5减法器一输入端相连,2减法器输出端分别与5减法器另一输入端、4减法器一输入端相连,1减法器输出端与4减法器另一输入端相连,5减法器输出端分别与7三倍乘法器输入端、6减法器一输入端相连,4减法器输出端与6减法器另一输入端相连,m数据输入端分别与11右移m可变移位器一输入端、10右移2m可变移位器一输入端、9右移3m可变移位器一输入端相连,8三倍乘法器输出端与11右移m可变移位器另一输入端相连,7三倍乘法器输出端与10右移2m可变移位器另一输入端相连,6减法器输出端与9右移3m可变移位器另一输入端相连,11右移m可变移位器输出端与13加法器另一输入端相连,10右移2m可变移位器输出端、9右移3m可变移位器输出端分别与12加法器两输入端相连,12加法器输出端、13加法器输出端分别与14加法器两输入端相连,14加法器输出端与β(1/2m)数据输出端相连,
RCU3计算计算单元包括
四个暂存器、一个右移m位的移位器、三个加法器、一个F3函数计算器、一个计数器控制器,
β(t0)数据输出端、β(1/2m)数据输出端、m数据输入端、相应CU3计算单元的变量计算单元的t0数据输出端分别与1暂存器输入端、2暂存器输入端、3暂存器输入端、4暂存器输入端相连,1暂存器输出端、2暂存器输出端分别与6加法器两输入端相连,3暂存器输出端分别与5右移m位的移位器输入端、F3函数计算器输入端相连,4暂存器输出端分别与7加法器一输入端、F3函数计算器输入端相连,5右移m位的移位器输出端与7加法器另一输入端,7加法器输出端4暂存器输入端相连,6加法器输出端、F3函数计算器输出端分别与8加法器输入端相连,8加法器输出端与数据存储器输入端相连,9计数器控制器控制输出与四个暂存器的控制输入、三个加法器的控制输入、F3函数计算器的控制输入相连,
F3函数计算器包括
三个暂存器、一个二倍乘法器、一个三倍乘法器、三个普通乘法器、三个可变右移位器、两个加法器、一个减法器,
a0数据输出、a2数据输出、a3数据输出、RCU3计算计算单元的4暂存器的输出端(数据t0)、RCU3计算计算单元的3暂存器的输出端(数据m)分别与2暂存器的输入端、4二倍乘法器输入端、5三倍乘法器输入端、1暂存器的输入端、3暂存器输入端相连,4二倍乘法器输出端、1暂存器的输出端分别与6普通乘法器的两输入端相连,5三倍乘法器输出端、1暂存器的输出端分别与7普通乘法器的两输入端相连,6普通乘法器输出端、3暂存器输出端分别与8可变右移位器的两输入端相连,7普通乘法器输出端、3暂存器输出端分别与9可变右移位器的两输入端相连,7普通乘法器输出端、1暂存器输出端分别与11普通乘法器的两输入端相连,8可变右移位器输出端、9可变右移位器输出端分别与10加法器的两输入端相连,11普通乘法器的输出端、3暂存器输出端分别与12可变右移位器输入端相连,10加法器输出端、12可变右移位器输出端分别与13加法器两输入端相连,13加法器输出端、2暂存器输出端分别与12加法器两输入端相连,12加法器输出端为F3函数计算器输出端。
工作时,将每相邻的两个基于单元CU3计算过程的CU3B并行/流水计算过程所获得的值的变量t0、t1的差t1- t0=1/2n分成k个1/2m,K=2(m-N),m为计算人员预先设定的值,然后通过CU 1/2 计算单元计算出β(1/2m),通过B3TC计算单元计算出a0、a2、a3,通过相应CU3计算单元的变量计算单元计算出t0,然后将上述数据通过RCU3计算计算单元计算出β(t0+1/2m)、β(t0+2/2m)、…、β(t0+(k-1)/2m)并将这些数据存储到数据存储器中。由于通过RCU3计算单元进行2(m-N)次计算来计算出β(t0+1/2m)、β(t0+2/2m)、…、
β(t0+(k-1)/2m)的所需要的时间非常之短,这样,就能够实现在满足足够运算速度的情况下,尽可能地减少CU3计算单元,以便使计算过程所需要的硬件数量合理的目的。
在满足足够运算速度的情况下,尽可能地减少单元CU2计算过程,以便使CU2计算过程所需要的硬件数量合理,
设置有B2TQ计算单元、CU 1/2 计算计算单元以及在变量差为1/2n的相邻两个CU2计算单元间设置RCU2计算单元和相应CU2计算单元的变量计算单元,从而形成CU2B- RCU2计算单元
B2TQ计算单元包括
三个减法器、一个二倍乘法器,
T32计算装置的B2数据输出端与2减法器一输入端相连,T32计算装置的B0数据输出端分别与A0数据输出端、1减法器一输入端相连,T32计算装置的B1数据输出端分别与1减法器另一输入端、2减法器另一输入端相连,1减法器输出端分别与3减法器的一输入端、4二倍乘法器输入端相连,2减法器输出端与3减法器的另一输入端相连,4二倍乘法器输出端、3减法器输出端分别与A1数据输出端、A2数据输出端相连,
CU 1/2 计算计算单元包括
6个减法器、两个加法器、一个二倍乘法器、一个三倍乘法器、两个可变移位器,
β 0数据输入端与3减法器一输入端相连,β 1数据输入端分别与3减法器另一输入端、2减法器一输入端相连,β 2数据输入端分别与2减法器另一输入端、1减法器一输入端相连,β 3数据输入端与1减法器另一输入端相连,1减法器输出端与4减法器一输入端相连,2减法器输出端分别与4减法器另一输入端、5减法器一输入端相连,3减法器输出端分别与5减法器另一输入端、13加法器一输入端相连,5减法器输出端分别与7二倍乘法器输入端、6减法器一输入端相连,4减法器输出端与6减法器另一输入端相连,m数据输入端,m数据输入端分别与9可变移位器一输入端、10可变移位器一输入端相连,6减法器输出端、7二倍乘法器输出端分别与9可变移位器另一输入端、10可变移位器另一输入端相连,9可变移位器输出端、10可变移位器输出端分别与12加法器两输入端相连,12加法器输出端与13加法器另一输入端相连,13加法器输出端与14三倍乘法器输入端相连,14三倍乘法器输出端与β′(1/2m)数据输出相连,
RCU2计算单元包括
四个暂存器、一个右移m位的移位器、三个加法器、一个F3函数计算器、一个计数器控制器,
β′(t0)数据输出端、β′(1/2m)数据输出端、m数据输入端、相应CU2计算单元的变量计算单元的t0数据输出端分别与1暂存器输入端、2暂存器输入端、3暂存器输入端、4暂存器输入端相连,1暂存器输出端、2暂存器输出端分别与6加法器两输入端相连,3暂存器输出端分别与5右移m位的移位器输入端、F2函数计算器输入端相连,4暂存器输出端分别与7加法器一输入端、F2函数计算器输入端相连,5右移m位的移位器输出端与7加法器另一输入端,7加法器输出端4暂存器输入端相连,6加法器输出端、F2函数计算器输出端分别与8加法器输入端相连,8加法器输出端与数据存储器输入端相连,9计数器控制器控制输出与四个暂存器的控制输入、三个加法器的控制输入、F2函数计算器的控制输入相连,
F2函数计算器包括
一个六倍乘法器、一个普通乘法器、2个暂存器、一个可变右移位器、一个减法器,
A1数据输出端、A 3数据输出端、RCU3计算计算单元的4暂存器的输出端(数据t0)、RCU3计算计算单元的3暂存器的输出端(数据m)分别与3暂存器的输入端、1六倍乘法器输入端、2普通乘法器一输入端、4暂存器的输入端相连,1六倍乘法器输出端与2普通乘法器另一输入端相连,2普通乘法器输出端与5可变右移位器一输入端相连,4暂存器的输出端与5可变右移位器另一输入端相连,3暂存器的输出端、5可变右移位器的输出端分别与6减法器的两输入端相连,6减法器的输出端为F2函数计算器输出端。
工作时,将每相邻的两个基于单元CU2计算过程的CU2B并行/流水计算过程所获得的值的变量t0、t1的差t1- t0=1/2n分成k个1/2m,K=2(m-N),m为计算人员预先设定的值,然后通过CU 1/2 计算单元计算出β′(1/2m),通过B2TQ计算单元计算出A0、A2、A3,通过相应CU2计算单元的变量计算单元计算出t0,然后将上述数据通过RCU2计算计算单元计算出β′(t0+1/2m)、β′(t0+2/2m)、…、β′(t0+(k-1)/2m)并将这些数据存储到数据存储器中。由于通过RCU2计算单元进行2(m-N)次计算来计算出
β′(t0+1/2m)、β′(t0+2/2m)、…、β′(t0+(k-1)/2m)的所需要的时间非常之短,这样,就能够实现在满足足够运算速度的情况下,尽可能地减少CU2计算单元,以便使计算过程所需要的硬件数量合理的目的。
上述计算方法所依据的理论如下:
一、
考虑到
(21)
二、CU
1/2
、CU
1/2
所依据的理论是:
(18)
三、
由(21)(22)知,在已知、,借助于CU1/2、CU1/2计算出、。并且该计算过程是一个递推的过程。以计算为例,由计算出后,再经后,又能由、计算出。如此下去,计算出一个序列。这个计算过程可设计出相应的计算单元RCU(Recursive Calculation Unit)。同理,也可以由类似的计算单元实现。本发明设计RCU3用于计算,RCU2用于计算。
为了减少计算所需要的硬件的数量,将B3TC计算单元、CU 1/2 计算计算单元、相应CU3计算单元的变量计算单元组合成MA计算单元,MA计算单元的输出分别与各个RCU3计算单元的输入相连。
若单采用基于单元CU3计算单元的CU3B并行/流水计算单元则需要2w-1个单元CU3计算过程,那么,基于CU3B- RCU3并行流水计算单元达到同样计算精度时所需要的硬件数量为2w/k-1个单元CU3+2w/k个RCU3+1个MA,显然,基于CU3B- RCU3并行流水计算单元所需要的硬件数量远比基于单元CU3计算过程的CU3B并行/流水计算单元所需要的硬件数量少接近K-1倍。
为了减少计算所需要的硬件的数量,将B2TQ计算单元、CU 1/2 计算计算单元、相应CU2计算单元的变量计算单元组合成MA ′计算单元,MA ′计算单元的输出分别与各个RCU2计算单元的输入相连。
这里,采用CCU3的计算单元对计算机辅助制造(CAM)系统输入的j轴(多轴加工系统中的j轴)的一组刀位点以及初始与终止边界条件为, 进行插补计算,以便获得刀具以一定的速度沿分段连续的曲线运行并经过各个刀位点以及初始与终止边界条件为, 的插补点,
CCU3的计算单元包括
三个CU3B或者三个CU3B-RCU3、两个乘法器、一个加法器、一个减法器、存储器,
BZ0(t)数据输出、BZ1(t)数据输出、 [BZ(t)](j)数据输出分别与5CU3B或者CU3B-RCU3的输入端、6 CU3B或者CU3B-RCU3的输入端、7 CU3B或者CU3B-RCU3的输入端相连,5CU3B或者CU3B-RCU3输出端、6 CU3B或者CU3B-RCU3输出端、7 CU3B或者CU3B-RCU3输出端分别与1乘法器一输入端、2乘法器一输入端、4减法器一输入端相连,Xi j数据输出、Xi+1 j数据输出分别与1乘法器另一输入端、2乘法器另一输入端相连,1乘法器输出端、2乘法器输出端分别与3加法器两输入端相连,3加法器输出端与4减法器另一输入端相连,4减法器输出端与存储器相连。
工作时,
三个CU3B或者是三个CU3B-RCU3、,负责计算BZ0(t),BZ1(t),
[BZ(t)](j);
一个CCU3加法器3将分别乘以Xi j、Xi+1 j的BZ0(t)、BZ1(t)相加,一个CCU3减法器4将CCU3加法器3的输出结果与[BZ(t)](j)相加
这里,Xi j是j轴的第i个刀位点,Xi+1 j是j轴的第i+1个刀位点
BZ0(t)=(1-t)3+3t(1-t)2+3μt2(1-t)+t3
BZ1(t)=(1-t)3+3ηt(1-t)2+3t2(1-t)+t3
[BZ(t)](j)=3ηXi-1 j t(1-t)2+3μXi+1 j t(1-t)2+Xi j(1-t)3+Xi+1 jt3
这里,采用CCU2的计算方法对计算机辅助制造(CAM)系统输入的j轴(多轴加工系统中的j轴)一组刀位点以及初始与终止边界条件为, 进行插补计算,以便获得刀具以一定的速度沿分段连续的曲线运行并经过各个刀位点以及初始与终止边界条件为, 的插补点的速度,
CCU2的计算单元包括三个CU2B或者三个CU2B-RCU2、两个乘法器、一个加法器、一个减法器、存储器,
BZ0 /(t)数据输出、BZ1 /(t)数据输出、 [BZ/(t)](j)数据输出分别与5CU2B或者CU2B-RCU2的输入端、6 CU2B或者CU2B-RCU2的输入端、7 CU2B或者CU2B-RCU2的输入端相连,5CU2B或者CU2B-RCU2输出端、6 CU2B或者CU2B-RCU2输出端、7 CU2B或者CU2B-RCU2输出端分别与1乘法器一输入端、2乘法器一输入端、4减法器一输入端相连,Xi j数据输出、Xi+1 j数据输出分别与1乘法器另一输入端、2乘法器另一输入端相连,1乘法器输出端、2乘法器输出端分别与3加法器两输入端相连,3加法器输出端与4减法器另一输入端相连,4减法器输出端与存储器相连。
工作时,三个CU2B或者三个CU2B-RCU2负责计算BZ0 /(t),BZ1 /(t),[BZ/(t)](j);
上述计算方法所依据的理论是:
一、
CNC插补是根据计算机辅助制造(CAM)系统输入的一组刀位点以及初始与终止边界条件为, ,计算出一条刀具运动的轨迹线使得加工的刀具以一定的速度通过每个刀位点。本发明通过设计如下通过、的参数曲线段实现插补计算。
这里为速度控制参数。
(24)
从而分段连续的曲线
将曲线(23)进行整理得
如果记
对于多坐标加工系统,设
那么
于是
二、单坐标插补器CCU3与CCU2的设计
本发明与已有技术相比,具有可高速计算并能产生高精度结果的、适合于以及芯片级并行流水可重构计算的、能满足不断发展的工业需求的优点。
附图说明:
图1为本发明CU3的结构示意图;
图2为本发明CU3B的结构示意图;
图3为本发明T32的结构示意图;
图4为本发明CU2的结构示意图;
图5为本发明CU2B的结构示意图;
图6为本发明B3TC的结构示意图;
图7为本发明CU 1/2 的结构示意图;
图8为本发明RCU3的结构示意图;
图9为本发明F3的结构示意图;
图10为本发明CU3B-RCU3的结构示意图;
图11为本发明B2TQ的结构示意图;
图12为本发明CU 1/2 的结构示意图;
图13为本发明F2的结构示意图;
图14为本发明RCU2的结构示意图;
图15为本发明CU2B-RCU2的结构示意图;
图16为本发明CCU3的结构示意图;
图17为本发明CCU2的结构示意图;
图18为本发明的中分计算满二叉树模型;
图19 为本发明的相邻层与相邻点位的关系示意图;
图20为本发明的De Castejlau的中分计算模型。
具体实施方式:
现结合附图和实施例对本发明作进一步详细描述:
如图1、2所示,本发明的CNC插补的一种并行流水计算装置是这样实现的,包括由数个计算单元CU3构成的并行/流水计算构件CU3B、数据存储器,
计算单元CU3包括九个分转器、六个加法器、两个右移1位的移位器、两个右移2位的移位器、一个右移3位的移位器,
1分转器、2分转器、3分转器、4分转器的输入端分别与四个β 0、β 1、β 2、β 3数据输入端相连,1分转器的一个输出端与九个数据输出端中的β 0 l数据输出端相连,1分转器的另一个输出端与10加法器一个输入端相连,2分转器的2个输出端分别与10加法器另一个输入端、11加法器一个输入端相连,3分转器的2个输出端分别与11加法器另一个输入端、12加法器一个输入端相连,4分转器的2个输出端分别与12加法器另一个输入端、β 0 r数据输出端相连,10加法器、11加法器、12加法器的输出端分别与5分转器、6分转器、7分转器的输入端相连,5分转器的一个输出端与16右移1位的移位器输入端相连,5分转器的另一个输出端与13加法器的一个输入端相连,6分转器的两个输出端分别与13加法器的另一个输入端、14加法器的一个输入端相连,7分转器的一个输出端与17右移1位的移位器输入端相连,7分转器的另一个输出端与14加法器的另一个输入端相连,13加法器、14加法器的输出端分别与8分转器、9分转器的输入端相连,8分转器的一个输出端与18右移2位的移位器的输入端相连,8分转器的另一个输出端与15加法器的一个输入端相连,9分转器的另一个输出端与19右移2位的移位器的输入端相连,9分转器的另一个输出端与15加法器的另一个输入端相连,15加法器的输出端与20右移3位的移位器的输入端相连,16右移1位的移位器、17右移1位的移位器的输出端分别与β 1 l数据输出端、β 1 r数据输出端相连,18右移2位的移位器、19右移2位的移位器分别与β 2 l数据输出端、β 2 r数据输出端相连,20右移3位的移位器的输出端分别与β 3 l数据输出端、β(0.5)数据输出端、β 3 r数据输出端相连,
上一个计算单元CU3的四个数据输出端β 0 l数据输出端、β 1 l数据输出端、β 2 l数据输出端、β 3 l数据输出端和四个数据输出端β 0 r数据输出端、β 1 r数据输出端、β 2 r数据输出端、β 3 r数据输出端分别与下面两个计算单元CU3的四个β 0、β 1、β 2、β 3数据输入端相连,从而由2n+1-1个计算单元CU3构成并行/流水计算构件CU3B,每个计算单元CU3的
β(0.5)数据输出端与数据存储器相连,n≥9。
如图3、4、5所示,计算经过每个点的刀具的速度的插补并行流水计算装置是这样实现的,包括T32计算装置、由数个计算单元CU2构成的并行/流水计算构件CU2B、数据存储器,
T32计算装置包括
两个分转器、三个减法器、三个3倍乘法器,
β 0数据输入端、β 3数据输入端分别与1减法器其中一输入端、3减法器其中一输入端相连,β 1数据输入端、β 2数据输入端分别与7分转器输入端、8分转器输入端相连,7分转器一输出端与1减法器另一输入端相连,7分转器另一输出端与2减法器的一输入端相连,8分转器一输出端与2减法器的另一输入端相连,8分转器另一输出端与3减法器的另一输入端相连,1减法器的输出端、2减法器的输出端、3减法器的输出端分别与三个3倍乘法器的输入端相连,三个3倍乘法器的输出端分别与B0、B1、B2数据输出端相连,
计算单元CU2包括
5个分转器、三个加法器、两个右移1位的移位器、一个右移2位的移位器,
1分转器、2分转器、3分转器分别与T32计算装置的B0、B1、B2数据输出端相连,1分转器的一输出端与B0 l数据输出端相连,1分转器的另一输出端与6加法器一输入端相连,2分转器一输出端与6加法器另一输入端相连,2分转器另一输出端与7加法器一输入端相连,3分转器一输出端与7加法器另一输入端相连,3分转器另一输出端与B0 r数据输出端相连,6加法器输出端与4分转器输入端相连,7加法器输出端与5分转器输入端相连,4分转器一输出端与9右移1位的移位器输入端相连,4分转器另一输出端与8加法器一输入端相连,5分转器一输出端与11右移1位的移位器输入端相连,5分转器另一输出端与8加法器另一输入端相连,9右移1位的移位器输出端与B1 l数据输出端相连,11右移1位的移位器输出端与B1 r数据输出端相连,8加法器的输出端与10右移2位的移位器相连,10右移2位的移位器的输出端与B2 r数据输出端、B2 l数据输出端、B(0.5)数据输出端相连,
上一个计算单元CU2的三个数据输出端B0 l、B1 l、B2 l和三个数据输出端B0 r、B1 r、B2 r与下面两个计算单元CU2的B0、B1、B2数据输入端相连,从而由2n+1-1个计算单元CU2构成并行/流水计算构件CU2B,每个计算单元CU2的B(0.5)数据输出端与数据存储器相连,n≥9。
如图6、7、8、9、10所示,设置有B3TC计算单元、CU 1/2 计算单元以及在变量差为1/2n的相邻两个CU3计算单元间设置RCU3计算单元和相应CU3计算单元的变量计算单元,从而形成CU3B- RCU3计算单元,
B3TC计算单元包括
六个减法器、两个三倍乘法器、六个分转器,
9分转器输入端、10分转器输入端、11分转器输入端分别与β 0数据输入端、β 1数据输入端、β 2数据输入端相连,9分转器一输出端与a0输出端相连,9分转器另一输出端与1减法器一输入端相连,10分转器一输出端与1减法器另一输入端相连,10分转器另一输出端与2减法器一输入端相连,11分转器一输出端与2减法器另一输入端相连,11分转器另一输出端与3减法器一输入端相连,β 3数据输入端与3减法器另一输入端相连相连,1减法器输出端、2减法器输出端分别与12分转器输入端、13分转器输入端相连,12分转器一输出端与4减法器一输入端相连,12分转器另一输出端与7三倍乘法器输入端相连,13分转器一输出端与4减法器另一输入端相连,13分转器另一输出端与5减法器一输入端相连,3减法器输出端与5减法器另一输入端相连,4减法器输出端与14分转器输入端相连,14分转器一输出端与8三倍乘法器输入端相连,14分转器另一输出端与6减法器一输入端相连,5减法器输出端与6减法器另一输入端相连,7三倍乘法器输出端与a1输出端相连,8三倍乘法器输出端与a2输出端相连,6减法器与a3输出端相连,
CU 1/2 计算计算单元包括
六个减法器、三个加法器、两个三倍乘法器、一个右移3m可变移位器、一个右移2m可变移位器、一个右移m可变移位器、六个分转器、一个三路分转器,
15分转器、16分转器、17分转器输入端分别与β 0数据输入端、β 1数据输入端、β 2数据输入端相连,15分转器一输出端与13加法器一输入端相连,15分转器另一输出端与3减法器一输入端相连,16分转器一输出端与3减法器另一输入端相连,16分转器另一输出端与2减法器一输入端相连,17分转器一输出端与2减法器另一输入端相连,17分转器另一输出端与1减法器一输入端相连,β 3数据输入端与1减法器另一输入端相连,3减法器输出端、2减法器输出端分别与18分转器输入端、19分转器输入端相连,18分转器一输出端与8三倍乘法器输入端相连,18分转器另一输出端与5减法器一输入端相连,19分转器一输出端与5减法器另一输入端相连,19分转器另一输出端与4减法器一输入端相连,1减法器输出端与4减法器另一输入端相连,5减法器输出端与20分转器输入端相连,20分转器一输出端与7三倍乘法器输入端相连,20分转器另一输出端与6减法器一输入端相连,4减法器输出端与6减法器另一输入端相连,21三路分转器的输入端与m数据输入端相连,21三路分转器的三个输出端分别与11右移m可变移位器一输入端、10右移2m可变移位器一输入端、9右移3m可变移位器一输入端相连,8三倍乘法器输出端与11右移m可变移位器另一输入端相连,7三倍乘法器输出端与10右移2m可变移位器另一输入端相连,6减法器输出端与9右移3m可变移位器另一输入端相连,11右移m可变移位器输出端与13加法器另一输入端相连,10右移2m可变移位器输出端、9右移3m可变移位器输出端分别与12加法器两输入端相连,12加法器输出端、13加法器输出端分别与14加法器两输入端相连,14加法器输出端与β(1/2m)数据输出端相连,
RCU3计算计算单元包括
四个暂存器、一个右移m位的移位器、三个加法器、一个F3函数计算器、一个计数器控制器,
β(t0)数据输出端、β(1/2m)数据输出端、m数据输入端、相应CU3计算单元的变量计算单元的t0数据输出端分别与1暂存器输入端、2暂存器输入端、3暂存器输入端、4暂存器输入端相连,1暂存器输出端、2暂存器输出端分别与6加法器两输入端相连,3暂存器输出端分别与5右移m位的移位器输入端、F3函数计算器输入端相连,4暂存器输出端分别与7加法器一输入端、F3函数计算器输入端相连,5右移m位的移位器输出端与7加法器另一输入端,7加法器输出端4暂存器输入端相连,6加法器输出端、F3函数计算器输出端分别与8加法器输入端相连,8加法器输出端与数据存储器输入端相连,9计数器控制器控制输出与四个暂存器的控制输入、三个加法器的控制输入、F3函数计算器的控制输入相连,
F3函数计算器包括
三个暂存器、一个二倍乘法器、一个三倍乘法器、三个普通乘法器、三个可变右移位器、两个加法器、一个减法器,
a0数据输出、a2数据输出、a3数据输出、RCU3计算计算单元的4暂存器的输出端(数据t0)、RCU3计算计算单元的3暂存器的输出端(数据m)分别与2暂存器的输入端、4二倍乘法器输入端、5三倍乘法器输入端、1暂存器的输入端、3暂存器输入端相连,4二倍乘法器输出端、1暂存器的输出端分别与6普通乘法器的两输入端相连,5三倍乘法器输出端、1暂存器的输出端分别与7普通乘法器的两输入端相连,6普通乘法器输出端、3暂存器输出端分别与8可变右移位器的两输入端相连,7普通乘法器输出端、3暂存器输出端分别与9可变右移位器的两输入端相连,7普通乘法器输出端、1暂存器输出端分别与11普通乘法器的两输入端相连,8可变右移位器输出端、9可变右移位器输出端分别与10加法器的两输入端相连,11普通乘法器的输出端、3暂存器输出端分别与12可变右移位器输入端相连,10加法器输出端、12可变右移位器输出端分别与13加法器两输入端相连,13加法器输出端、2暂存器输出端分别与12加法器两输入端相连,12加法器输出端为F3函数计算器输出端。
将B3TC计算单元、CU 1/2 计算计算单元、相应CU3计算单元的变量计算单元组合成MA计算单元,MA计算单元的输出分别与各个RCU3计算单元的输入相连。
如图11、12、13、14、15所示,设置有B2TQ计算单元、CU 1/2 计算计算单元以及在变量差为1/2n的相邻两个CU2计算单元间设置RCU2计算单元和相应CU2计算单元的变量计算单元,从而形成CU2B- RCU2计算单元
B2TQ计算单元包括
三个减法器、一个二倍乘法器、三个二路分转器,
B0数据输出、B1数据输出、B3数据输出分别与5二路分转器的输入端、6二路分转器的输入端、2减法器一输入端相连,5二路分转器的一输出端与A0数据输出端相连,5二路分转器的另一输出端与1减法器一输入端相连,6二路分转器的两输出端分别与1减法器另一输入端、2减法器另一输入端相连,1减法器输出端与7二路分转器的输入端相连,7二路分转器的一输出端、2减法器输出端分别与3减法器的两输入端相连,7二路分转器的另一输出端与4二倍乘法器输入端相连,4二倍乘法器输出端、3减法器输出端分别与A1数据输出端、A2数据输出端相连,
CU 1/2 计算计算单元包括
6个减法器、两个加法器、一个二倍乘法器、一个三倍乘法器、两个可变移位器,5个二路分转器,
β 0数据输出、β 1数据输出、β 2数据输出、β 3数据输出分别与3减法器一输入端、15二路分转器输入端、16二路分转器输入端、1减法器一输入端相连,15二路分转器两输出端分别与3减法器另一输入端、2减法器一输入端相连,16二路分转器两输出端分别与2减法器另一输入端、1减法器另一输入端相连,2减法器输出端与17二路分转器输入端相连,3减法器输出端与18二路分转器输入端相连,1减法器输出端与4减法器一输入端相连,17二路分转器两输出端分别与4减法器另一输入端、5减法器一输入端相连,18二路分转器两输出端分别与5减法器另一输入端、13加法器一输入端相连,5减法器输出端与19二路分转器输入端相连,19二路分转器两输出端分别与7二倍乘法器输入端、6减法器一输入端相连,4减法器输出端与6减法器另一输入端相连,m数据输出与20二路分转器输入端相连,20二路分转器两输出端分别与9可变移位器一输入端、10可变移位器一输入端相连,6减法器输出端、7二倍乘法器输出端分别与9可变移位器另一输入端、10可变移位器另一输入端相连,9可变移位器输出端、10可变移位器输出端分别与12加法器两输入端相连,12加法器输出端与13加法器另一输入端相连,13加法器输出端与14三倍乘法器输入端相连,14三倍乘法器输出端与β′(1/2m)数据输出相连,
RCU2计算单元包括
四个暂存器、一个右移m位的移位器、三个加法器、一个F3函数计算器、一个计数器控制器,
β′(t0)数据输出端、β′(1/2m)数据输出端、m数据输入端、相应CU2计算单元的变量计算单元的t0数据输出端分别与1暂存器输入端、2暂存器输入端、3暂存器输入端、4暂存器输入端相连,1暂存器输出端、2暂存器输出端分别与6加法器两输入端相连,3暂存器输出端分别与5右移m位的移位器输入端、F2函数计算器输入端相连,4暂存器输出端分别与7加法器一输入端、F2函数计算器输入端相连,5右移m位的移位器输出端与7加法器另一输入端,7加法器输出端4暂存器输入端相连,6加法器输出端、F2函数计算器输出端分别与8加法器输入端相连,8加法器输出端与数据存储器输入端相连,9计数器控制器控制输出与四个暂存器的控制输入、三个加法器的控制输入、F2函数计算器的控制输入相连,
F2函数计算器包括
一个六倍乘法器、一个普通乘法器、2个暂存器、一个可变右移位器、一个减法器,
A1数据输出、A 3数据输出、RCU3计算计算单元的4暂存器的输出端(数据t0)、RCU3计算计算单元的3暂存器的输出端(数据m)分别与3暂存器的输入端、1六倍乘法器输入端、2普通乘法器一输入端、4暂存器的输入端相连,1六倍乘法器输出端与2普通乘法器另一输入端相连,2普通乘法器输出端与5可变右移位器一输入端相连,4暂存器的输出端与5可变右移位器另一输入端相连,3暂存器的输出端、5可变右移位器的输出端分别与6减法器的两输入端相连,6减法器的输出端为F2函数计算器输出端。
将B2TQ计算单元、CU 1/2 计算计算单元、相应CU2计算单元的变量计算单元组合成MA ′计算单元,MA ′计算单元的输出分别与各个RCU2计算单元的输入相连。
如图16所示,CCU3的计算单元包括
三个CU3B或者三个CU3B-RCU3、两个乘法器、一个加法器、一个减法器、存储器,
BZ0(t)数据输出、BZ1(t)数据输出、 [BZ(t)](j)数据输出分别与5CU3B或者CU3B-RCU3的输入端、6 CU3B或者CU3B-RCU3的输入端、7 CU3B或者CU3B-RCU3的输入端相连,5CU3B或者CU3B-RCU3输出端、6 CU3B或者CU3B-RCU3输出端、7 CU3B或者CU3B-RCU3输出端分别与1乘法器一输入端、2乘法器一输入端、4减法器一输入端相连,Xi j数据输出、Xi+1 j数据输出分别与1乘法器另一输入端、2乘法器另一输入端相连,1乘法器输出端、2乘法器输出端分别与3加法器两输入端相连,3加法器输出端与4减法器另一输入端相连,4减法器输出端与存储器相连。
如图17所示,CCU2的计算单元包括三个CU2B或者三个CU2B-RCU2、两个乘法器、一个加法器、一个减法器、存储器,
BZ0 /(t)数据输出、BZ1 /(t)数据输出、 [BZ/(t)](j)数据输出分别与5CU2B或者CU2B-RCU2的输入端、6 CU2B或者CU2B-RCU2的输入端、7 CU2B或者CU2B-RCU2的输入端相连,5CU2B或者CU2B-RCU2输出端、6 CU2B或者CU2B-RCU2输出端、7 CU2B或者CU2B-RCU2输出端分别与1乘法器一输入端、2乘法器一输入端、4减法器一输入端相连,Xi j数据输出、Xi+1 j数据输出分别与1乘法器另一输入端、2乘法器另一输入端相连,1乘法器输出端、2乘法器输出端分别与3加法器两输入端相连,3加法器输出端与4减法器另一输入端相连,4减法器输出端与存储器相连。
Claims (10)
1.一种CNC插补的一种并行流水计算装置,其特征在于包括由数个计算单元CU3构成的并行/流水计算构件CU3B、数据存储器,
计算单元CU3包括
六个加法器、两个右移1位的移位器、两个右移2位的移位器、一个右移3位的移位器,
β 0数据输入端分别与β 0 l数据输出端、10加法器一个输入端相连,β 1数据输入端分别与10加法器另一个输入端、11加法器一个输入端相连,β 2数据输入端分别与11加法器另一个输入端、12加法器一个输入端相连,β 3数据输入端分别与12加法器另一个输入端、β 0 r数据输出端相连,10加法器输出端分别与16右移1位的移位器输入端、13加法器的一个输入端相连,11加法器输出端分别与13加法器的另一个输入端、14加法器的一个输入端相连,12加法器输出端分别与17右移1位的移位器输入端、14加法器的另一个输入端相连,13加法器输出端分别与18右移2位的移位器的输入端、15加法器的一个输入端相连,14加法器输出端分别与19右移2位的移位器的输入端、15加法器的另一个输入端相连,15加法器的输出端与20右移3位的移位器的输入端相连,16右移1位的移位器、17右移1位的移位器的输出端分别与β 1 l数据输出端、β 1 r数据输出端相连,18右移2位的移位器、19右移2位的移位器分别与β 2 l数据输出端、β 2 r数据输出端相连,20右移3位的移位器的输出端分别与β 3 l数据输出端、β(0.5)数据输出端、β 3 r数据输出端相连,
上一个计算单元CU3的四个数据输出端β 0 l数据输出端、β 1 l数据输出端、β 2 l数据输出端、β 3 l数据输出端和四个数据输出端β 0 r数据输出端、β 1 r数据输出端、β 2 r数据输出端、β 3 r数据输出端分别与下面两个计算单元CU3的四个β 0、β 1、β 2、β 3数据输入端相连,从而由2n-1个计算单元CU3构成并行/流水计算构件CU3B,每个计算单元CU3的
β(0.5)数据输出端与数据存储器相连。
2.根据权利要求1所述的CNC插补的一种并行流水计算装置,其特征在于n≥9。
3.根据权利要求1或2所述的CNC插补的一种并行流水计算装置,其特征在于计算经过每个点的刀具的速度的插补并行流水计算装置是这样实现的,包括T32计算装置、由数个计算单元CU2构成的并行/流水计算构件CU2B、数据存储器,
T32计算装置包括
三个减法器、三个3倍乘法器,β 0数据输入端、β 3数据输入端分别与1减法器其中一输入端、3减法器其中一输入端相连,β 1数据输入端分别与1减法器另一输入端、2减法器的一输入端相连,β 2数据输入端分别与2减法器的另一输入端、3减法器的另一输入端相连,1减法器的输出端、2减法器的输出端、3减法器的输出端分别与三个3倍乘法器的输入端相连,三个3倍乘法器的输出端分别与B0、B1、B2数据输出端相连,
计算单元CU2包括
三个加法器、两个右移1位的移位器、一个右移2位的移位器,T32计算装置的B0数据输出端分别与B0 l数据输出端、6加法器一输入端相连,T32计算装置的B1数据输出端分别与6加法器另一输入端、7加法器一输入端相连,T32计算装置的B2数据输出端分别与7加法器另一输入端、B0 r数据输出端相连,6加法器输出端分别与9右移1位的移位器输入端、8加法器一输入端相连,7加法器输出端分别与11右移1位的移位器输入端、8加法器另一输入端相连,9右移1位的移位器输出端与B1 l数据输出端相连,11右移1位的移位器输出端与B1 r数据输出端相连,8加法器的输出端与10右移2位的移位器相连,10右移2位的移位器的输出端与B2 r数据输出端、B2 l数据输出端、B(0.5)数据输出端相连,
上一个计算单元CU2的三个数据输出端B0 l、B1 l、B2 l和三个数据输出端B0 r、B1 r、B2 r与下面两个计算单元CU2的B0、B1、B2数据输入端相连,从而由2n-1个计算单元CU2构成并行/流水计算构件CU2B,每个计算单元CU2的B(0.5)数据输出端与数据存储器相连。
4.根据权利要求3所述的CNC插补的一种并行流水计算装置,其特征在于n≥9。
5.根据权利要求1或2所述的CNC插补的一种并行流水计算装置,其特征在于设置有B3TC计算单元、CU 1/2 计算单元以及在变量差为1/2n的相邻两个CU3计算单元间设置RCU3计算单元和相应CU3计算单元的变量计算单元,从而形成CU3B- RCU3计算单元,
B3TC计算单元包括
六个减法器、两个三倍乘法器,β 0数据输入端分别与a0输出端、1减法器一输入端相连,β 1数据输入端分别与1减法器另一输入端、2减法器一输入端相连,β 2数据输入端分别与2减法器另一输入端、3减法器一输入端相连,β 3数据输入端与3减法器另一输入端相连,1减法器输出端分别与4减法器一输入端、7三倍乘法器输入端相连,2减法器输出端分别与4减法器另一输入端、5减法器一输入端相连,3减法器输出端与5减法器另一输入端相连, 4减法器输出端分别与8三倍乘法器输入端、6减法器一输入端相连,5减法器输出端与6减法器另一输入端相连,7三倍乘法器输出端与a1输出端相连,8三倍乘法器输出端与a2输出端相连,6减法器与a3输出端相连,
CU 1/2 计算计算单元包括
六个减法器、三个加法器、两个三倍乘法器、一个右移3m可变移位器、一个右移2m可变移位器、一个右移m可变移位器,
β 0数据输入端分别与13加法器一输入端、3减法器一输入端相连,
β 1数据输入端分别与3减法器另一输入端、2减法器一输入端相连,β 2数据输入端分别与2减法器另一输入端、1减法器一输入端相连,β 0数据输入端与1减法器另一输入端相连,3减法器输出端分别与8三倍乘法器输入端、5减法器一输入端相连,2减法器输出端分别与5减法器另一输入端、4减法器一输入端相连,1减法器输出端与4减法器另一输入端相连,5减法器输出端分别与7三倍乘法器输入端、6减法器一输入端相连,4减法器输出端与6减法器另一输入端相连,m数据输入端分别与11右移m可变移位器一输入端、10右移2m可变移位器一输入端、9右移3m可变移位器一输入端相连,8三倍乘法器输出端与11右移m可变移位器另一输入端相连,7三倍乘法器输出端与10右移2m可变移位器另一输入端相连,6减法器输出端与9右移3m可变移位器另一输入端相连,11右移m可变移位器输出端与13加法器另一输入端相连,10右移2m可变移位器输出端、9右移3m可变移位器输出端分别与12加法器两输入端相连,12加法器输出端、13加法器输出端分别与14加法器两输入端相连,14加法器输出端与β(1/2m)数据输出端相连,
RCU3计算计算单元包括
四个暂存器、一个右移m位的移位器、三个加法器、一个F3函数计算器、一个计数器控制器,
β(t0)数据输出端、β(1/2m)数据输出端、m数据输入端、相应CU3计算单元的变量计算单元的t0数据输出端分别与1暂存器输入端、2暂存器输入端、3暂存器输入端、4暂存器输入端相连,1暂存器输出端、2暂存器输出端分别与6加法器两输入端相连,3暂存器输出端分别与5右移m位的移位器输入端、F3函数计算器输入端相连,4暂存器输出端分别与7加法器一输入端、F3函数计算器输入端相连,5右移m位的移位器输出端与7加法器另一输入端,7加法器输出端4暂存器输入端相连,6加法器输出端、F3函数计算器输出端分别与8加法器输入端相连,8加法器输出端与数据存储器输入端相连,9计数器控制器控制输出与四个暂存器的控制输入、三个加法器的控制输入、F3函数计算器的控制输入相连,
F3函数计算器包括
三个暂存器、一个二倍乘法器、一个三倍乘法器、三个普通乘法器、三个可变右移位器、两个加法器、一个减法器,
a0数据输出、a2数据输出、a3数据输出、RCU3计算计算单元的4暂存器的输出端(数据t0)、RCU3计算计算单元的3暂存器的输出端(数据m)分别与2暂存器的输入端、4二倍乘法器输入端、5三倍乘法器输入端、1暂存器的输入端、3暂存器输入端相连,4二倍乘法器输出端、1暂存器的输出端分别与6普通乘法器的两输入端相连,5三倍乘法器输出端、1暂存器的输出端分别与7普通乘法器的两输入端相连,6普通乘法器输出端、3暂存器输出端分别与8可变右移位器的两输入端相连,7普通乘法器输出端、3暂存器输出端分别与9可变右移位器的两输入端相连,7普通乘法器输出端、1暂存器输出端分别与11普通乘法器的两输入端相连,8可变右移位器输出端、9可变右移位器输出端分别与10加法器的两输入端相连,11普通乘法器的输出端、3暂存器输出端分别与12可变右移位器输入端相连,10加法器输出端、12可变右移位器输出端分别与13加法器两输入端相连,13加法器输出端、2暂存器输出端分别与12加法器两输入端相连,12加法器输出端为F3函数计算器输出端。
6.根据权利要求5所述的CNC插补的一种并行流水计算装置,其特征在于将B3TC计算单元、CU 1/2 计算计算单元、相应CU3计算单元的变量计算单元组合成MA计算单元,MA计算单元的输出分别与各个RCU3计算单元的输入相连。
7.根据权利要求3所述的CNC插补的一种并行流水计算装置,其特征在于设置有B2TQ计算单元、CU 1/2 计算计算单元以及在变量差为1/2n的相邻两个CU2计算单元间设置RCU2计算单元和相应CU2计算单元的变量计算单元,从而形成CU2B- RCU2计算单元
B2TQ计算单元包括
三个减法器、一个二倍乘法器,
T32计算装置的B2数据输出端与2减法器一输入端相连,T32计算装置的B0数据输出端分别与A0数据输出端、1减法器一输入端相连,T32计算装置的B1数据输出端分别与1减法器另一输入端、2减法器另一输入端相连,1减法器输出端分别与3减法器的一输入端、4二倍乘法器输入端相连,2减法器输出端与3减法器的另一输入端相连,4二倍乘法器输出端、3减法器输出端分别与A1数据输出端、A2数据输出端相连,
CU 1/2 计算计算单元包括
6个减法器、两个加法器、一个二倍乘法器、一个三倍乘法器、两个可变移位器,
β 0数据输入端与3减法器一输入端相连,β 1数据输入端分别与3减法器另一输入端、2减法器一输入端相连,β 2数据输入端分别与2减法器另一输入端、1减法器一输入端相连,β 3数据输入端与1减法器另一输入端相连,1减法器输出端与4减法器一输入端相连,2减法器输出端分别与4减法器另一输入端、5减法器一输入端相连,3减法器输出端分别与5减法器另一输入端、13加法器一输入端相连,5减法器输出端分别与7二倍乘法器输入端、6减法器一输入端相连,4减法器输出端与6减法器另一输入端相连,m数据输入端,m数据输入端分别与9可变移位器一输入端、10可变移位器一输入端相连,6减法器输出端、7二倍乘法器输出端分别与9可变移位器另一输入端、10可变移位器另一输入端相连,9可变移位器输出端、10可变移位器输出端分别与12加法器两输入端相连,12加法器输出端与13加法器另一输入端相连,13加法器输出端与14三倍乘法器输入端相连,14三倍乘法器输出端与β′(1/2m)数据输出相连,
RCU2计算单元包括
四个暂存器、一个右移m位的移位器、三个加法器、一个F3函数计算器、一个计数器控制器,
β′(t0)数据输出端、β′(1/2m)数据输出端、m数据输入端、相应CU2计算单元的变量计算单元的t0数据输出端分别与1暂存器输入端、2暂存器输入端、3暂存器输入端、4暂存器输入端相连,1暂存器输出端、2暂存器输出端分别与6加法器两输入端相连,3暂存器输出端分别与5右移m位的移位器输入端、F2函数计算器输入端相连,4暂存器输出端分别与7加法器一输入端、F2函数计算器输入端相连,5右移m位的移位器输出端与7加法器另一输入端,7加法器输出端4暂存器输入端相连,6加法器输出端、F2函数计算器输出端分别与8加法器输入端相连,8加法器输出端与数据存储器输入端相连,9计数器控制器控制输出与四个暂存器的控制输入、三个加法器的控制输入、F2函数计算器的控制输入相连,
F2函数计算器包括
一个六倍乘法器、一个普通乘法器、2个暂存器、一个可变右移位器、一个减法器,
A1数据输出端、A 3数据输出端、RCU3计算计算单元的4暂存器的输出端(数据t0)、RCU3计算计算单元的3暂存器的输出端(数据m)分别与3暂存器的输入端、1六倍乘法器输入端、2普通乘法器一输入端、4暂存器的输入端相连,1六倍乘法器输出端与2普通乘法器另一输入端相连,2普通乘法器输出端与5可变右移位器一输入端相连,4暂存器的输出端与5可变右移位器另一输入端相连,3暂存器的输出端、5可变右移位器的输出端分别与6减法器的两输入端相连,6减法器的输出端为F2函数计算器输出端。
8.根据权利要求7所述的CNC插补的一种并行流水计算装置,其特征在于将B2TQ计算单元、CU 1/2 计算计算单元、相应CU2计算单元的变量计算单元组合成MA ′计算单元,MA ′计算单元的输出分别与各个RCU2计算单元的输入相连。
9.根据权利要求6或7或8所述的CNC插补的一种并行流水计算装置,其特征在于设置有CCU3的计算单元,CCU3的计算单元包括
三个CU3B或者三个CU3B-RCU3、两个乘法器、一个加法器、一个减法器、存储器,
BZ0(t)数据输出、BZ1(t)数据输出、 [BZ(t)](j)数据输出分别与5CU3B或者CU3B-RCU3的输入端、6 CU3B或者CU3B-RCU3的输入端、7 CU3B或者CU3B-RCU3的输入端相连,5CU3B或者CU3B-RCU3输出端、6 CU3B或者CU3B-RCU3输出端、7 CU3B或者CU3B-RCU3输出端分别与1乘法器一输入端、2乘法器一输入端、4减法器一输入端相连,Xi j数据输出、Xi+1 j数据输出分别与1乘法器另一输入端、2乘法器另一输入端相连,1乘法器输出端、2乘法器输出端分别与3加法器两输入端相连,3加法器输出端与4减法器另一输入端相连,4减法器输出端与存储器相连。
10.根据权利要求5所述的CNC插补的一种并行流水计算装置,其特征在于设置有CCU3的计算单元,CCU3的计算单元包括
三个CU3B或者三个CU3B-RCU3、两个乘法器、一个加法器、一个减法器、存储器,
BZ0(t)数据输出、BZ1(t)数据输出、 [BZ(t)](j)数据输出分别与5CU3B或者CU3B-RCU3的输入端、6 CU3B或者CU3B-RCU3的输入端、7 CU3B或者CU3B-RCU3的输入端相连,5CU3B或者CU3B-RCU3输出端、6 CU3B或者CU3B-RCU3输出端、7 CU3B或者CU3B-RCU3输出端分别与1乘法器一输入端、2乘法器一输入端、4减法器一输入端相连,Xi j数据输出、Xi+1 j数据输出分别与1乘法器另一输入端、2乘法器另一输入端相连,1乘法器输出端、2乘法器输出端分别与3加法器两输入端相连,3加法器输出端与4减法器另一输入端相连,4减法器输出端与存储器相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010593567.6A CN102023840B (zh) | 2010-12-17 | 2010-12-17 | Cnc插补的一种并行流水计算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010593567.6A CN102023840B (zh) | 2010-12-17 | 2010-12-17 | Cnc插补的一种并行流水计算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102023840A true CN102023840A (zh) | 2011-04-20 |
CN102023840B CN102023840B (zh) | 2014-03-19 |
Family
ID=43865165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010593567.6A Active CN102023840B (zh) | 2010-12-17 | 2010-12-17 | Cnc插补的一种并行流水计算装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102023840B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103513613A (zh) * | 2013-09-30 | 2014-01-15 | 佛山科学技术学院 | 高速cnc插补计算方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1102890A (zh) * | 1994-07-02 | 1995-05-24 | 华中理工大学 | 可对曲面轮廓直接插补的cnc系统 |
CN101609326A (zh) * | 2008-06-20 | 2009-12-23 | 鸿富锦精密工业(深圳)有限公司 | 加减速控制装置及加减速控制方法 |
-
2010
- 2010-12-17 CN CN201010593567.6A patent/CN102023840B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1102890A (zh) * | 1994-07-02 | 1995-05-24 | 华中理工大学 | 可对曲面轮廓直接插补的cnc系统 |
CN101609326A (zh) * | 2008-06-20 | 2009-12-23 | 鸿富锦精密工业(深圳)有限公司 | 加减速控制装置及加减速控制方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103513613A (zh) * | 2013-09-30 | 2014-01-15 | 佛山科学技术学院 | 高速cnc插补计算方法 |
CN103513613B (zh) * | 2013-09-30 | 2016-08-17 | 佛山科学技术学院 | 高速cnc插补计算方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102023840B (zh) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101201644B (zh) | 指数处理方法与系统 | |
CN101539769B (zh) | 基于二次b样条曲线对g01代码的拟合及插补方法 | |
CN102298359B (zh) | 一种数控系统中加减速过渡平滑控制方法 | |
CN102681815B (zh) | 用加法器树状结构的有符号乘累加算法的方法 | |
CN102945224A (zh) | 基于fpga的高速可变点fft处理器及其处理方法 | |
CN103744346B (zh) | 一种电子凸轮曲线生成方法 | |
CN104182571B (zh) | 基于Delaunay和GPU的Kriging插值方法 | |
CN103116599A (zh) | 一种基于改进Bloom Filter结构的城市海量数据流快速冗余消除方法 | |
CN101604306A (zh) | 基于fpga的列选主元lu分解方法 | |
CN102184161A (zh) | 基于余数系统的矩阵求逆装置及方法 | |
Konobrytskyi et al. | 5-Axis tool path planning based on highly parallel discrete volumetric geometry representation: Part I contact point generation | |
CN103258300A (zh) | 设计火力发电厂电缆通道中电缆桥架的方法 | |
CN103106313B (zh) | 轧后件顺序重构方法 | |
CN102375721A (zh) | 一种矩阵乘法运算方法、图形处理器和电子设备 | |
Zhang et al. | The hardware realization of the bicubic interpolation enlargement algorithm based on FPGA | |
CN104504205B (zh) | 一种对称fir算法的并行化二维分割方法及其硬件结构 | |
CN101082858A (zh) | 一种cordic算法的实现装置 | |
CN112732630A (zh) | 针对深度学习的浮点矩阵乘算子众核并行优化方法 | |
CN103176948B (zh) | 一种低成本的单精度初等函数运算加速器 | |
CN102023840A (zh) | Cnc插补的一种并行流水计算装置 | |
CN201892938U (zh) | Cnc插补的一种并行流水计算装置 | |
CN104050148A (zh) | 快速傅里叶变换加速器 | |
CN103744352A (zh) | 一种基于fpga的三次b样条曲线的硬件插补器 | |
Kouda et al. | Improved method of cell placement with symmetry constraints for analog IC layout design | |
CN102073474A (zh) | Cnc插补的一种并行流水计算方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20180202 Address after: 510060 Building No. 22, Yuexiu District construction road, Guangzhou, Guangdong Province, room 817 Patentee after: Creative Technology (Guangzhou) Co., Ltd. Address before: 528000 Jiangwan Road, Chancheng District, Guangdong, No. 18, No. Patentee before: Foshan Science &. Technology College |
|
TR01 | Transfer of patent right |