CN102016913A - 硬件式矢量图形加速器 - Google Patents
硬件式矢量图形加速器 Download PDFInfo
- Publication number
- CN102016913A CN102016913A CN2009801139127A CN200980113912A CN102016913A CN 102016913 A CN102016913 A CN 102016913A CN 2009801139127 A CN2009801139127 A CN 2009801139127A CN 200980113912 A CN200980113912 A CN 200980113912A CN 102016913 A CN102016913 A CN 102016913A
- Authority
- CN
- China
- Prior art keywords
- buffer
- vector
- module
- vector graphics
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 61
- 238000012545 processing Methods 0.000 claims abstract description 45
- 238000002156 mixing Methods 0.000 claims abstract description 33
- 230000001133 acceleration Effects 0.000 claims abstract description 17
- 239000000872 buffer Substances 0.000 claims description 122
- 230000008569 process Effects 0.000 claims description 42
- 230000015654 memory Effects 0.000 claims description 20
- 238000005516 engineering process Methods 0.000 claims description 14
- 238000011282 treatment Methods 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 11
- 230000003139 buffering effect Effects 0.000 claims description 10
- 238000010276 construction Methods 0.000 claims description 9
- 238000013461 design Methods 0.000 claims description 7
- 230000000977 initiatory effect Effects 0.000 claims description 5
- 238000012163 sequencing technique Methods 0.000 claims description 5
- 230000008521 reorganization Effects 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- 230000000007 visual effect Effects 0.000 claims description 4
- 238000010237 hybrid technique Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 abstract 1
- 239000003973 paint Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
Abstract
本发明公开一种技术、装置及系统，具体公开一种硬件式矢量加速器。硬件式图像加速器包括与控制器连接的处理图形模块。所述图形处理模块包括按照从所述控制器接收的一个或多个命令为实施2D矢量图形加速以管线结构相互连接的栅格化设置模块、剪裁模块、画板生成模块、阿尔法蒙版模块及混合模块中的至少一个。
Description
技术领域
本发明涉及一种移动通信终端的应用程序处理器。
背景技术
矢量图形是，通过一系列命令或者数学式将线或者形状分布在给定的2维或者3维空间制作出的目标对象的数码图像。物理学所指矢量是指同时具备大小和方向的数学对象，可矢量图形中的矢量是指与点阵图(Bitmap)相对应的图像格式方法。即，矢量图形以一系列的矢量描述形态创作出作为用户创作活动成果的图形文件并加以存储。
例如，为了画一条线，可以通过将连接在一起的一连串点的位置信息存储在矢量图形文件里，以代替画线所需的比特。因此，矢量图形文件比起点阵图像文件或者光栅图像(Raster Image)文件，具有可以显著减少文件大小的优点。而且，矢量图形文件比起光栅图像文件更容易修改。
矢量图形包括可缩放矢量图形(SVG：Scalable Vector Graphic)，如用于在一幅图像上执行图形处理的可扩展标记语言(XML：Extensible Markup Language)应用程序。所述SVG是基于W3C(WorldWide Web Consortium)提议的XML的图形标准，其接纳了XML的开放性、互用性等所有优点，且可以与SMIL、GML、MathML等其它XML语言结合应用于各种网络应用程序，更可以依据实时数据制作出高品质动态图像。
发明内容
技术方案
本发明提供了一种硬件式矢量图形加速器，一种应用程序处理器以及一种包括所述硬件式矢量图形加速器和所述应用程序处理器执行的图形加速方法的终端。在所述硬件式矢量图像加速器中，通过将应用程序处理器中开放式矢量图形的各个管线(Pipe Line)设计成硬件，从而增强矢量图形处理性能，且可以通过支持开放式矢量图形加速应用程序的API标准，软件渲染时使用的直接使用通常用在执行软件渲染的开放式矢量图形的内容。
一实施例中，硬件式图形加速器包括与控制器连接的图形处理模块。所述图形处理模块包括按照从所述控制器接收的一个或多个命令实施2D矢量图形的加速、以管线结构相互连接的栅格化设置模块、剪裁模块、画板生成模块、阿尔法蒙版模块及混合模块中的至少一个。
为了实现本发明的上述目的，可以选择性地包括一个或多个以下特征。所述控制器包括处理及解析用于指示所述图形处理模块进行2D矢量图形加速所需一个或多个命令和矢量图形数据的命令内核及解析器；所述命令内核及解析器与设置有存储所述一个或多个命令所需的若干个寄存器的寄存器组相连接。所述控制器进一步包括缓存存储器、缓存控制器、缓存器内核、缓冲控制器以及像素缓冲器；该缓存存储器由分别与所述画板生成模块、所述阿尔法蒙版模块及所述混合模块连接的专用缓存器组成；该缓存控制器依据缓存器内核的一个或多个命令控制各个专用缓存器且与所述缓存存储器连接；该缓存器内核处理用于指示控制所述缓存器所需的所述缓存控制器的一个或多个命令且与所述缓存控制器连接；该缓冲控制器依据从所述缓存器内核接收的一个或多个不同的命令来控制像素缓冲器且与缓存器内核连接；所述像素缓冲器接受所述缓冲控制器的控制且为了存储最终像素数据与所述缓冲控制器连接。所述图形处理模块用于处理基于业界标准组织(Khronos Group)的开放式矢量图形加速器API标准的内容。所述加速器具有符合开放式矢量图形管线结构的API，并且所述开放式矢量图形加速器和图形加速器之间的接口相吻合。
另一实施例中，矢量图形加速应用程序处理器包括寄存器组、控制器和硬件式矢量图形加速器；该寄存器组具备存储着矢量图数据矢量图形加速所需的一个或多个命令的若干个寄存器；该控制器与所述寄存器组连接且处理及解析一个或多个已存储的命令和矢量图形数据的一个或多个命令内核及解析器；该硬件式矢量图形加速器与所述控制器连接，并从所述命令内核及解析器接收已被处理及解析的一个或多个命令、以硬件方式处理所述矢量图形数据的矢量图形加速。
为了实现本发明的上述目的，可以选择性地包括一个或多个以下特征。所述硬件式矢量图形加速器包括一个图形处理模块中该图形处理模块中至少包括以管线结构连接在一起的栅格化设置模块、剪裁模块、画板生成模块、阿尔法蒙版模块模块及混合(blending)模块中的至少一个；所述图形处理模块依据从所述命令内核及解析器接收已被解析及处理的一个或多个的命令而运行。所述矢量图形加速应用程序处理器进一步包括缓存存储器、缓存控制器、缓存器内核、缓冲控制器以及像素缓冲器；该缓存存储器由分别与所述画板生成模块、所述阿尔法蒙版模块及所述混合模块连接的专用缓存器组成；该缓存控制器依据缓存器内核的一个或多个命令控制各个专用缓存器且与所述缓存存储器连接；该缓存器内核处理用于指示控制所述缓存器所需的所述缓存控制器的一个或多个命令且与所述缓存控制器连接；该缓冲控制器依据从所述缓存器内核接收的一个或多个不同的命令来控制像素缓冲器且与缓存器内核连接；所述像素缓冲器接受所述缓冲控制器的控制且为了存储最终像素数据与所述缓冲控制器连接。所述命令内核及解析器和缓存器内核通过高性能总线(AHB，AdvancedHigh-performance Bus)从属设备及主控设备分别与处理器内核连接。所述矢量图形加速器包括为了处理矢量图形数据参照存储在所述寄存器组的各个数值，按照所述画板生成模块内各个处理器的形态生成矢量路径数据的路径生成模块，所述路径生成模块的路径段命令包括直线命令、贝塞尔曲线命令及椭圆弧命令。所述路径生成模块为了将重组直线应用于填充规则之中，通过合并排序算法对重组直线进行排序。所述画板生成模块内的处理器包括处理实体颜色的实体部、图像部、式样部、线性梯度部及径向梯度部。所述混合模块包括混合处理所需的、由混合模式部及混合图像模式部组成的模式部。所述画板生成模块的处理器和混合模块的所述模式部分别使用遵循业界标准组织(Khronos Group)的开放式矢量图形加速器API标准的颜色处理工艺及混合处理工艺，实施颜色处理及混合处理。
在又另一实施例中，矢量加速方法包括检测矢量图形加速应用程序处理器状态的步骤、当检测到所述矢量图形加速应用程序处理器为空闲状态时，初始化所述矢量图形加速应用程序处理器的硬件式图像加速器的步骤、为了实现矢量图形数据的加速控制所述初始化硬件式矢量图形加速器的步骤以及停止所述矢量图形加速器运行的步骤。
为了实现本发明的上述目的，可以选择性地包括一个或多个以下特征。所述矢量图形数据加速的方法包括检查实用于所述矢量图形加速的缓存器的状态来决定是否重新处理已处理命令的步骤、剪裁所述矢量图形数据以剪裁掉不需要的图形部分的步骤以及为了处理颜色，渲染处理经过剪裁处理的矢量图形的步骤。根据环路设计并参考矢量图形数据每帧的寄存器值，可实施检测所述矢量图形加速应用程序处理器状态的步骤、实施所述剪裁处理的步骤和关闭矢量加速器运行的步骤。实施检测所述矢量图形加速应用程序处理器的状态的步骤之后，进一步包括清除帧缓冲的步骤。所述矢量图形数据的加速步骤是通过所述矢量图形加速应用程序处理器具有的命令内核及解析器发出的一个或多个命令实现初始化的硬件式矢量图形加速器实施。所述矢量图数据加速步骤是通过与所述命令内核及解析器连接的栅格化设置模块、剪裁模块、画板生成模块、阿尔法蒙版模块及混合模块实施，其中所述栅格化设置模块、剪裁模块、画板生成模块、阿尔法蒙版模块及混合模块在所述矢量图形加速器内根据管线结构相互连接。所述画板生成模块、所述阿尔法蒙版模块及所述混合模块分别与相应的缓存器连接，且为了实施所述矢量图形加速，可以包括通过所述命令内核及解析器处理及解析所述矢量图形数据及至少一个或多个的命令，并将最终像素数据存储在像素存储器的步骤、通过所述缓存器内核处理运行所述若干个缓存器及像素缓冲器所需命令的步骤、缓存控制器和缓冲控制器依据来自缓存器内核的命令分别控制所述各个缓存器及所述像素缓冲器的步骤。为了加速所述矢量图形数据，控制所述初始化硬件式矢量图形加速器的步骤参照存储着加速矢量图形所需的一个或多个命令的寄存器的数值，根据所述画板生成模块内各个处理器的形态通过路径生成模块生成路径程序段命令，为了将重组直线应用于填充规则之中，基于合并排序算法排序重组的直线。通过设置于所述画板生成模块内的实体部、图像部、式样部、线性梯度部和径向梯度部来实施颜色处理工艺，并通过设置于所述混合模块内的混合模式及混合图像模式实施混合处理工艺。所述画板生成模块的各个处理器及所述混合模块的各种模式通过遵循所述业界标准组织(Khronos Group)的开放式矢量图形API标准的处理颜色工艺及处理混合工艺实施所述颜色处理及混合处理。因此，在加速矢量图形前，使用与所述命令内核和解析器连接的硬件式矢量图形加速器，从而可以高速处理矢量图形。
有益效果
本说明书阐述的技术、装置及系统可以选择性地提供以下一个或多个优点。硬件式矢量图形加速器比现有软件式纯渲染处理的速度更快。处理速度的提高可以为移动终端环境提供理想的硬件式矢量图形加速器。
附图说明
图1A是本发明一实施例中矢量图形加速应用程序处理器的概略方框图；
图1B是图示本发明另一实施例中矢量图形加速应用程序处理器的概略方框图；
图2是进一步说明图1A中矢量图形加速应用程序处理器的方框图；
图3是进一步详细说明图2中生成2维矢量因素的若干个模块的方框图；
图4是本发明一实施例中矢量图形加速方法的流程图。
附图中，相同的符号指相同的要素。
具体实施方式
图1A是本发明一实施例的矢量图形加速应用程序处理器的概略方框图。如图1A所示，本实施例中矢量图形加速应用程序处理器包括用来处理加速矢量图形所需命令及数据的命令处理器2000、存储加速矢量图形所需命令的寄存器组3000以及接受命令处理器的命令以硬件方式处理所述矢量图形加速的硬件式矢量图形加速器1000。命令处理器2000是处理及解析存储于寄存器组3000的命令的部分，包括处理命令的命令内核和解析命令的命令解析器。所述命令处理器2000通过命令以硬件方式直接控制矢量图形加速器1000内各个模块。因此，每次以现有软件方式启动时，矢量图形加速器1000都能极其迅速地处理矢量图形，而无需使用特殊的硬件组件。命令处理器2000通过高性能总线(AHB，Advanced High-Performance Bus)从属设备与处理器内核连接，从处理器内核接收命令和数据。而且，矢量图形加速器1000为了处理矢量图形数据并生成相关的输出图形数据，设置有一个或多个图形处理模块。这里，为了便于说明，将命令处理器2000称作命令内核及解析器。
寄存器组3000是由存储着设置开放式矢量图形相关参数，诸如剪裁参数、矩型参数、画板类型参数、阿尔法蒙版状态标志参数、混合模式参数等若干种命令的寄存器组成。存储到所述寄存器组3000的命令是通过软件驱动器设置的基本值，其允许使用遵循业界标准组织(Khronos Group)开放式矢量图形加速器API标准的内容。
矢量图形加速器1000如上所述，是通过命令处理器2000直接接受控制的，以使加速器内部的图形处理模块以硬件方式处理矢量图形的图形加速器。矢量图形加速器也可以称作渲染引擎或者光栅引擎，可由于其包括处理图像所需的所有模块，因此以下统称其为矢量图形加速器。
如上所示，命令处理器2000通过AHB从属设备与处理器内核连接，从处理器内核接受命令和数据。图2和图3将进一步说明矢量图形加速器1000。
图1B是本发明另一实施例中矢量图形加速应用程序处理器的概略方框图。如图1B所示，本实施例中矢量图形加速应用程序处理器的结构类似于图1A中应用程序处理器的结构，除了寄存器组3000设置于矢量图形加速器1000a内的结构。所述寄存器组3000只要与命令处理器2000及矢量图形加速器1000a内各个模块连接，即可设置在应用程序处理器的任何位置。
图2是进一步说明图1A1B中矢量图形加速应用程序处理器的方框图。如图2所示，矢量图形加速应用程序处理器包括矢量图形加速器1000和通过缓存引擎显示的控制器10000。控制器10000包括上述图1A及图1B中进行说明的命令处理器2000、寄存器组(未示出)、像素缓冲器5000、缓存器6000以及控制缓存器6000和像素缓冲器5000的缓存及缓冲控制器4000。
矢量图形加速器1000包括栅格化设置模块1100、剪裁模块1200、画板生成模块1300、阿尔法蒙版模块1400和混合模块1500等图形处理模块。这些图形处理模块可以生成相应的图形数据。
所述矢量图形加速器1000中的各个模块以管线结构连接而实施图像处理。各个模块生成相应图像数据。通过混合模块1500输出的最终像素数据暂时存储在像素缓存器6400之后，为了将画面生成为影像，最终像素数据最终存储在像素缓冲器5000或者帧缓冲器(未示出)里。
这里，栅格化设置模块1100创建实施图形处理的目标对象的基本坐标值。剪裁模块1200对其检查出的不需要的图形部分进行剪裁。画板生成模块1300按照各个画板类型为对应的帧缓冲坐标分配颜色数值。阿尔法蒙版模块1400为了得到投射效果而实施阿尔法蒙版处理。混合模块1500生成两个图形结合的数据，例如，具有混合颜色效果的数据。通常情况下，将实施图形处理实际作业的画板生成模块1300、阿尔法蒙版模块1400和混合模块1500实施的图像处理称作渲染处理。
栅格化设置模块包括路径生成器模块1150。开放式矢量图形标准中路径段命令是大体上由针对真线、贝塞尔曲线、椭圆弧等的命令组成。所述路径段命令中贝塞尔曲线和椭圆弧被重组为直线线，所述若干个直线存储在路径生成器模块1150中以在其中采用填充规则。本实施例中采用合并排序法实施直线排序，以降低存储器存取频率，最大限度缩小缓存器的规格。
缓存器6000包括用于画板生成模块(300的图像缓存器6100、用于阿尔法蒙版模块1400的阿尔法蒙版模块缓存器6200、用于所述混合模块1500的阿尔法缓存器6300以及通过所述混合模块生成的最终像素数据的像素缓存器6400。所述图像、阿尔法蒙版模块及阿尔法缓存器6100、6200、6300向矢量图形加速器1000的相应模块提供处理图像所需的缓存数据。即，将从缓存器6000读取或记录的数据从缓存器6000中输出或输入到缓存器6000。
缓存及缓冲控制器4000包括控制缓存器6000缓存的缓存控制器4100、控制像素缓冲器5000的缓冲控制器4300以及向缓存控制器4100和缓冲控制器(4300传达控制命令的缓存器内核4200。即，缓存及缓冲控制器4000全面控制缓存器6000的各个缓存和像素缓冲器5000。
另外，如图2所示，命令处理器2000和缓存器内核4200分别通过AHB从属设备和主控设备与处理器内核(未图示)连接，接收处理器内核传达的加速图形所需的命令及数据。
图3是进一步说明图2中生成2维矢量因素的若干个模块的方框图，即，进一步说明了画板生成模块1300、阿尔法蒙版模块1400和混合模块1500。
如图3所示，首先，画板生成模块1300按照各种画板类型为相应的帧缓冲坐标分配颜色值。所述画板生成模块1300包括处理实体颜色的实体部1310、处理直线及径向梯度的线性梯度部1340及径向梯度部1350、图像部1320及式样部1330。
这里，实体部1310对于目标对象涂覆单一颜色，线性梯度部1340求得连接给定参数的两点(x0、y0)、(x1，y1)的直线和帧缓冲坐标之间的相关关系，并将计算结果映射到256个色带值。另外，径向梯度部1350将圆的中心点(cx、cy)、聚焦点(fx、fy)和半径r映射到色带值。式样部和图像部1320、1330插补给定图像而得到帧缓冲坐标对应的颜色。
平铺伸展部1325和伸展部1345根据画板生成模块1300内各个颜色处理器得到的颜色矢量因素处理平铺和伸展。平铺处理有反射、垫料、填充及反复处理，伸展处理有反射、垫料及反复处理。
阿尔法蒙版部1400检查寄存器的屏蔽标志，并利用从阿尔法蒙版模块缓存器6200读取到的阿尔法值实施蒙版程序。
混合模块1500是处理矢量图形加速器1000的最终像素混合的过程。矢量图形加速器1000根据画板类型分成混合模式1520和图像模式1540。如图3所示，各个模式可以实施多种类型的混合处理。
对于上述各个模块的功能，在开放式矢量API标准中已经做出了详细地规定。以下，不再详细说明处理颜色工艺或者处理混合工艺等。
如图2及图3所示，将本发明矢量图形加速应用程序处理器设计成可以使用遵循开放式矢量API标准的各种内容的模式.即，本发明应用程序处理器内矢量图形加速器按照业界标准组织(Khronos Group)的开放式矢量图形加速器管线形态设计API，且使所述开放式矢量图形加速器和图形加速器之间的接口相吻合。
图4是本发明一实施例中矢量图形加速方法的流程图，换言之，介绍了硬件矢量图形加速器的整体有限状态机(FSM，Finite StateMachine)。该FSM为了控制及驱动硬件，允许命令处理器在妥当时间从各种寄存器处读取命令和数据，从而提高矢量加速器的图形处理速度。
如图4所示，首先，检查硬件处理器的空闲状态S100。这里，检查空闲是指判断该硬件处理器是否运行。另外，硬件处理器是指包括上述硬件式矢量图形加速器的应用程序处理器。
硬件处理器处于空闲状态时，初始化硬件式矢量图形加速器S110。
其次，检查用于实施图形的缓存器的属性值S120。这里，检查属性值是指检查是否重新处理驱动过一次的命令。运行加速器之前检查属性值的原因在于，对于处理过一次的命令中反复的命令，不需要重新通过加速器进行处理，而是采用缓存数据立即快速处理。
检查属性值之后，实施只剪裁掉不需要的图形不分，留下需要的图形部分的剪裁处理S130过程。即，读取剪裁处理的数据并辨别状态之后，剪裁掉不需要的部分。
实施剪裁处理之后，矢量图形加速器实施实际上的图形处理作业，即，实施渲染处理S140。在上述内容中，参考图1至3进行了详细的说明。在此步骤中的图形处理矢量图加速器内各个模块与命令处理器及寄存器组连接，从而以硬件方式实施高速图像处理。这里，附图中将其称为渲染。该渲染处理是指生成除了栅格化设置及剪裁处理之外的2维矢量因素的画板生成、阿尔法蒙版及混合处理。
完成图形处理之后，停止矢量图形加速器的运行S150。根据寄存器的图形状态决定是否停止图形加速器的运行。如图4所示，停止矢量图加速器的运行时，判断是否需要实施另一种图形处理S160，且有必要时，重新返回到检查处理器是否处于空闲状态的步骤S100，没有必要时，终止图形处理。
而且，实施检查是否处于空闲状态的步骤S100之后，与图形处理分开单独实施去除帧缓冲的清除功能S170。在处理图像的过程中实施该清除功能，但完成图形处理之后，终止清除功能。
另外，如上所述，在实施各个步骤的过程中，检查空闲S100、清除功能S170及停止矢量图形加速器S150运行是从加速引擎按照不同的帧参照寄存器数值判断是否终止，且不终止时，继续实施功能。即，如图4所示，根据环路设计，继续实施上述步骤。
本发明中硬件式矢量图形加速器、包括该加速器的应用程序处理器以及该处理器中图形加速方法脱离现有软件渲染方式而设计出硬件处理器，且在移动通信终端的应用程序处理器支持加速器。从而克服软件渲染的局限性，提高运行速度，处理更优秀的高品质矢量内容。
而且，以硬件方式设计出矢量图的渲染部分(加速器)，按照当前国际上认定为标准的业界标准组织的开放式矢量图形的管线形态设计出硬件控制中的API，使硬件加速器之间的接口相吻合，从而驱动符合于开放式矢量API标准的各种矢量内容。
综上所述，本发明参考附图所示实施例进行了详细的说明，但上述实施例只用以举例说明本发明。本发明所属领域技术人员应当理解，可以对本发明实施各种变形和均等的其它实施例。因此，应该根据本发明权利要求书中阐述的技术思想确定本发明的真正的技术性权利要求范围。
技术效果
本发明涉及一种移动通信终端的应用程序处理器。本发明阐述的技术、装置及系统可以选择性地提供以下一个或多个优点。硬件式矢量图形加速器比起现有软件式纯渲染处理速度更快。处理速度的提高可以为移动终端环境提供理想的硬件式矢量图形加速器。
Claims (20)
1.一种硬件式矢量图形加速器，其特征在于：包括设置有以管线结构连接在一起的栅格化设置模块、剪裁模块、画板生成模块、阿尔法蒙版模块及混合模块中的至少一个图形处理模块，所述图形处理模块与控制器连接，并依据从所述控制器接收的一个或多个命令来实施2D矢量图形加速。
2.根据权利要求1所述的硬件式矢量图形加速器，其特征在于：所述控制器包括处理及解析用于指示2D矢量图加速所需的所述图形处理模块的所述一个或多个命令和矢量图形数据的命令内核及解析器；所述命令内核及解析器与设置有存储所述一个或多个命令所需的若干个寄存器的寄存器组连接。
3.根据权利要求2所述的硬件式矢量图形加速器，其特征在于：所述控制器包括缓存存储器、缓存控制器、缓存器内核、缓冲控制器以及像素缓冲器；该缓存存储器由分别与所述画板生成模块、所述阿尔法蒙版模块及所述混合模块连接的专用缓存器组成；该缓存控制器依据缓存器内核的一个或多个命令控制各个专用缓存器且与所述缓存存储器连接；该缓存器内核处理用于指示控制所述缓存器所需缓存控制器的一个或多个命令且与所述缓存控制器连接；该缓冲控制器依据从所述缓存器内核接收的一个或多个不同的命令来控制像素缓冲器且与缓存器内核连接；所述像素缓冲器接受所述缓冲控制器的控制且为了存储最终像素数据与所述缓冲控制器连接。
4.根据权利要求1所述的硬件式矢量图形加速器，其特征在于：所述图形处理模块处理遵循业界标准组织的开放式矢量图形加速器API标准的内容。
5.根据权利要求4所述的硬件式矢量图形加速器，其特征在于：依据所述开放式矢量图形加速器的管线结构设计出API，使所述开放式矢量图形加速器和图形加速器之间的接口相吻合。
6.一种矢量图形加速应用程序处理器，其特征在于：包括寄存器组、控制器和硬件式矢量图形加速器；该寄存器组设置有存储着矢量图形数据的矢量图形加速所需的一个或多个命令的若干个寄存器；该控制器设置有与所述寄存器组连接且处理及解析一个或多个已存储命令和矢量图形数据的一个或多个命令内核及解析器；该硬件式矢量图形加速器与所述控制器连接，并从所述命令内核及解析器处接收被处理及解析的一个或多个命令，以硬件方式处理所述矢量图形数据的矢量图加速。
7.根据权利要求6所述的矢量图形加速应用程序处理器，其特征在于：所述硬件式矢量图形设置有图形处理模块，该图形处理模块至少包括以管线结构连接在一起的栅格化设置模块、剪裁模块、画板生成模块、阿尔法蒙版模块及混合(blending)模块之一；所述图形处理模块从所述命令内核及解析器处接收被解析及处理的一个或多个命令。
8.根据权利要求7所述的矢量图形加速应用程序处理器，其特征在于：进一步包括缓存存储器、缓存控制器、缓存器内核、缓冲控制器以及像素缓冲器；该缓存存储器由分别与所述画板生成模块、所述阿尔法蒙版模块及所述混合模块连接的专用缓存器组成；该缓存控制器依据缓存器内核的一个或多个命令控制各个专用缓存器且与所述缓存存储器连接；该缓存器内核处理用于指示控制所述缓存器所需的所述缓存控制器的一个或多个命令且与所述缓存控制器连接；该缓冲控制器依据从所述缓存器内核接收的一个或多个另一命令来控制像素缓冲器且与缓存器内核连接；所述像素缓冲器接受所述缓冲控制器的控制且为了存储最终像素数据与所述缓冲控制器连接。
9.根据权利要求8所述的矢量图形加速应用程序处理器，其特征在于：所述命令内核及解析器和缓存器内核通过高性能总线从属设备及主控设备与处理器内核连接。
10.根据权利要求7所述的矢量图形加速应用程序处理器，其特征在于：所述矢量图形加速器包括为了处理矢量图形参照存储在所述寄存器组的各个数值，按照所述画板生成模块内各个处理器的形态生成矢量路径数据的路径生成模块，所述路径生成模块的路径段命令包括直线命令、贝塞尔曲线命令及椭圆弧命令，所述路径生成模块为了将重组直线应用于填充规则之中，通过合并排序式算法对重组直线进行排序。
11.根据权利要求7所述的矢量图形加速应用程序处理器，其特征在于：所述画板生成模块内所述处理器包括处理实体颜色的实体部、图像部、式样部、线性梯度部及径向梯度部，所述混合模块包括混合处理所需的混合模式及混合图像模式，所述画板生成模块的所述处理器和混合模块的所述模式通过遵循业界标准组织的开放式矢量图形加速器API标准的颜色处理工艺及混合处理工艺，来实施颜色处理及混合处理。
12.一种矢量图形加速方法，其特征在于：包括检测矢量图形加速应用程序处理器状态的步骤、当检测出所述矢量图形加速应用程序处理器为空闲(idle)状态时，初始化所述矢量图形加速应用程序处理器硬件式图形加速器的步骤、为了实现矢量图形数据加速，控制所述初始化硬件式矢量图形加速器的步骤以及停止所述矢量图形加速器运行的步骤。
13.根据权利要求12所述的矢量图形加速方法，其特征在于：所述矢量图形数据加速步骤包括检查用于所述矢量图形加速的缓存器的状态，来决定是否重新处理已处理过的命令的步骤、剪裁不需要的图形部分的剪裁所述矢量图形数据的步骤以及为了处理颜色，渲染处理经过剪裁处理的矢量图形的步骤。
14.根据权利要求13所述的矢量图形加速方法，其特征在于：检测所述矢量图形加速应用程序处理器状态的步骤、实施所述剪裁处理的步骤和关闭矢量加速器运行的步骤，上述步骤的实施依据环路设计并基于所述矢量图形数据每一帧的寄存器值。
15.根据权利要求12所述的矢量图形加速方法，其特征在于：在实施检测所述矢量图形加速应用程序处理器的状态的步骤之后，进一步包括清除帧缓冲的步骤。
16.根据权利要求12所述的矢量图形加速方法，其特征在于：所述矢量图形数据的加速步骤是通过依据设置于所述矢量图形加速应用程序处理器的命令内核及解析器发出的一个或多个命令实现初始化的硬件式矢量图形加速器来实施。
17.根据权利要求16所述的矢量图形加速方法，其特征在于：所述矢量图形数据加速步骤是通过与所述命令内核及解析器连接的栅格化设置模块、剪裁模块、画板生成模块、阿尔法蒙版模块及混合模块来实施，所述栅格化设置模块、剪裁模块、画板生成模块、阿尔法蒙版模块及混合模块在所述矢量图形加速器内根据管线结构相互连接。
18.根据权利要求17所述的矢量图形加速方法，其特征在于：所述画板生成模块、所述阿尔法蒙版模块及所述混合模块分别与相应的缓存器连接，且为了实施所述矢量图形加速，通过所述命令内核及解析器处理及解析所述矢量图形数据及至少一个或多个命令，最终将像素数据存储在像素存储器之中，且通过所述缓存器内核处理运行所述若干个缓存器及像素缓冲器所需的命令，缓存控制器和缓冲控制器依据缓存器内核的命令控制所述各个缓存器及所述像素缓冲器。
19.根据权利要求17所述的矢量图形加速方法，其特征在于：为了加速所述矢量图形数据，控制所述初始化硬件式矢量图形加速器的步骤参照存储着加速矢量图形所需一个或多个命令的寄存器的数值，根据所述画板生成模块内各个处理器的形态通过路径生成模块生成路径程序段命令，为了将重组直线应用于填充规则之中，基于合并排序式算法排序重组的直线。
20.根据权利要求17所述的矢量图形加速方法，其特征在于：通过设置于所述画板生成模块内的实体部、图像部、式样部、线性梯度部和径向梯度部实施颜色处理工艺，并通过设置于所述混合模块内的混合模式及混合图像模式实施混合处理工艺，所述画板生成模块的各个处理器及所述混合模块的各种模式通过遵循所述业界标准组织的开放式矢量图形API标准的处理颜色工艺及处理混合工艺实施所述颜色处理及混合处理。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2008-0036746 | 2008-04-21 | ||
| KR1020080036746A KR100948510B1 (ko) | 2008-04-21 | 2008-04-21 | 하드웨어 방식의 벡터 그래픽 가속기, 그 가속기를 포함한어플리케이션 프로세서 및 단말기, 및 그 프로세서에서그래픽 가속방법 |
| PCT/KR2009/002063 WO2009131349A2 (en) | 2008-04-21 | 2009-04-21 | Hardware type vector graphics accelerator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102016913A true CN102016913A (zh) | 2011-04-13 |
| CN102016913B CN102016913B (zh) | 2014-06-18 |
Family
ID=41217248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980113912.7A Expired - Fee Related CN102016913B (zh) | 2008-04-21 | 2009-04-21 | 硬件式矢量图形加速器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20100045683A1 (zh) |
| EP (1) | EP2269171A4 (zh) |
| JP (1) | JP5215459B2 (zh) |
| KR (1) | KR100948510B1 (zh) |
| CN (1) | CN102016913B (zh) |
| WO (1) | WO2009131349A2 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103065350A (zh) * | 2011-10-18 | 2013-04-24 | 北京三星通信技术研究有限公司 | 利用全颜色空间的材质管线合成方法和系统 |
| CN104503950A (zh) * | 2014-12-09 | 2015-04-08 | 中国航空工业集团公司第六三一研究所 | 一种面向OpenGL API的图形处理器 |
| CN111209034A (zh) * | 2020-01-13 | 2020-05-29 | 成都卓影科技股份有限公司 | Tv大屏可视化动态页面配置的方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101106013B1 (ko) * | 2010-02-18 | 2012-01-17 | 주식회사 에이디칩스 | 그래픽 가속기의 에지목록 생성방법 및 이를 이용한 활성에지목록 생성방법 |
| KR101338370B1 (ko) * | 2012-04-27 | 2013-12-10 | 주식회사 컴퍼니원헌드레드 | 지피유를 이용한 2차원 벡터 그래픽스 패스의 배치 렌더링 방법 |
| CN104361619A (zh) * | 2014-10-28 | 2015-02-18 | 长沙景嘉微电子股份有限公司 | 一种基于水平线填充的2d图形ip核实现方法 |
| US20240103762A1 (en) * | 2022-09-23 | 2024-03-28 | Western Digital Technologies, Inc. | Automated Fast Path Processing |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5226135A (en) * | 1987-09-25 | 1993-07-06 | Hitachi, Ltd. | Method for sorting vector data on the basis of partial vectors and vector processor |
| US6762761B2 (en) * | 1999-03-31 | 2004-07-13 | International Business Machines Corporation | Method and system for graphics rendering using hardware-event-triggered execution of captured graphics hardware instructions |
| US6894695B2 (en) * | 2001-04-27 | 2005-05-17 | National Semiconductor Corporation | Apparatus and method for acceleration of 2D vector graphics using 3D graphics hardware |
| US6720969B2 (en) * | 2001-05-18 | 2004-04-13 | Sun Microsystems, Inc. | Dirty tag bits for 3D-RAM SRAM |
| US6677953B1 (en) | 2001-11-08 | 2004-01-13 | Nvidia Corporation | Hardware viewport system and method for use in a graphics pipeline |
| EP1516303A2 (en) * | 2002-06-20 | 2005-03-23 | Alberto Baroncelli | Vector graphics circuit accelerator for display systems |
| CN1237489C (zh) * | 2003-03-18 | 2006-01-18 | 威盛电子股份有限公司 | 二维图形加速的系统及方法 |
| WO2005038720A1 (en) * | 2003-10-17 | 2005-04-28 | Leapfrog Enterprises, Inc. | Edge smoothing systems and methods |
| US20050206648A1 (en) * | 2004-03-16 | 2005-09-22 | Perry Ronald N | Pipeline and cache for processing data progressively |
| US7446773B1 (en) * | 2004-12-14 | 2008-11-04 | Nvidia Corporation | Apparatus, system, and method for integrated heterogeneous processors with integrated scheduler |
| US7586492B2 (en) | 2004-12-20 | 2009-09-08 | Nvidia Corporation | Real-time display post-processing using programmable hardware |
| KR20060084753A (ko) * | 2005-01-20 | 2006-07-25 | 컬쳐콤. 테크놀로지(마카오) 리미티드 | 그래픽 렌더링 시스템 및 방법 |
| US7071859B1 (en) * | 2005-06-30 | 2006-07-04 | Sigmatel, Inc. | System and method for scheduling access to an analog-to-digital converter and a microprocessor |
| EP1911278A2 (en) * | 2005-08-04 | 2008-04-16 | Nds Limited | Advanced digital tv system |
| US8294731B2 (en) * | 2005-11-15 | 2012-10-23 | Advanced Micro Devices, Inc. | Buffer management in vector graphics hardware |
| US8102398B2 (en) * | 2006-03-03 | 2012-01-24 | Ati Technologies Ulc | Dynamically controlled power reduction method and circuit for a graphics processor |
| US7973797B2 (en) * | 2006-10-19 | 2011-07-05 | Qualcomm Incorporated | Programmable blending in a graphics processing unit |
| US8203564B2 (en) * | 2007-02-16 | 2012-06-19 | Qualcomm Incorporated | Efficient 2-D and 3-D graphics processing |
| US7872648B2 (en) * | 2007-06-14 | 2011-01-18 | Microsoft Corporation | Random-access vector graphics |
| US7982736B2 (en) * | 2007-08-22 | 2011-07-19 | The Boeing Company | Method and apparatus for identifying differences in vector graphic files |
-
2008
- 2008-04-21 KR KR1020080036746A patent/KR100948510B1/ko not_active IP Right Cessation
-
2009
- 2009-04-21 US US12/427,658 patent/US20100045683A1/en not_active Abandoned
- 2009-04-21 CN CN200980113912.7A patent/CN102016913B/zh not_active Expired - Fee Related
- 2009-04-21 JP JP2011506189A patent/JP5215459B2/ja not_active Expired - Fee Related
- 2009-04-21 EP EP09734444.4A patent/EP2269171A4/en not_active Withdrawn
- 2009-04-21 WO PCT/KR2009/002063 patent/WO2009131349A2/en active Application Filing
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103065350A (zh) * | 2011-10-18 | 2013-04-24 | 北京三星通信技术研究有限公司 | 利用全颜色空间的材质管线合成方法和系统 |
| CN104503950A (zh) * | 2014-12-09 | 2015-04-08 | 中国航空工业集团公司第六三一研究所 | 一种面向OpenGL API的图形处理器 |
| CN104503950B (zh) * | 2014-12-09 | 2017-10-24 | 中国航空工业集团公司第六三一研究所 | 一种面向OpenGL API的图形处理器 |
| CN111209034A (zh) * | 2020-01-13 | 2020-05-29 | 成都卓影科技股份有限公司 | Tv大屏可视化动态页面配置的方法 |
| CN111209034B (zh) * | 2020-01-13 | 2023-03-03 | 成都卓影科技股份有限公司 | Tv大屏可视化动态页面配置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5215459B2 (ja) | 2013-06-19 |
| KR20090111135A (ko) | 2009-10-26 |
| EP2269171A4 (en) | 2015-08-26 |
| US20100045683A1 (en) | 2010-02-25 |
| KR100948510B1 (ko) | 2010-03-23 |
| JP2011520184A (ja) | 2011-07-14 |
| CN102016913B (zh) | 2014-06-18 |
| WO2009131349A2 (en) | 2009-10-29 |
| WO2009131349A3 (en) | 2010-01-14 |
| EP2269171A2 (en) | 2011-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102016913B (zh) | 硬件式矢量图形加速器 | |
| US7385607B2 (en) | Scalable shader architecture | |
| CN105630441B (zh) | 一种基于统一染色技术的gpu系统 | |
| US7184040B1 (en) | Early stencil test rejection | |
| US5751291A (en) | System and method for accelerated occlusion culling | |
| JP4076502B2 (ja) | ゾーン・レンダリングのための効率的なグラフィックス状態管理 | |
| US7477260B1 (en) | On-the-fly reordering of multi-cycle data transfers | |
| US8421794B2 (en) | Processor with adaptive multi-shader | |
| US20040008200A1 (en) | Method for context switching a graphics accelerator comprising multiple rendering pipelines | |
| US20040189651A1 (en) | Programmable graphics system and method using flexible, high-precision data formats | |
| US7724263B2 (en) | System and method for a universal data write unit in a 3-D graphics pipeline including generic cache memories | |
| US20040012598A1 (en) | Method and apparatus for modifying depth values using pixel programs | |
| CN101156176A (zh) | 图像处理装置 | |
| US20040227767A1 (en) | Vector graphics circuit accelerator for display systems | |
| US20030179199A1 (en) | Method of creating a larger 2-D sample location pattern from a smaller one by means of X, Y address permutation | |
| EP1255227A1 (en) | Vertices index processor | |
| US6760032B1 (en) | Hardware-implemented cellular automata system and method | |
| US8525843B2 (en) | Graphic system comprising a fragment graphic module and relative rendering method | |
| US7439979B1 (en) | Shader with cache memory | |
| US7623132B1 (en) | Programmable shader having register forwarding for reduced register-file bandwidth consumption | |
| US6445386B1 (en) | Method and apparatus for stretch blitting using a 3D pipeline | |
| JP3009525B2 (ja) | ベクトル画像描画装置 | |
| CA2055784C (en) | Hierarchical memory controller | |
| US7489315B1 (en) | Pixel stream assembly for raster operations | |
| JP2008009897A (ja) | ベクトル図形描画装置及びそのプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140618 Termination date: 20150421 |
|
| EXPY | Termination of patent right or utility model |