CN102006200A - 调试处理方法、系统和单板 - Google Patents

Abstract

本发明提供一种调试处理方法、系统和单板，其中，调试处理方法包括：根据接收到的调试控制命令采集FPGA的内部逻辑的调试数据；将调试数据通过以太网口发送到调试终端。单板包括FPGA、CPU和以太网口，其中：FPGA用于根据接收到的调试控制命令采集自身的内部逻辑的调试数据，并将所述调试数据发送到所述CPU；CPU用于通过所述以太网口将所述调试数据发送到调试终端。调试处理系统包括调试终端和单板。本发明实施例解决了现有技术中采用JTAG电缆调试所造成的操作复杂度高和无法远程调试的缺陷，实现了同时兼顾调试的简易性和实时性的目的。

Description

调试处理方法、系统和单板

技术领域

本发明实施例涉及通信技术，尤其涉及一种调试处理方法、系统和单板。

背景技术

现场可编程门阵列(Field-Programmable Gate Array；以下简称：FPGA)作为专用集成电路(Application Specific Integrated Circuit；以下简称：ASIC)领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。其中，上板调试是FPGA开发过程中必不可少的阶段，因此，为提高开发的效率和质量，需要采用有效、方便、准确的调试方法。

在现有技术中，为实现实时观测数据的目的，通常在FPGA中内置逻辑分析仪，并通过联合测试行动小组(Joint Test Action Group；以下简称：JTAG)电缆将调试终端的并口连接到该逻辑分析仪中，在调试终端上通过分析软件来控制单板逻辑的调试过程，将调试数据传输到调试终端上，利用分析软件便可实时地看到逻辑内的波形。

然而，现有技术中的调试方法需要使用JTAG电缆连接FPGA，则单板的JTAG链需要焊接电阻以支撑FPGA单独成链；JTAG电缆的长度有限，无法进行远程调试。

发明内容

本发明实施例提供一种调试处理方法、系统和单板，用以解决现有技术中采用JTAG电缆调试所造成的操作复杂度高和无法远程调试的缺陷，实现同时兼顾调试的简易性和实时性的目的，提高调试的效率。

本发明实施例提供一种调试处理方法，包括：

根据接收到的调试控制命令采集现场可编程门阵列FPGA的内部逻辑的调试数据；

将所述调试数据通过以太网口发送到调试终端。

本发明实施例提供一种单板，包括现场可编程门阵列FPGA、中央处理器CPU和以太网口，其中：

所述FPGA用于根据接收到的调试控制命令采集自身的内部逻辑的调试数据，并将所述调试数据发送到所述CPU；

所述CPU用于通过所述以太网口将所述调试数据发送到调试终端。

本发明实施例提供一种调试处理系统，包括调试终端和上述单板。

本发明实施例的调试处理方法、系统和单板，通过调试终端与待调试单板之间设置的以太网口传输调试控制命令和调试数据，以实时地将采集到的内部逻辑的调试数据在调试终端上；本实施例无需使用JTAG电缆作为调试终端与待调试单板的连接方式，解决了现有技术中采用JTAG电缆调试所造成的操作复杂度高和无法远程调试的缺陷，且待调试单板也无需焊接额外的电阻以形成JTAG链，也避免了在调试终端上开设并口或USB口所需要的申请流程，同时在进行远程调试时无需在本地设置计算机，实现了同时兼顾调试的简易性和实时性的目的，大大提高了调试的效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明调试处理方法实施例一的流程图；

图2为本发明调试处理方法实施例二的流程图；

图3为本发明调试处理方法实施例二中的组网结构示意图；

图4为本发明单板实施例一的结构示意图；

图5为本发明单板实施例二的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明调试处理方法实施例一的流程图，如图1所示，本实施例提供了一种调试处理方法，本实施例从待调试单板一侧对技术方案进行具体的说明，本实施例可以具体包括如下步骤：

步骤101，待调试单板根据接收到的调试控制命令采集FPGA的内部逻辑的调试数据。

本实施例在调试终端与待调试单板之间可以采用Xilinx虚拟电缆(XilinxVirtual Cable；以下简称：XVC)的组网方式，调试终端与待调试单板通过以太网连接，无需采用JTAG电缆来连接调试终端和待调试单板。进一步地，也可以通过路由器将调试终端和待调试单板连接到以太网中。本步骤中待调试单板上可以设置以太网口，该以太网口实现与调试终端的连接，可以通过该以太网口接收调试终端发送的调试控制命令，而无需通过JTAG电缆等传输。待调试单板在接收到调试终端发送的调试控制命令后，根据该调试控制命令来采集待调试单板中FPGA中的内部逻辑的调试数据。调试终端在发送调试控制命令前，先对该调试控制命令进行打包等处理，将打包后生成的以太网数据包通过以太网传输到待测试单板上，待测试单板可以先对接收到的以太网数据进行解析处理，以从中获取到调试控制命令。

步骤102，待调试单板将所述调试数据通过以太网口发送到调试终端。

待调试单板在通过内置的集成逻辑分析仪采集到待调试单板的内部逻辑的调试数据后，将调试数据转换为以太网数据包的格式，由CPU通过以太网口发送到调试终端。然后可以由调试终端中的分析软件对调试数据进行实时的分析和显示处理，则用户或调试人员可以通过调试终端中的分析软件来实时观测到相应的调试波形。

本实施例提供了一种调试处理方法，通过调试终端与待调试单板之间设置的以太网口传输调试控制命令和调试数据，以实时地将采集到的FPGA的内部逻辑的调试数据在调试终端上；本实施例无需使用JTAG电缆作为调试终端与待调试单板的连接方式，解决了现有技术中采用JTAG电缆调试所造成的操作复杂度高和无法远程调试的缺陷，且待调试单板也无需焊接额外的电阻以形成JTAG链，也避免了在调试终端上开设并口或USB口所需要的申请流程，同时在进行远程调试时无需在本地设置计算机，实现了同时兼顾调试的简易性和实时性的目的，大大提高了调试的效率。

图2为本发明调试处理方法实施例二的流程图，如图2所示，本实施例提供了一种调试处理方法，可以具体包括如下步骤：

步骤201，待调试单板通过以太网口接收调试终端发送的调试控制命令。

在需要对某个单板进行调试时，用户或调试人员可以通过对调试终端中的分析软件进行控制，打开该分析软件，启动对待调试单板的调试过程，通过以太网向待调试单板发送调试控制命令。待调试单板通过其上的以太网口接收调试终端发送的调试控制命令，该调试控制命令可以以以太网数据包的形式发送到待调试单板，具体可以通过调试终端上的分析软件将调试控制命令的数据打包后通过以太网传输到待调试单板上。本步骤中待调试单板上可以设置以太网口，通过该以太网口接收调试终端发送的调试控制命令，即调试终端将生成的调试控制命令通过以太网传输到待调试单板上，而无需通过JTAG电缆等传输。因此，本实施中的调试终端可以选择位于待调试单板附近的本地计算机，也可以选择其他位置的计算机，只要该计算机具备上网功能即可，并不局限于其位置。

步骤202，待调试单板将接收到的所述调试控制命令转换为多点接口MPI时序控制信号，并将所述MPI时序控制信号发送到用户逻辑单元。

图3为本发明调试处理方法实施例二中的组网结构示意图，如图3所示，在本实施例中的待测试单板中的FPGA可以设置有集成逻辑分析仪(Integrated Logical Analyzer；以下简称：ILA)、集成控制器(IntegratedController；以下简称：ICON)、软边界扫描器(Soft Border Scanner；以下简称：SOFT BSCAN)、用户逻辑单元(USER LOGIC)。其中，ILA、ICON是为了使用ChipScope Pro观察信号而插入的核。一般来说，ChipScope Pro工作时需要在用户设计中实例化两种核：一种是ILA核(ILA Core)，用于提供触发和跟踪捕获的功能；另一种是ICON核(ICON Core)，用于负责ILACore和边界扫描端口的通信，其中，一个ICON Core可以连接1～15个ILACore。ChipScope Pro工作时ILA Core根据用户设置的触发条件捕获数据，然后在ICON Core的控制下，通过边界扫描端口上传到计算机，最后用ChipScope Pro Analyzer显示出信号波形。SOFT BSCAN和HARD BSCAN相对应，是通过FPGA内部资源来实现的。在本步骤中，待调试单板具体由其中的CPU接收来自调试终端的以太网数据包，CPU对该以太网数据包进行解析，获取到调试控制命令。本实施例中待调试单板中的CPU可以为嵌入式CPU，也可以为通用CPU。调试单板中的CPU在获取到调试控制命令后，将该调试控制命令转换为多点接口(Multi Point Interface；以下简称：MPI)时序控制信号，并通过MPI接口将MPI时序控制信号传输到FPGA的用户逻辑单元。

步骤203，待调试单板由所述用户逻辑单元将所述MPI时序控制信号转换为JTAG时序控制信号，并将所述JTAG时序控制信号通过虚拟电缆发送到软边界扫描器。

继续参见上述图3可知，待调试单板中FPGA的用户逻辑单元与软边界扫描器之间采用虚拟JTAG电缆连接，因此，待调试单板中的FPGA的用户逻辑单元在接收到来自CPU的MPI时序控制信号后，将该MPI时序控制信号进一步转换为JTAG时序控制信号，再将该JTAG时序控制信号通过虚拟电缆发送到软边界扫描器。

步骤204，待调试单板由所述软边界扫描器将所述JTAG时序控制信号转换为控制信息，并将所述控制信息发送到集成控制器。

待调试单板中FPGA的软边界扫描器在接收到来自调试终端的JTAG时序控制信号后，将该JTAG时序控制信号转换为控制信息，并将该控制信息发送到集成控制器。

步骤205，待调试单板由所述集成控制器根据所述控制信息控制集成逻辑分析仪采集FPGA的内部逻辑的调试数据。

待调试单板中FPGA的集成控制器在获取到控制信息后，根据该控制信息对FPGA中与其连接的集成逻辑分析仪进行控制，控制该集成逻辑分析仪采集FPGA的内部逻辑中的调试数据。其中，FPGA的内部逻辑可以为FPGA中的主要功能模块，用于实现FPGA本身的主要功能。

步骤206，待调试单板将由所述集成逻辑分析仪采集的所述调试数据发送到所述集成控制器。

在待调试单板中FPGA的集成逻辑分析仪完成调试数据的采集后，集成逻辑分析仪将采集到的调试数据发送到集成控制器上。

步骤207，待调试单板由所述集成控制器将所述调试数据发送到所述软边界扫描器。

待调试单板中FPGA的集成控制器在接收到集成逻辑分析仪采集的调试数据后，从图3中的组网图可知，集成控制器将该调试数据发送到软件边界扫描器中。

步骤208，待调试单板由所述软边界扫描器将所述调试数据转换为JTAG时序调试信号，并将所述JTAG时序调试信号发送到所述用户逻辑单元。

待调试单板中FPGA的软边界扫描器在接收到集成控制器发送的调试数据后，将其转换为JTAG时序调试信号，并将所述JTAG时序调试信号发送到所述用户逻辑单元。

步骤209，待调试单板由所述用户逻辑单元将所述JTAG时序调试信号转换为MPI时序调试信号，并将所述MPI时序调试信号通过所述以太网口发送到所述调试终端。

待调试单板中FPGA的用户逻辑单元在获取到JTAG时序调试信号后，为了将其通过CPU进行传输，还进一步对该JTAG时序调试信号的格式进行转换，将其转换为MPI时序调试信号，并将转换后的MPI时序调试信号在待调试终端中的CPU进行发送。CPU将该MPI时序调试信号进行打包生成以太网数据包，CPU将打包处理后的以太网数据包通过以太网口传输到调试终端，由调试终端中的分析软件对该调试数据进行分析并显示处理。

本实施例提供了一种调试处理方法，通过调试终端与待调试单板之间设置的以太网口传输调试控制命令和调试数据，并经过待调试单板中FPGA的CPU、用户逻辑单元、软边界扫描器、集成控制器和集成逻辑分析仪对调试控制命令和调试数据进行格式转换和处理，以实时地将采集到的内部逻辑的调试数据在调试终端上；本实施例无需使用JTAG电缆作为调试终端与待调试单板的连接方式，解决了现有技术中采用JTAG电缆调试所造成的操作复杂度高和无法远程调试的缺陷，且待调试单板也无需焊接额外的电阻以形成JTAG链，也避免了在调试终端上开设并口或USB口所需要的申请流程，同时在进行远程调试时无需在本地设置计算机，实现了同时兼顾调试的简易性和实时性的目的，大大提高了调试的效率。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

图4为本发明单板实施例一的结构示意图，如图4所示，本实施例提供了一种单板，本实施例可以具体执行上述方法实施例一中的各个步骤，此处不再赘述。本实施例提供的单板可以具体包括FPGA 401、CPU 402和以太网口403。其中，FPGA 401用于根据接收到的调试控制命令采集自身的内部逻辑的调试数据，并将所述调试数据发送到CPU 402。CPU 402用于通过以太网口403将所述调试数据发送到调试终端。

图5为本发明单板实施例二的结构示意图，如图5所示，本实施例提供了一种单板，本实施例可以具体执行上述方法实施例二中的各个步骤，此处不再赘述。本实施例提供的单板在上述图4所示的实施例的基础之上，FPGA401可以具体包括处理单元411、用户逻辑单元421、软边界扫描器431和集成控制器441。其中，处理单元411用于将接收到的所述调试控制命令转换为多点接口MPI时序控制信号，并将所述MPI时序控制信号发送到用户逻辑单元421。用户逻辑单元421用于将所述MPI时序控制信号转换为联合测试行动小组JTAG时序控制信号，并将所述JTAG时序控制信号通过虚拟电缆发送到软边界扫描器431。软边界扫描器431用于将所述JTAG时序控制信号转换为控制信息，并将所述控制信息发送到集成控制器441。集成控制器441用于根据所述控制信息控制集成逻辑分析仪451采集内部逻辑的调试数据。

进一步地，本实施例提供的单板中的FPGA 401还可以包括集成逻辑分析仪451，该集成逻辑分析仪451用于将采集的所述调试数据发送到所述集成控制器。另外，集成控制器441还用于将所述调试数据发送到所述软边界扫描器431。软边界扫描器431还用于将所述调试数据转换为JTAG时序调试信号，并将所述JTAG时序调试信号发送到所述用户逻辑单元421。用户逻辑单元421还用于将所述JTAG时序调试信号转换为MPI时序调试信号，并将所述MPI时序调试信号通过以太网口403发送到调试终端。

更进一步地，CPU 402可以具体用于通过以太网口403将所述MPI时序调试信号发送到调试终端。另外，该CPU 402还可以具体用于通过以太网口403接收调试终端发送的所述调试控制命令。

本实施例提供了一种单板，通过调试终端与单板之间设置的以太网口传输调试控制命令和调试数据，并经过处理单元、用户逻辑单元、软边界扫描器、集成控制器和集成逻辑分析仪对调试控制命令和调试数据进行格式转换和处理，以实时地将采集到的内部逻辑的调试数据在调试终端上进行显示；本实施例无需使用JTAG电缆作为调试终端与单板的连接方式，解决了现有技术中采用JTAG电缆调试所造成的操作复杂度高和无法远程调试的缺陷，实现了同时兼顾调试的简易性和实时性的目的，大大提高了调试的效率。

本实施例还提供了一种调试处理系统，本实施例提供的调试处理系统可以具体包括调试终端和上述图4或图5所示的单板。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种调试处理方法，其特征在于，包括：

根据接收到的调试控制命令采集现场可编程门阵列FPGA的内部逻辑的调试数据；

将所述调试数据通过以太网口发送到调试终端。

2.根据权利要求1所述的方法，其特征在于，所述根据接收到的调试控制命令采集FPGA的内部逻辑的调试数据包括：

将接收到的调试控制命令转换为多点接口MPI时序控制信号，并将所述MPI时序控制信号发送到用户逻辑单元；

由所述用户逻辑单元将所述MPI时序控制信号转换为联合测试行动小组JTAG时序控制信号，并将所述JTAG时序控制信号通过虚拟电缆发送到软边界扫描器；

由所述软边界扫描器将所述JTAG时序控制信号转换为控制信息，并将所述控制信息发送到集成控制器；

由所述集成控制器根据所述控制信息控制集成逻辑分析仪采集所述FPGA的内部逻辑的调试数据。

3.根据权利要求2所述的方法，其特征在于，所述将所述调试数据通过以太网口发送到调试终端包括：

将由所述集成逻辑分析仪采集的所述调试数据发送到所述集成控制器；

由所述集成控制器将所述调试数据发送到所述软边界扫描器；

由所述软边界扫描器将所述调试数据转换为JTAG时序调试信号，并将所述JTAG时序调试信号发送到所述用户逻辑单元；

由所述用户逻辑单元将所述JTAG时序调试信号转换为MPI时序调试信号，并将所述MPI时序调试信号通过以太网口发送到调试终端。

4.根据权利要求1所述的方法，其特征在于，还包括：

通过所述以太网口接收所述调试终端发送的所述调试控制命令。

5.一种单板，其特征在于，包括现场可编程门阵列FPGA、中央处理器CPU和以太网口，其中：

所述FPGA用于根据接收到的调试控制命令采集自身的内部逻辑的调试数据，并将所述调试数据发送到所述CPU；

所述CPU用于通过所述以太网口将所述调试数据发送到调试终端。

6.根据权利要求5所述的单板，其特征在于，所述FPGA包括：

处理单元，用于将接收到的调试控制命令转换为多点接口MPI时序控制信号，并将所述MPI时序控制信号发送到用户逻辑单元；

用户逻辑单元，用于将所述MPI时序控制信号转换为联合测试行动小组JTAG时序控制信号，并将所述JTAG时序控制信号通过虚拟电缆发送到软边界扫描器；

软边界扫描器，用于将所述JTAG时序控制信号转换为控制信息，并将所述控制信息发送到集成控制器；

集成控制器，用于根据所述控制信息控制集成逻辑分析仪采集内部逻辑的调试数据。

7.根据权利要求6所述的单板，其特征在于，所述FPGA还包括：集成逻辑分析仪，用于将采集的所述调试数据发送到所述集成控制器；

所述集成控制器还用于将所述调试数据发送到所述软边界扫描器；

所述软边界扫描器还用于将所述调试数据转换为JTAG时序调试信号，并将所述JTAG时序调试信号发送到所述用户逻辑单元；

所述用户逻辑单元还用于将所述JTAG时序调试信号转换为MPI时序调试信号，并将所述MPI时序调试信号发送到所述CPU。

8.根据权利要求7所述的单板，其特征在于，所述CPU具体用于通过所述以太网口将所述MPI时序调试信号发送到所述调试终端。

9.根据权利要求8所述的单板，其特征在于，所述CPU还用于通过所述以太网口接收所述调试终端发送的所述调试控制命令。

10.一种调试处理系统，其特征在于，包括调试终端和上述权利要求5-9中任一项所述的单板。

Images