CN101997667A - 对具有反向信道通信的高速串行器/解串器使用频分复用 - Google Patents

对具有反向信道通信的高速串行器/解串器使用频分复用 Download PDF

Info

Publication number
CN101997667A
CN101997667A CN2010102589332A CN201010258933A CN101997667A CN 101997667 A CN101997667 A CN 101997667A CN 2010102589332 A CN2010102589332 A CN 2010102589332A CN 201010258933 A CN201010258933 A CN 201010258933A CN 101997667 A CN101997667 A CN 101997667A
Authority
CN
China
Prior art keywords
serializer
serializers
signal
communication media
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102589332A
Other languages
English (en)
Inventor
P·塔
王炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of CN101997667A publication Critical patent/CN101997667A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/02—Selecting arrangements for multiplex systems for frequency-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2203/00—Indexing scheme relating to line transmission systems
    • H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5462—Systems for power line communications
    • H04B2203/5483—Systems for power line communications using coupling circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13036—Serial/parallel conversion, parallel bit transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13175—Graphical user interface [GUI], WWW interface, visual indication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1332—Logic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

提供了包括耦合到第一电子设备的第一串行器/解串器和耦合到第二电子设备的第二串行器/解串器的系统。第一串行器/解串器包括前向信道驱动器，而第二串行器/解串器包括反向信道驱动器。通信介质耦合在第一和第二串行器/解串器之间，且第一和第二串行器/解串器AC耦合到通信介质以提供高频前向信道，并DC耦合到通信介质以提供低频反向信道。

Description

对具有反向信道通信的高速串行器/解串器使用频分复用
相关申请的交叉引用
本申请涉及2009年8月17日提交的标题为“USING FREQUENCYDIVISIONAL MULTIPLEXING FOR A HIGH SPEEDSERIALIZER/DESERIALIZER WITH BACK CHANNELCOMMUNICATION”并在这里称为‘484申请的美国临时专利申请序列号61/234,484(律师签号SE-2465)。本申请由此要求美国临时专利申请号61/234,484的优先权。‘484申请由此通过引用被并入。
附图
当鉴于实施方式的描述和下面的附图考虑时，本发明的实施方式将被更容易理解且另外的优点及其使用更容易明显，其中：
图1是实现双向通信的系统的一个实施方式的结构图。
图2是用于双向通信的电路的一个实施方式的结构图。
图3是使用频分复用的串行器/解串器的反向信道驱动器的实施方式的示意图。
图4是在使用低通滤波器的串行器/解串器中的频分复用的电路的实施方式的示意图。
图5A是使用频分复用的双向通信系统的一个实施方式的结构图。
图5B是通过图5A的系统传输的信号的一个实施方式的时序图。
图6A是用于通过通信介质进行双向通信的方法600的一个实施方式的流程图。
图6B和6C是用于操作串行器/解串器的方法的实施方式的流程图。
根据常例，各种所述特征并不按比例绘制，而是被绘制成强调与本发明有关的特征。参考符号在附图和正文中始终表示相似的元件。
详细描述
在下面的详细描述中，对形成其一部分且作为特定的例证性实施方式示出的附图进行参考，在这些实施方式中可实践本发明。这些实施方式被足够详细地描述以使本领域技术人员能够实践本发明，且应理解，可利用其它实施方式，以及可进行逻辑、机械和电子变化而不偏离本发明的范围。因此下面的详细描述不在限制的意义上被理解。
这里所述的实施方式公开了通过通信介质双向通信的串行器/解串器(SerDes)。SerDes实现到通信介质的AD耦合和DC耦合。该SerDes电路使用通过AC耦合的前向信道来传递高速数据并使用通过DC耦合的反向信道来传递低速数据。这个AC耦合的网络产生用于高速前向数据传输的频带和用于低速反向数据传输的频带。在前向信道上的高速信号和反向信道上的低速信号之间的频分复用(FDM)提供了反向信道能力。FDM将信号复用到非重叠频带中，以便信号在通过相同的传输介质传输之后可恢复。该FDM解决方案允许发送机和接收机为上行和下行传输提供连续的专用带宽。这里所述的实施方式解决现有串行通信系统在前向信道和反向信道上同时发送数据方面所面临的限制。
图1是实现双向通信的系统100的一个实施方式的结构图。系统100包括通过第一SerDes 108耦合到通信介质106的第一电路102和通过第二SerDes 110耦合到通信介质106的第二电路104。通信介质106作为第一和第二电路102和104之间的传输线起作用。通信介质106的实施方式包括有线链路例如电缆(例如，挠性扁平电缆)、电路板迹线、双绞线或其它通信介质。第一和第二电路102和104之间的通信在这个共享通信介质106上是双向的。
串行器/解串器108和110中的每个以两种方式耦合到通信介质106以实现双向通信。首先，SerDes 108和110中的每个使用终端电阻器和耦合电容器被AC耦合到通信介质106，以建立用于从第一电路102到第二电路104的通信的前向信道120。前向路径120一般传输较高速的通信，例如在视频源和视频显示屏之间的视频数据。AC耦合电容器和终端电阻器产生AC耦合网络，其隔离将在较高的频带内传递的信号。
其次，串行器/解串器108和110中的每个被直接DC耦合到通信介质106，以建立用于将数据从第二电路104传递到第一电路102的反向信道122。该反向信道122一般传输较低速的信号，例如控制信息或DC功率信号。
第一电路102通过并行接口耦合到SerDes 108。SerDes 108在通过通信介质106的前向信道120发送数据之前串行化从第一电路102接收的数据。串行化高速并行数据信号导致高频串行数据信号。串行数据信号的实施方式包含嵌入式时钟信号。串行数据信号的其它实施方式包括转换成高频包的低速数据信号(例如，控制信号)。除了数据信号信息以外，高频包包括控制位(例如，速度位)，其向接收机(例如，SerDes 110)指示将高频包解释为低速信号。
当从前向信道120接收到高频数据信号时，SerDes 110使信号解串并向第二电路104提供解串的信号。SerDes 110一般从第二电路104接收低速信号。类似地，SerDes 110串行化来自第二电路104的低速数据信号，之后，在反向信道122上通过通信介质106发送信号。串行化低速数据信号导致低频数据信号。随后，SerDes 108使它在反向路径122上接收的数据解串。
该频分复用(FDM)方法实现通过通信介质106的双向通信。也就是说，SerDes 108和SerDes 110同时分别在前向信道120和反向信道122上发送数据，而没有实质的干扰。在前向信道120上发送的高速信号在第一频带内，而在反向信道122上发送的低速信号在第二频带内。在一个实施方式中，第二频带不与第一频带重叠。
图2是用于双向通信的电路200的一个实施方式的结构图。第一SerDes 208在前向信道220上通过通信介质206将数据发送到第二SerDes210。SerDes 210在反向信道222上通过通信介质206发送数据。SerDes 210也称为高速数据接收机，因为它从SerDes 208接收高速数据。SerDes 210使用电感模拟器作为反向信道驱动器201-B，以限制在反向信道122上的通信。用于限制在反向信道122上的通信的其它技术被设想。
SerDes 208包括前向信道驱动器202-A、具有电阻RT的终端电阻器203-A、以及接收机201-A。SerDes 208在输入207-A并在输出207-B处耦合到通信介质206。输出207-B将终端电阻器203-A连接到AC耦合电容器214-A的第一侧。AC耦合电容器214-A连同终端电阻器203-A一起产生高通传递函数。AC耦合网络阻挡低频信道，因此，SerDes 208可只将高频信道发送到通信介质206上。输入207-A将接收机201-A的输入连接到AC耦合电容器214-A的第二侧。这形成绕过AC耦合电容器的DC耦合，并形成反向信道222的一部分。DC耦合使接收机201-A能够从SerDes210接收低频信号。
SerDes 210包括反向信道驱动器201-B、具有电阻RT的终端电阻器203-B、以及接收机202-B。SerDes 210在输入209-A处耦合到通信介质206。输入209-A将终端电阻器203-B连接到AC耦合电容器214-B的第一侧。AC电容器214-B连同终端电阻器203-B一起也产生允许高频信号通过的高通传递函数。
SerDes 210在输出209-B处DC耦合到通信介质206。输出209-B将反向信道驱动器201-B的输出连接到AC耦合电容器214-B的第二侧，以产生反向信道222。
AC耦合电容器214-A和214-B使电路200能够利用频分复用，这实现在通信介质206上的双向通信。前向信道220通过AC耦合电容器214-A传递由前向信道驱动器202-A输出的相对高频的信号，这些信号通过通信介质206传输并通过AC耦合电容器214-B传递，以被接收机202-B接收。在反向信道222上，反向信道驱动器201-B传递相对低频的信号，这些信号通过DC耦合绕过AC耦合电容器214-B，通过通信介质206传输，绕过AC耦合电容器214-A，并通过DC耦合由接收机201-A接收。
例如与通信介质206的高速串行链路的信号的完整性受到由于沿着信号路径的阻抗失配而产生同的反射、来自底板材料的信号衰减、归因于串扰和符号间干扰而导致增加的噪声的影响。信号完整性以不同的方法提高。例如，终端电阻器203-A和203-B减少了在通信介质206上的有害的反射，并提高了信号的质量。在电路200的其它实施方式中，终端电阻器203-A和203-B分别放置在SerDes 208和210的外部。在又一些其它实施方式中，终端电阻器203-A的电阻大约等于终端电阻器203-B的电阻。在电路200的另外的实施方式中，终端电阻器203-A的电阻不等于终端电阻器203-B的电阻。
在前向信道220上的数据传输率一般高于在反向信道222上的传输率。电路200的示例性数据传输率包括在前向信道220上的大约100Mb/s到1600Mb/s和在反向信道222上的大约1Mb/s；然而，电路200的其它实施方式使用不同的数据率。电路200的实施方式包括在反向信道222上的信号到低频带的功率频谱密度(PSD)，以便维持前向信道220的信号质量。
降低反向信道122的带宽也增加了前向信道120上的信号完整性，例如，通过降低抖动(Tj)。抖动与AC耦合网络的-3dB截止频率成比例。前向信道120中的抖动可被得到为：
T j ≈ T rf · T · N R · C - - - ( Eq . 1 )
其中Trf是信号的上升/下降时间，T是高速比特时间，N是最大运行长度，R是终端电阻器的电阻，而C是AC耦合电容。最大运行长度(N)是允许多少个连续的相同位的预定数量。例如，SerDes的108代码限制可被传输的连续的0或1的数量。
除了抖动以外，电路200也遭受近端串扰。串扰(在这里也称为回声)是与在前向信道220和反向信道222上的信号的耦合有关的噪声。串扰的强度依赖于多个因素，包括信号振幅、信号频率和通信介质206的长度。在反向信道上的信号的频率越高，串扰出现得就越多。
在使用较大的带宽(例如，当反向信道222上的数据率相对高时)的一些实施方式中，反向信道222的PSD与前向信道220的PSD重叠。PSD重叠增加了串扰。因此，当较大的带宽用于反向信道222时，在高速数据接收机(例如SerDes 210)中实现某一形式的低频串扰消除器减少了串扰。
AC耦合网络提供了对抗串扰的一些保护，因为低频数据不在前向信道220上传输。高速数据接收机(例如电路104)的输出被低通滤波。信号的低频信号成分也称为低频包络，其从高速数据接收机的输入减去以进一步减少串扰。然而，由于来自低通滤波器的相位延迟，可能留下一些串扰。电路200的另一实施方式在上电之后减少串扰。回声路径传递函数被测量，同时在高速前向信道220上没有业务时发送单个音调数据。在这个实施方式中，具有可调节的振幅和相位的滤波器用于在正常双向通信期间抵消所测量的回声路径。
数据一般是DC平衡编码的和AC耦合的，用于在吉比特数据率SerDes应用中的传输。DC平衡产生平衡的数据模式(其包含相等数量的0和1)以对接收机电路提供有保证的时钟转换同步，以及维持在线上的均衡的功率值。当发送机和接收机具有不同的接地基准时，DC平衡和AC耦合使数据传输容易。
AC耦合电容器214-A和214-B进一步使SerDes 108和110能够远离彼此被定位。也就是说，AC耦合电容器214-A和214-B使SerDes 108和110能够使用单独的接地系统。SerDes 108可位于一直到远离SerDes 110的大约100米的任何地方。在电路200的其它实施方式中，SerDes 108位于离SerDes 110的任何距离处，这由减小信号完整性的因素限制，例如衰减、串扰、低频带到高频带的接近性等。AC耦合产生高频带和低频带。
图3是使用频分复用的串行器/解串器的反向信道驱动器300的实施方式的示意图。反向信道驱动器300作为电感模拟器起作用，以限制在反向信道上的通信。反向信道驱动器300的阻抗在低频时低而在高频时高。在高频处的高阻抗减小了使前向信道(例如，前向信道220)上的、通常处于高速(例如，在GHz范围内)的业务下降的可能性。换句话说，反向信道驱动器300的输出阻抗高，所以只有相对低频的信号通过并在反向信道(例如反向信道222)上传输，而相对高频的信号被阻挡。这减少了可能干扰前向信道上的数据的高频信号的传输。
反向信道驱动器300包括输出与其输入电压成比例的电流的跨导放大器312-1到312-4。跨导放大器312-1和312-2以及跨导放大器312-3和312-4是背对背并联配置。背对背并联配置产生浮动的两个终端电感，其获得使低频信号能够通过的阻抗。在一个实施方式中，积分器312-1到312-4中的一些或全部是Gm积分器。
反向信道驱动器300的一个实施方式具有在低频带中低且平坦的阻抗(Z)。具有这些特征的反向信道驱动器300在通信介质206上有效地驱动低速数据。在高频带中，反向信道驱动器201-B的阻抗高，使得它将不使前向信道中的高速数据下降。高阻抗也减小离开预驱动器(例如，图4中的滤波器412)的高频谐波通过AC耦合网络，高频谐波将进一步降低高速数据的质量。反向信道驱动器300的输出阻抗(Zout)由下式给出：
Z out = R 1 ( 1 + 1 2 SC ind R 0 ) 1 + 1 2 G m 2 R 1 R 0 + 1 2 SC ind R o - - - ( Eq . 2 )
F zero = - 1 1 2 C ind R o - - - ( Eq . 3 )
F pole = - ( 1 + 1 2 G m 2 R 1 R 0 ) 1 2 C ind R o - - - ( Eq . 4 )
Fzero是达到信号增益的一定百分比(例如，信号增益的30％)时的预定频率。Fpole是极点频率一当衰减的水平例如信号损失的30％开始出现时的预定频率。Cind是电感电容器310的电容，Gm是跨导放大器312-1到312-4的跨导，R0是电阻器314-1到314-4的电阻，R1是电阻器314的电阻，而S是角频率的复值。
在低频处，Zout≈2/(Gm 2Ro)，而高频处，Zout≈R1。阻抗在低频(即，接近Fzero)时低，而当频率接近Fpole时上升。在反向信道驱动器300的一个实施方式中，Zout在高频时被设置为100欧姆或更小，而在低频时被设置为10k欧姆。在另一实施方式中，反向信道222的带宽≤Fzero，而前向信道220的带宽≥Fpole。可结合AC耦合网络的高通-3dB频率来调谐Zout的零点。
图4是使用低通滤波器412的、在串行器/解串器中频分复用的电路400的另一实施方式的示意图。电路400包括通过第一耦合电容器414耦合到通信介质406的第一SerDes 408以及通过第二耦合电容器416耦合到通信介质406的第二SerDes 410。第一SerDes 408包括耦合到终端电阻器403-A的前向信道驱动器402-A，以及接收机401-A。第二SerDes 410包括耦合到耦合电容器416的接收机402-B，以及终端电阻器403-B。第二SerDes 410还包括耦合到电阻器418和低通滤波器412的反向信道驱动器401-B。
低通滤波器412作为预驱动器起作用并使反向信道驱动器401-B的阻抗能够保持恒定或接近恒定。低通滤波器412允许低频信号在反向信道422上传输。可根据用于在反向信道422上传输的复用信号的频率来选择低通滤波器412的频带。电路400的一个实施方式包括高通滤波器来代替低通滤波器412。在这个实施方式中，反向信道422比前向信道420具有更高的频率。
图5A是使用以双向总线进行频分复用的系统500的一个实施方式的结构图。主设备502耦合到发送机SerDes 508，其通过高速串行链路520将数据发送到接收SerDes 510。接收SerDes 510耦合到从设备504，并通过低速串行链路522将数据传送到发送SerDes 508。主设备502通过SCL540将时钟信号提供给发送SerDes 508。控制数据通过主设备502和发送SerDes 508之间的串行数据线(SDA)544被双向传递。发送SerDes 508打包(即，合并)并且串行化SCL 540和SDA 544上的信号，以及通过高速串行链路520传输合并的信号。
接收SerDes 510从合并的信号提取时钟信号。时钟信号通过SCL’542被发送且数据信号通过SDA’546被发送到从设备504。从设备504通过SDA’546将低速数据(例如DC功率、确认或控制信号)发送到接收SerDes510。接收SerDes 510串行化低速数据并通过低速串行链路520发送串行化的低速数据。在一些实施方式中，接收SerDes 510在与从设备504相同的芯片上或甚至包括从设备504。在另一实施方式中，高速串行链路520和低速串行链路522都在单个通信介质例如一对线缆上形成。
图5B是通过图5A的系统500发送的信号550的一个实施方式的时序图。关于图5A示出的点A到F示出系统500的时序功能。从点A到点B，SCL 540和SDA 544被过采样并由发送SerDes 508解释。发送SerDes 508将所解释的信息打包到被打包的信号中，以通过高速数据链路520发送。在点A和B之间可能经历等待时间(例如，数十个字节时钟周期)。如果SCL 540或SDA 544比高速数据链路520慢，系统500有时间等待特定的时隙，以打包SCL 540和SDA 544信息。
将在点B处从发送SerDes 508到接收SerDes 510的传输的传播延迟考虑在内，以稍后提取准确的时钟信号。从点B到点C，接收SerDes 510拆开SCL 540和SDA 544信息并将其转发到从设备504。在一个实施方式中，接收SerDes 510在这段时间结束(等待时间可为数十个字节时钟周期)时使其SDA驱动器处于三态。从设备504以确认信号(ACK)、控制信号或任何其它适当的例子响应于接收SerDes 510。
从点D到E，接收SerDes 510读取SDA’546并通过低速数据链路522发送其。在此时，等待时间可能小(例如，几个字节时钟周期)。再者，在点E，将在低速数据链路522上的传播延迟考虑在内。从点E到F，发送SerDes 508接收低速数据链路522数据流并相应地驱动SDA 544。在这里，等待时间也可能小(例如，几个字节时钟周期)。
在一个实施方式中，当系统500上电时，低速数据链路522被连续通电。因此握手协议可在副业务中实现。例如，在I2C总线协议(低速控制的双向协议)中，从设备504保持时钟信号低，同时请求主设备502暂时停止事务。在图5B中的点552，发送SerDes 508保持SCL 540低，同时接收SerDes 510独立于在发送SerDes 508处的SCL 540的定时控制SCL’542的定时(可由用户编程)，以便实现ACK信号。
主设备502和从设备504的示例性实施方式包括在蜂窝电话中使用的主处理器和图形显示器。主处理器通过前向信道高速数据链路520发送待在图形显示器上显示的图形信号。主处理器也将被打包为高速数据的低速控制信号发送到图形显示器。图形显示器(例如，液晶显示器(LCD)屏幕或其它面板屏幕)通过反向信道低速数据链路522将确认信号或其它低速信号发送到主处理器。在这个实施方式中，图形信号需要比ACK信号高得多的数据吞吐量；因此图形信号通过高速数据链路520发送，而ACK信号通过低速数据链路522发送。
因为与蜂窝电话中的主处理器相比，图形显示器常常在相对的一侧，通信介质(例如通信介质106)物理地限制于多少导线可通过铰链或枢轴。串行排线等用于补偿在机械连接中的物理狭窄。在另一例子中，蜂窝电话摄像机也位于主处理器的相对侧上。在这个实施方式中，摄像机将高速图像数据发送到主处理器，且主处理器将低速控制数据或DC功率信号发送到摄像机。因此，蜂窝电话的实施方式包括两个电路(例如两个电路200)，其中第一电路将主处理器耦合到图形显示器(图形显示器在高速接收机侧)，而第二电路将摄像机耦合到主处理器(主处理器在高速接收机侧)。
第一和第二电路(例如，电路102和104)的一个实施方式实现I2C协议。例如，在主处理器上的I2C主控器输出控制摄像机的信息，亮度、缩放或摄像机蜂窝电话的其它功能。该信息在I2C总线上作为高速数据通过高速数据链路520传输。使用FDM，I2C信号和图形内容同时通过相同的一对导线传输。
图形显示器接收I2C信号，解释它，并在接收SerDes 510芯片或在另一从外围设备504(如摄像机芯片)上执行控制功能(例如，缩放等)。在功能被执行之后，接收SerDes 510通过低速数据链路522发送回ACK信号。换句话说，I2C便于传输，使得一对排线的同一物理介质有前向视频数据(串行化)和I2C控制信号的双向传输。I2C总线的“ACK”位仅仅是一个例子；在系统500中可使用双向总线或协议。
图6A是用于通过通信介质双向通信的方法600的一个实施方式的流程图。方法600以通过通信介质的前向信道从第一SerDes发送高速数据信号开始，其中第一SerDes的前向信道驱动器AC耦合到通信介质(块610)。例如，高速数据信号(例如，图像信号)通过通信介质206的前向信道220从SerDes 208发送。数据信号的实施方式包括第一SerDes打包到单个高速数据信号中的信息信号和时钟信号。
方法600还包括在第二SerDes的接收机处接收高速数据信号，其中第二SerDes的接收机AC耦合到通信介质(块612)。低速数据信号通过第二SerDes的反向信道驱动器传递(块614)。例如，反向信道驱动器300或低通滤波器412让低速数据信号通过，因为它具有低的频率。低速数据信号通过通信介质的反向信道从反向信道驱动器发送，其中反向信道驱动器DC耦合到通信介质(块616)。第一SerDes接收低速数据信号，其中第一SerDes被DC耦合到通信介质(块618)。
图6B是用于操作串行器/解串器的方法630的一个实施方式的流程图。方法630以接收数据信号开始(块640)。例如，SerDes 208从第一电路102接收数据信号。数据信号可为并行的高速数据信号或低速数据信号。当数据信号是并行信号时，SerDes将数据信号串行化成高频信号，其中高频信号的频率在第一频带内。当数据信号是低速信号(例如控制信号)时，方法630将数据信号打包到包含低速指示符的高频数据包中。打包是将数据分组成预定的数据包的过程。数据信号或高频数据包通过AC耦合传递，用于在通信介质的前向信道上传输(块642)。方法630以通过到通信介质的DC耦合接收在通信介质的反向信道上的低速数据信号继续(块644)。
图6C是用于操作串行器/解串器的方法650的一个实施方式的流程图。在一个实施方式中，方法650由高速接收SerDes(例如SerDes 210)执行。方法650包括在接收机处、从通信介质的前向信道接收高速数据信号，其中接收机在串行器/解串器的输入处AC耦合到通信介质(块660)。高速数据信号的实施方式从耦合到通信介质的另一SerDes(例如SerDes 208)发送，并包括高速信号(例如图形信号)或具有速度控制指示符的低速数据。方法662还包括使用反向信道驱动器在通信介质的反向信道上发送低速数据信号，其中反向信道驱动器在串行器/解串器的输出处DC耦合到通信介质(块662)。
方法650的其它实施方式包括从电子设备接收数据信号用于在反向信道上发送，当该数据信号具有低于预定频率的频率时通过反向信道传递数据信号，而当数据信号高于预定频率时阻止数据信号通过通信介质发送。
因此，前向信道和反向信道使用分开频带的简单的成本有效的技术、通过相同的通信介质、在第一和第二电路之间以不同频带(在较高频带中的前向和在较低频带中的反向)承载数据。这里所述的实施方式通过主要高速单向数据流的同一串行链路建立次级双向副业务(例如，控制信号)。FDM用于创建双向通信。实施方式只在反向侧上使用电感器实现简单的设计。
当驱动器和接收机都被通电时或当它们交替地打开或关闭时，执行这里所述的实施方式。实施方式也用在没有消隐时间的应用中。这里所述的实施方式允许在前向信道中的连续扩频。在串行器/解串器中利用FDM实现快速数据率。信号完整性可使用滤波器或低频串扰消除器来维持。这里所述的实施方式适用于各种系统，包括但不限于视频显示系统(例如蜂窝电话、个人视频设备等)、导航系统、视频娱乐系统、工业计算终端、远程摄像机或任何其它适当的应用。
描述了由下面的权利要求限定的本发明的很多实施方式。然而，应理解，可进行对所述实施方式的各种更改，而不偏离所主张的发明的精神和范围。这里所述的特定实施方式的特征和方面可结合或代替其它实施方式的特征和方面。因此，其它实施方式在下面的权利要求的范围内。

Claims (30)

1.一种系统，包括：
第一电子设备；
第二电子设备；
第一串行器/解串器，其包括前向信道驱动器，其中所述第一串行器/解串器耦合到所述第一电子设备；
第二串行器/解串器，其包括反向信道驱动器，其中所述第二串行器/解串器耦合到所述第二电子设备；
通信介质，其耦合在所述第一串行器/解串器和所述第二串行器/解串器之间；以及
其中所述第一串行器/解串器和所述第二串行器/解串器AC耦合到所述通信介质以提供高频前向信道，并DC耦合到所述通信介质以提供低频反向信道。
2.如权利要求1所述的系统，还包括：
第一AC耦合电容器，其将所述第一串行器/解串器耦合到所述通信介质；以及
第二AC耦合电容器，其将所述第二串行器/解串器耦合到所述通信介质。
3.如权利要求1所述的系统，其中所述反向信道驱动器包括电感模拟器。
4.如权利要求3所述的系统，其中所述电感模拟器在高频时有高阻抗而在低频时有低阻抗。
5.如权利要求3所述的系统，其中所述电感模拟器包括至少一个跨导放大器。
6.如权利要求1所述的系统，其中所述第二串行器/解串器还包括低通滤波器，其中所述低通滤波器作为预驱动器起作用。
7.如权利要求1所述的系统，其中第一频带的带宽大于或等于频率极点，而第二频带的带宽小于或等于频率零点。
8.如权利要求1所述的系统，其中所述通信介质是线缆、电路板迹线和双绞线之一。
9.如权利要求1所述的系统，还包括：
其中所述第一电子设备是主处理器，其中所述主处理器通过所述前向信道向所述第一串行器/解串器提供高速图形信号；以及
其中所述第二电子设备是显示设备，其中所述显示设备通过所述反向信道向所述第二串行器/解串器提供确认信号。
10.如权利要求9所述的系统，其中所述第一串行器/解串器以具有速度控制位的高频信号包向所述第二串行器/解串器发送低速信号。
11.如权利要求1所述的系统，其中所述第二串行器/解串器包括具有可调节的振幅和相位的滤波器，其中所述滤波器抵消所测量的回声路径。
12.如权利要求1所述的系统，其中所述第二串行器/解串器通过所述反向信道将DC功率信号发送到所述第一串行器/解串器。
13.如权利要求1所述的系统，其中所述第一电子设备和所述第二电子设备实现I2C协议。
14.一种串行器/解串器，包括：
前向信道驱动器，其配置成从电路接收数据信号，其中所述前向信道驱动器通过通信介质的前向信道发送所述数据信号；
终端电阻器，其耦合到所述前向信道驱动器，其中所述终端电阻器配置成通过AC耦合电容器AC耦合到所述通信介质；以及
接收机，其用于接收反向信道通信，其中所述接收机配置成DC耦合到所述通信介质。
15.如权利要求14所述的串行器/解串器，还包括：
其中所述数据信号是低速数据信号；以及
其中所述串行器/解串器配置成将所述低速数据信号打包成高频数据包并通过所述通信介质发送所述高频数据包。
16.一种串行器/解串器，包括：
反向信道驱动器，其配置成通过通信介质的反向信道发送数据，其中所述反向信道驱动器配置成DC耦合到所述通信介质；
接收机，其用于从所述通信介质的前向信道接收通信，其中所述接收机配置成AC耦合到所述通信介质；以及
终端电阻器，其耦合到所述接收机。
17.如权利要求16所述的串行器/解串器，其中所述反向信道驱动器是电感模拟器。
18.如权利要求17所述的串行器/解串器，其中所述电感模拟器包括背对背和并联配置的至少两个Gm积分器。
19.如权利要求17所述的串行器/解串器，其中所述电感模拟器的阻抗在低频时低而在高频时高。
20.如权利要求16所述的串行器/解串器，还包括：
低通滤波器，其中所述低通滤波器作为预驱动器起作用并耦合到所述反向信道驱动器的输入。
21.如权利要求16所述的串行器/解串器，还包括低频串扰消除器。
22.一种操作串行器/解串器的方法，包括：
接收数据信号；
通过AC耦合传递所述数据信号用于在通信介质的前向信道上传输；以及
通过到所述通信介质的DC耦合接收在所述通信介质的反向信道上的低速数据信号。
23.如权利要求22所述的方法，还包括：
将所述数据信号串行化成高频信号，其中所述高频信号的频率在第一频带内；以及
其中所述低速数据信号具有在第二频带内的频率，其中所述第二频带低于所述第一频带。
24.如权利要求22所述的方法，其中所述数据信号包括低速数据信号和低速指示符。
25.一种操作串行器/解串器的方法，包括：
在接收机从通信介质的前向信道接收高速数据信号，其中所述接收机在所述串行器/解串器的输入处AC耦合到所述通信介质；以及
使用反向信道驱动器通过所述通信介质的反向信道发送低速数据信号，其中所述反向信道驱动器在所述串行器/解串器的输出处DC耦合到所述通信介质。
26.如权利要求25所述的方法，还包括：
从电子设备接收数据信号用于在所述反向信道上发送；
当所述数据信号的频率低于预定频率时通过所述反向信道驱动器传递所述数据信号；以及
当所述数据信号的频率高于所述预定频率时阻止所述数据信号通过所述通信介质发送。
27.一种用于通过通信介质双向通信的方法，包括：
通过通信介质的前向信道从第一串行器/解串器发送高速数据信号，其中所述第一串行器/解串器的前向信道驱动器AC耦合到所述通信介质；
在第二串行器/解串器的接收机处接收所述高速数据信号，其中所述第二串行器/解串器的所述接收机AC耦合到所述通信介质；
通过所述第二串行器/解串器的反向信道驱动器传递低速数据信号；
通过所述通信介质的反向信道从所述反向信道驱动器发送所述低速数据信号，其中所述反向信道驱动器DC耦合到所述通信介质；以及
在所述第一串行器/解串器的接收机处接收所述低速数据信号，其中所述第一串行器/解串器的所述接收机DC耦合到所述通信介质。
28.如权利要求27所述的方法，还包括：
使用低通滤波器对所述第二串行器/解串器的输出滤波以产生低频包络；以及
将所述低频包络从所述第二串行器/解串器的输入减去。
29.一种通信方法，包括：
将第一数据信号从第一电子设备发送到第一串行器/解串器；
在所述第一串行器/解串器处串行化所述第一数据信号，其中串行化的第一数据信号的频率在第一频带内；
通过所述第一串行器/解串器对通信介质的AC耦合发送所述串行化的第一数据信号，其中所述AC耦合在所述通信介质上产生前向信道；
在第二串行器/解串器处接收所述串行化的第一数据信号，其中所述第二串行器/解串器AC耦合到所述通信介质；
将第二数据信号从第二电子设备发送到所述第二串行器/解串器；
当所述第二数据信号的频率在第二频带内时通过所述第二串行器/解串器的反向信道驱动器传递所述第二数据信号，其中所述第二频带低于所述第一频带；
通过所述第二串行器/解串器对所述通信介质的DC耦合发送所述第二数据信号，其中所述DC耦合在所述通信介质上产生反向信道；以及
在所述第一串行器/解串器处接收所述第二数据信号，其中所述第一串行器/解串器DC耦合到所述通信介质。
30.如权利要求29所述的方法，包括：
在所述第二串行器/解串器处使所述第一数据信号解串；以及
将解串的第一数据信号从所述第二串行器/解串器转发到所述第二电子设备。
CN2010102589332A 2009-08-17 2010-08-16 对具有反向信道通信的高速串行器/解串器使用频分复用 Pending CN101997667A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US23448409P 2009-08-17 2009-08-17
US61/234,484 2009-08-17
US12/773,115 US20110038286A1 (en) 2009-08-17 2010-05-04 Using frequency divisional multiplexing for a high speed serializer/deserializer with back channel communication
US12/773,115 2010-05-04

Publications (1)

Publication Number Publication Date
CN101997667A true CN101997667A (zh) 2011-03-30

Family

ID=43588545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102589332A Pending CN101997667A (zh) 2009-08-17 2010-08-16 对具有反向信道通信的高速串行器/解串器使用频分复用

Country Status (4)

Country Link
US (1) US20110038286A1 (zh)
KR (1) KR20110018269A (zh)
CN (1) CN101997667A (zh)
TW (1) TW201138405A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104102184A (zh) * 2013-04-15 2014-10-15 玛珂系统分析和开发有限公司 控制系统
US9520804B2 (en) 2012-05-16 2016-12-13 Renesas Electronics Corporation Power converter and matrix converter
CN110445997A (zh) * 2018-05-03 2019-11-12 真实仪器公司 用于光学传感器的信号转换系统
CN111758240A (zh) * 2018-03-09 2020-10-09 德克萨斯仪器股份有限公司 双向数据链路
CN115133941A (zh) * 2022-05-27 2022-09-30 南京金阵微电子技术有限公司 信号接收端、串行器以及通信系统

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8532200B1 (en) 2009-08-28 2013-09-10 Marvell International Ltd. System and method for side band communication in SERDES transmission/receive channels
US20120119789A1 (en) * 2010-11-16 2012-05-17 Lsi Corporation Peak Detector Extension System
US8665704B2 (en) 2011-11-25 2014-03-04 Hewlett-Packard Development Company, L.P. Parallelly coupled stackable network switching device
JP6003102B2 (ja) * 2012-03-06 2016-10-05 ソニー株式会社 データ受信回路、データ送信回路、データ送受信装置、データ伝送システムおよびデータ受信方法
US9231548B2 (en) * 2012-03-23 2016-01-05 Marvell Israel (M.I.S.L) Ltd. Package with printed filters
TWI502370B (zh) * 2012-06-14 2015-10-01 Acer Inc 電子系統、從屬電子裝置與信號傳輸方法
CN103987191A (zh) * 2014-05-16 2014-08-13 浪潮电子信息产业股份有限公司 一种减小ac耦合电容pad对高速串行信号传输影响的方法
GB2538245B (en) 2015-05-11 2017-06-14 Cirrus Logic Int Semiconductor Ltd Digital accessory interface
US10572416B1 (en) 2016-03-28 2020-02-25 Aquantia Corporation Efficient signaling scheme for high-speed ultra short reach interfaces
US11088876B1 (en) 2016-03-28 2021-08-10 Marvell Asia Pte, Ltd. Multi-chip module with configurable multi-mode serial link interfaces
US10778404B1 (en) 2016-04-01 2020-09-15 Marvell Asia Pte., LTD Dual-duplex link with asymmetric data rate selectivity
US10135641B1 (en) * 2017-01-04 2018-11-20 Aquantia Corp. Far end crosstalk cancellation for serdes links
US10547268B2 (en) * 2017-03-27 2020-01-28 Texas Instruments Incorporated Serializer-deserializer for motor drive circuit
US10153917B1 (en) 2017-07-21 2018-12-11 Huawei Technologies Co., Ltd. Frequency/phase-shift-keying for back-channel serdes communication
US10547438B2 (en) 2017-12-29 2020-01-28 Texas Instruments Incorporated Signal edge location encoding
US10484044B1 (en) * 2018-05-01 2019-11-19 Huawei Technologies Co., Ltd. Differential termination modulation for back-channel communication
US11855056B1 (en) 2019-03-15 2023-12-26 Eliyan Corporation Low cost solution for 2.5D and 3D packaging using USR chiplets
KR102136889B1 (ko) * 2019-06-17 2020-07-22 주식회사 엑스엘 카메라에서의 출력영상을 스위칭하는 영상 스위칭 장치, 방법 및 이를 포함하는 광전송 시스템
US12095709B2 (en) * 2020-03-16 2024-09-17 Sony Semiconductor Solutions Corporation Communication device, communication system and communication method
CN114826279A (zh) * 2021-01-18 2022-07-29 瑞昱半导体股份有限公司 解串器的接收电路
US11855043B1 (en) 2021-05-06 2023-12-26 Eliyan Corporation Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates
US20240259043A1 (en) * 2021-05-12 2024-08-01 Telefonaktiebolaget Lm Ericsson (Pub) Bidirectional interface port
US20230015565A1 (en) * 2021-07-09 2023-01-19 Skyworks Solutions, Inc. Distributed radio frequency communication systems for automotive
CN114189263A (zh) * 2021-11-09 2022-03-15 中国船舶重工集团公司第七一五研究所 一种基于频分复用的多路数据耦合器及其设计方法
US11842986B1 (en) 2021-11-25 2023-12-12 Eliyan Corporation Multi-chip module (MCM) with interface adapter circuitry
US11841815B1 (en) 2021-12-31 2023-12-12 Eliyan Corporation Chiplet gearbox for low-cost multi-chip module applications
CN114553642B (zh) * 2022-04-22 2022-07-29 浙江芯昇电子技术有限公司 一种快速建立SerDes链路连接的方法和设备
CN115001518B (zh) * 2022-05-27 2023-12-05 南京金阵微电子技术有限公司 一种信号接收电路、解串器及通信系统
US12058874B1 (en) 2022-12-27 2024-08-06 Eliyan Corporation Universal network-attached memory architecture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080137721A1 (en) * 2004-06-16 2008-06-12 Hsu Louis L Automatic adaptive equalization method for high-speed serial transmission link
CA2621256A1 (en) * 2007-02-16 2008-08-16 Gennum Corporation Multi-media digital interface systems and methods
CN101304420A (zh) * 2007-05-11 2008-11-12 创世纪微芯片公司 通过单信号线的内容受保护的数字链路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295623B2 (en) * 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US8159927B2 (en) * 2007-02-16 2012-04-17 Gennum Corporation Transmit, receive, and cross-talk cancellation filters for back channelling
US7746811B2 (en) * 2007-12-06 2010-06-29 National Semiconductor Corporation Time shared bi-directional serial signaling system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080137721A1 (en) * 2004-06-16 2008-06-12 Hsu Louis L Automatic adaptive equalization method for high-speed serial transmission link
CA2621256A1 (en) * 2007-02-16 2008-08-16 Gennum Corporation Multi-media digital interface systems and methods
CN101304420A (zh) * 2007-05-11 2008-11-12 创世纪微芯片公司 通过单信号线的内容受保护的数字链路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520804B2 (en) 2012-05-16 2016-12-13 Renesas Electronics Corporation Power converter and matrix converter
CN103427663B (zh) * 2012-05-16 2017-05-03 瑞萨电子株式会社 功率变换器和矩阵变换器
CN104102184A (zh) * 2013-04-15 2014-10-15 玛珂系统分析和开发有限公司 控制系统
CN111758240A (zh) * 2018-03-09 2020-10-09 德克萨斯仪器股份有限公司 双向数据链路
CN110445997A (zh) * 2018-05-03 2019-11-12 真实仪器公司 用于光学传感器的信号转换系统
CN110445997B (zh) * 2018-05-03 2021-11-16 真实仪器公司 光学仪器、光谱仪以及将光学输入转换为数字信号输出的方法
US11725985B2 (en) 2018-05-03 2023-08-15 Verity Instruments, Inc. Signal conversion system for optical sensors
CN115133941A (zh) * 2022-05-27 2022-09-30 南京金阵微电子技术有限公司 信号接收端、串行器以及通信系统
CN115133941B (zh) * 2022-05-27 2023-09-19 南京金阵微电子技术有限公司 信号接收端、串行器以及通信系统

Also Published As

Publication number Publication date
TW201138405A (en) 2011-11-01
KR20110018269A (ko) 2011-02-23
US20110038286A1 (en) 2011-02-17

Similar Documents

Publication Publication Date Title
CN101997667A (zh) 对具有反向信道通信的高速串行器/解串器使用频分复用
CN104780334B (zh) 基于fpga实现的mipi lane信号串化输出的方法和装置
US20020041228A1 (en) Apparatus for power line computer network system
CN101287088B (zh) 将数字影音数据自来源装置传送至接收装置的系统与方法
CA2559234A1 (en) High data rate interface apparatus and method
CA2560067A1 (en) High data rate interface apparatus and method
CA2560744A1 (en) High data rate interface apparatus and method
CA2548412A1 (en) High data rate interface with improved link synchronization
CN105406899B (zh) 用于海洋通信的电力线载波通信装置
US20020150077A1 (en) Data transmission method
CN105743537A (zh) 用于处理移动装置中的信号的方法和设备
CN103338073A (zh) 一种利用可见光实现网络接入的通信模块及系统
CN101563879B (zh) 用于提供双向通讯协定的方法及其电路和设备
CN212627889U (zh) 一种铜缆fc高速收发隔离芯片
CN103152154A (zh) 全双工单端串行链路通信系统
CN105828014A (zh) 一种音视频传输方法及装置
CN217522832U (zh) 一种基于uwb的低延迟无损数字音频传输单元、系统及电子设备
CN202231716U (zh) 电力线载波通信结构
US11336331B2 (en) Power delivery and data communication over a single pair of cables
CN105335315A (zh) 一种多串口数据的远距离传输装置及方法
CN204349980U (zh) Spi总线数据远距离传输系统
CN105264789A (zh) 回传设备和回传设备控制方法
CN101860712B (zh) 一种摄像头信号传输装置及方法
CN208539273U (zh) 一种hdmi光纤铜缆混合传输装置
CN104541484B (zh) 被动均衡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110330