CN101969687A

CN101969687A - 一种数字gsm时隙alc的实现方法

Info

Publication number: CN101969687A
Application number: CN2010105220067A
Authority: CN
Inventors: 金淮东; 王文元; 王利强
Original assignee: Sunwave Communications Co Ltd
Current assignee: Sunwave Communications Co Ltd
Priority date: 2010-10-26
Filing date: 2010-10-26
Publication date: 2011-02-09

Abstract

本发明公开了一种数字GSM时隙ALC的实现方法，步骤如下：直放站接收射频信号，经过衰减器、模拟混频、模拟/数字转化器之后送入FPGA。FPGA内部的ALC算法包括两个模块：单时隙功率统计模块和衰减逻辑控制模块，数据进入单时隙功率统计模块完成单时隙(突发脉冲)的功率统计，并将最大时隙功率值送入衰减逻辑控制模块和上位机的配置的直放站允许的最大和最小功率值进行比较，然后决定是增加还是减少衰减器的衰减幅度。本发明有益的效果是：本发明实现了GSM数字直放站ALC的功能，其基于在FPGA内实现ALC算法，然后对外部的数字衰减器进行控制，达到限制直放站输入信号电平的目的。

Description

一种数字GSM时隙ALC的实现方法

技术领域

本发明涉及直放站的自动电平控制(ALC)方法，主要是一种数字GSM时隙ALC的实现方法。

背景技术

直放站作为基站和移动台之间的中继，完成基站到移动台、移动台到基站的无损信号的传输。在直放站的增益确定后，为了确保直放站输出信号的功率在允许的发射功率的范围内，防止由于信号过大，而对其它信号源产生干扰，需要对直放站的输入信号有一定的限幅作用。

由于GSM(Global System for Mobile Communications一全球移动通讯系统)的不同时隙(突发脉冲)的功率都各不相同，功率大小相差也比较大，如果采用长时间(大于单个时隙的时间)的功率统计，得到的是个平均的功率，并不能正确的反应出最大单个时隙的功率。而同一个时隙的功率是一致的，所以本发明的ALC算法是基于时隙功率统计的一种算法。

发明内容

本发明的目的正是要克服上述技术的不足，而提供一种数字GSM时隙ALC的实现方法。

本发明解决其技术问题采用的技术方案：这种数字GSM时隙ALC的实现方法，步骤如下：

(1)、直放站接收射频信号经过数字衰减器、模拟混频模块、模拟/数字转化器(A/D模块)之后送入现场可编程门阵列FPGA，FPGA内部的ALC模块包括两个模块：单时隙功率统计模块和衰减逻辑控制模块；

(2)、单时隙功率统计模块对模拟/数字转化器送过来的数据进行单时隙(突发脉冲)的功率统计，采用在单时隙时间内统计功率的形式，对不断过来的时隙，在一段时间内，找出最大统计功率；具体为：对单时隙时间的采样点功率进行累加，将累加得到的值与之前一段时间内统计出来的的最大功率值进行比较，如果比之前最大的统计功率大，那么当前统计功率值替代之前最大统计功率值，锁存最大统计功率值；

(3)、每一个单时隙时间内，衰减逻辑控制模块将最大统计功率值转换为最大平均功率值，然后和上位机的配置的直放站允许的最大和最小平均功率值进行比较，如果实际的最大平均功率值大于配置的最大值平均功率值，那么就增加衰减器的衰减幅度，如果实际的最大平均功率值小于配置的最小值平均功率值，那么就减小衰减器的衰减幅度。

作为优选，单时隙功率统计模块对每个采样点信号的幅度进行平方处理，得到每个采样值的平方值，称为单点功率值，然后对单时隙时间的采样点功率进行累加。

作为优选，统计的一段时间控制在半个时隙。

本发明有益的效果是：本发明实现了GSM(Global System for Mobile Communications-全球移动通讯系统)数字直放站ALC(Automatic Level Control-自动电平控制)的功能，其基于在FPGA(Field-Programmable Gate Array-现场可编程门阵列)内实现ALC算法，然后对外部的数字衰减器进行控制，达到限制直放站输入信号电平的目的。

附图说明

图1是本发明的系统原理示意图；

图2是本发明ALC算法单时隙功率统计模块框图；

图3是本发明ALC算法衰减逻辑控制模块框图；

图4是本发明ALC算法单时隙功率统计的方法示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明：

图1是本发明的系统原理示意图；该系统是数字直放站的一部分，包括射频信号衰减器，模拟混频器，模拟/数字转换器和FPGA(Field-Programmable GateArray-现场可编程门阵列)。信号依次通过这几个器件，FPGA内部完成ALC的算法，然后将控制信号发送给衰减器。

FPGA内部ALC算法主要分两个模块——单时隙功率统计模块(图2)、衰减逻辑控制模块(图3)。

单时隙功率统计模块，见图2，信号主要经过：求平方，单时隙功率统计，功率比较，输出功率最大值。具体流程如下：

1.求平方：信号从模拟/数字转化器(A/D)进入FPGA，该信号是对信号的幅度的量化，为了表示为功率，对该信号进行平方的处理。得到每个采样值的平方值。称为单点功率值。

2.单时隙功率统计：对一段时间的所有的单点功率值进行统计，统计的一段时间最好控制在半个时隙左右，这样比较准确捕捉最大的统计功率。见图4。图中A图实线表示了三个突发脉冲(时隙)，虚线与虚线之间表示统计时间。可以看出如果用一个时隙时间去统计功率，就没办法正确的表示中间时隙的功率了。如果换成图中的B图，那么就可以避免这个问题了。

本发明的统计时间为266us。即对GSM脉冲信号以266us分段，对每一段信号进行功率统计。

3.功率比较，输出功率最大值：每266us比较一次，如图2，将单时隙功率功率输出的功率值和原来保存的最大功率进行比较，将两者中的大者保存为当前最大功率，然后将这个最大值Pmax输出到衰减逻辑控制模块(图3)。该最大功率值每过一段时间(34ms)进行清零，为了避免当GSM信号变小时，无法正确的反映当前的功率情况。这里我们清零的周期为34ms。

上面整个过程其实是寻找每个34ms周期内的最大功率。

衰减逻辑控制模块，见图3，信号主要经过：求平均功率，平均功率比较，增减衰减值，输出衰减值。具体流程如下：

1.求平均功率：对单时隙功率统计模块输出的统计功率求平均功率。直接对该值除以统计的采样个数。求的平均功率是为了下面的平均功率比较做准备。

2.平均功率比较：在这里有两个寄存器，表示允许输入的最大平均功率和最小平均功率，由控制板进行配置。对每266us内输入的平均功率和配置的最大/最小平均功率进行比较。实际功率大于最大配置功率值，输出加脉冲，小于最小配置功率值，输出减脉冲。

3.增减衰减值，输出衰减值：加/减脉冲决定衰减值是否是加1还是减1。最后将衰减值输出给衰减器。控制值越大，衰减器衰减就越厉害。

该ALC算法具有实时性强，收敛速度快，稳定性好的特点。

除上述实施例外，凡采用等同替换或等效变换形成的技术方案，均落在本发明要求的保护范围。

Claims

1.一种数字GSM时隙ALC的实现方法，其特征是：步骤如下：

(1)、直放站接收射频信号经过数字衰减器、模拟混频模块、模拟/数字转化器之后送入现场可编程门阵列FPGA，FPGA内部的ALC模块包括两个模块：单时隙功率统计模块和衰减逻辑控制模块；

(2)、单时隙功率统计模块对模拟/数字转化器送过来的数据进行功率统计，采用在单时隙时间内统计功率的形式，对不断过来的时隙，在一段时间内，找出最大统计功率；具体为：对单时隙时间的采样点功率进行累加，将累加得到的值与之前一段时间内统计出来的的最大功率值进行比较，如果比之前最大的统计功率大，那么当前统计功率值替代之前最大统计功率值，锁存最大统计功率值；

(3)、每一个单时隙时间内，衰减逻辑控制模块将最大统计功率值转换为最大平均功率值，然后和系统配置的最大和最小平均功率值进行比较，如果实际的最大平均功率值大于配置的最大值平均功率值，那么就增加衰减器的衰减幅度，如果实际的最大平均功率值小于配置的最小值平均功率值，那么就减小衰减器的衰减幅度。

2.根据权利要求1所述的数字GSM时隙ALC的实现方法，其特征是：单时隙功率统计模块对每个采样点信号的幅度进行平方处理，得到每个采样值的平方值，称为单点功率值，然后对单时隙时间的采样点功率进行累加。

3.根据权利要求1所述的数字GSM时隙ALC的实现方法，其特征是：统计的一段时间控制在半个时隙。