CN101958712A - 无相位差的模拟锁相环电路 - Google Patents
无相位差的模拟锁相环电路 Download PDFInfo
- Publication number
- CN101958712A CN101958712A CN201010538270.XA CN201010538270A CN101958712A CN 101958712 A CN101958712 A CN 101958712A CN 201010538270 A CN201010538270 A CN 201010538270A CN 101958712 A CN101958712 A CN 101958712A
- Authority
- CN
- China
- Prior art keywords
- phase
- circuit
- signal
- output signal
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001914 filtration Methods 0.000 claims abstract description 4
- 230000010363 phase shift Effects 0.000 claims description 81
- 230000003247 decreasing effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 101150015633 RQC1 gene Proteins 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 101100529499 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RQC2 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了无相位差的模拟锁相环电路,包括锁相环电路和精密移相电路,精密移相电路包括可控移相电路及控制电路、鉴相电路、低通滤波器;可控移相电路PS对锁相环电路PLL的输出信号s1进行移相,其输出信号so为电路的最终输出。锁相环电路的输入信号si与输出信号so送入鉴相电路,鉴相电路输出信号spd经过低通滤波器LP滤除高频信号,取出反映相位差的直流信号sd,控制电路CC根据反应相位差的直流信号sd产生控制信号sc,它控制可控移相电路的相移量,直到锁相环电路PLL的输入信号si与整个电路的输出信号so之间相位相同或保持准确90°的相位差。该电路可以实现输出信号同相位跟踪输入信号。
Description
技术领域
本发明涉及一种精密正交电路及锁相环电路,具体涉及一种能够对输入信号准确、稳定地移相90°的电路,及一种将输出信号与锁相环输入信号之间相位差减小至0或保持准确90°的电路。
背景技术
锁相环技术在理论上能够产生与输入信号没有频率偏差的输出信号,锁定时输入输出信号之间存在固定的相位差。到目前为止,数字锁相环技术可以实现输出信号与输入信号同频同相,但这需要借助于微处理器或复杂的数字电路。本发明利用普通锁相环框架实现输出信号与输入信号之间没有相位偏差。
锁相环电路锁定时,输出信号与输入信号频率相同,两者之间的相位差固定。利用这个特点,在锁相环锁定的基础上,增加移相电路,抵消这个固定的相位差,使输出信号与输入信号同相。目前未见有可以对不同频率的输入模拟信号实现无相位差跟踪的能够将输出信号与锁相环输入信号之间相位差减小至0或保持准确90°的电路。
发明内容
本发明目的是:提出一种无相位差的模拟锁相环电路,即一种能够将输出信号与输入信号之间相位差减小至0或保持90度的锁相环电路。
本发明技术方案是: 无相位差的模拟锁相环电路,是一种能够将输出信号与输入信号之间相位差减小至0或保持90度的锁相环电路,包括锁相环电路和精密移相电路,精密移相电路包括可控移相电路及控制电路、鉴相电路、低通滤波器;可控移相电路PS对锁相环电路PLL的输出的输入信号s 1进行移相,其输出信号s o为电路的最终输出。锁相环电路的输入信号s i与输出信号s o送入鉴相电路,鉴相电路输出信号s pd经过低通滤波器LP滤除高频信号,取出反映相位差的直流信号s d,控制电路CC根据反映相位差的直流信号s d产生控制信号s c,它控制移相电路的相移量,直到锁相环电路PLL的输入信号s i与整个电路的输出信号s o之间相位相同或保持准确90°的相位差。移相电路移相量一般在0°~ 180°或0°~ -180°之间。
总之,可控移相电路通过控制电路产生的控制电信号,控制移相电路的相移量,实现相位负反馈。锁相环电路的输出信号连接可控移相电路,抵消锁相环输出信号与输入信号之间的相位差;可控移相电路的输出信号与锁相环输入信号经过鉴相电路、低通滤波器、控制电路产生控制电信号,控制移相电路的相移量,实现相位负反馈。可控移相电路输出信号作为整个电路最终的输出信号。
可控移相的电路可以采用精密正交电路,其特征在于可控移相电路的输入信号与输出信号相位差为90°(相位差为90度)。如果相位差发生偏移,利用相位负反馈技术,输入信号与输出信号经过90°基准型鉴相电路(如模拟乘法器)、低通滤波器及控制电路产生控制电信号,控制移相电路的相移量,维持输入信号与输出信号之间相差90°。如图4(a)所示。
可控移相的电路也可以使用0°基准型鉴相电路,其特征在于两个D触发器的输出信号经过一个由运算放大器构成的减法电路,如图4(b)所示。当两个输入信号同相时,该鉴相电路输出为0;当信号s 1超前s 2时,电路输出为正,反之为负。
对于实现倍频或分频的锁相环,只要对鉴相电路的输入进行相应的倍频或分频处理,即增加相应的数字电路,也能将输出信号与输入信号之间的相位差减小至0,或相位差保持90°。
本发明的有益效果是:本发明根据锁相环电路的特点,从而得到一种能够将输出信号与输入信号之间相位差减小至0或保持90度的锁相环电路。因为锁相环电路锁定时,输出信号与输入信号频率相同,两者之间的相位差固定。利用这个特点,在锁相环锁定的基础上,增加移相电路,抵消这个固定的相位差,使输出信号与输入信号同相。为了保证电路最终输出信号与输入信号相位相同,电路采用反馈技术,根据输入输出信号的实时相位差,控制移相电路的相移量,直到输入输出信号之间的相位相同为止,并维持这个同相状态。锁相环跟踪的信号频率不固定,本发明由于采用了反馈技术,可以对不同频率的输入信号实现无相位差跟踪。此外,本发明中精密正交电路,相对一般正交电路而言,它能保持输出信号与输入信号之间稳定的90°相位差。
附图说明
图1为本发明的原理框图;
图2为移相电路,图2中 (a)为超前移相电路,(b)为滞后移相电路;(c)为实现可控移相的变容二极管的使用;
图3为PLL输出信号与输入信号相位差在0°附近时的本发明实现方案;
图4中为精密正交电路框图(a)和0°基准型鉴相器电路(b);
图5为PLL输出信号与输入信号相位差在90°附近时的本发明实现方案1;
图6为PLL输出信号与输入信号相位差在90°附近时的本发明实现方案2;
图7为PLL输出信号与输入信号相位差在90°附近时的本发明实现方案3。
具体实施方式
如图1所示,锁相环PLL锁定后,PLL的输出信号s 1与输入信号s i频率相同,存在固定相位差。移相电路PS对PLL的输出信号s 1进行移相,其输出信号s o为电路的最终输出。s i与s o送入鉴相电路PD,其输出信号s pd经过低通滤波器LP滤除高频信号,取出反映相位差的直流信号s d,控制电路CC根据s d产生控制信号s c,它控制移相电路的相移量,直到s i与s o之间相位相同或保持准确90°的相位差。
因为锁相环所跟踪的信号频率不固定,所以建议应用本发明时采用通常的桥式移相电路。这个电路的优点是输出信号相位发生变化时,信号幅度不变。下面以该移相电路为例说明本发明。桥式移相电路可以移相0°~ 180°或0°~ -180°,为了说明方便,这里定义前者为超前移相电路(如图2(a)所示),后者为滞后移相电路(如图2(b)所示)。它们相移的中间值分别为90°和-90°。用变容二极管代替图2(a)和图2(b)中的电容C(如图2(c)所示),实现可控移相。如果变容二极管上反向直流电压不同,在电路中表现出的电容量也不同,电路的相移量发生相应变化,则相移可控。在图2(c)中,C j为变容二极管,C 1和C 2是隔直耦合电容,c1和c2端为图2(a)或图2(b)中电容的两端。v1和v2端外接控制电压,通过电阻R C1和R C2加到变容二极管两端,调节变容二极管的电容值。实际使用时,v1和v2中可以一端电位固定,另一端接控制电位,两者之差为控制电压。
信号s c控制变容二极管两端的直流电压。由于变容二极管上的直流电压与电容量有固定的函数关系,当输入和输出信号相位相同时,变容二极管上的直流电压应该不变,以保持输出相移固定。所以控制电路可以采用积分电路。当输入和输出信号相位差为0时,控制信号s c不变。在相位调节过程中,控制信号s c应该向s i与s o之间相位差减少的方向变化,即相位负反馈。
目前锁相环PLL中的鉴相器大致分为两类。一类是0°基准型,如电荷泵,锁相环输入输出信号之间的相位差在0°附近。另一类是90°基准型,如模拟乘法器,锁相环输入输出信号之间的相位差在90°附近。
对于采用0°基准型鉴相器的PLL,本发明可以按图3所示的方案实现。其中,图1中的移相电路(PS)由图3中的移相电路1(PS1)和移相电路2(PS2)代替。PS1为超前(或滞后)移相电路,PS2为滞后(或超前)移相电路。PS1的相移量Dj 1为(约)90°(或-90°)。这样,PS1的输出信号s 2与PLL输入信号之间的相位差为Dj 1加上PLL电路的相位差 。反馈回路中的鉴相器也采用0°基准型,当信号s o与信号s i同相时,它的输出为0。PS2在反馈电路的控制下,抵消。这样,整个电路输出信号s o与输入信号s i之间没有相位差。
图3中的控制电路(CC)为积分电路,鉴相器输出的相位误差信号在该电路中积分,调整移相电路中变容二极管的控制电位。如果输入输出信号同相,鉴相器输出为0,则变容二极管的控制电位不变,移相电路相移量则为固定值。后面的电路方案也是如此。
图3中PS1如果采用一般的移相电路,则当信号频率不同时,也不一样。虽然这样整个电路能工作,但相位调节范围会受输入信号频率的限制。PS1可以采用图4(a)所示的精密正交电路,其输入输出信号之间相位差为准确、稳定的90°(或-90°)。这样整个电路实现同相的频率范围更宽。图4(a)中的鉴相电路1(PD1)为90°基准型,当信号s 1与信号s 2相差90°(或-90°)时,它的输出经过低通滤波器后为0。
目前LL中的0°基准型鉴相器多采用电荷泵,它适用于PLL的鉴相用途,但不适合这里控制移相器的工作。本发明提出如图4(b)所示的0°基准型鉴相器,它在输入输出信号相位相同时,输出为0。如果信号s 1比信号s 2相位超前,输出s d为正,反之为负。使用这个鉴相器,如果后面的控制电路为积分电路,则可以省去中间的低通滤波器。
如果锁相环PLL中的鉴相器为90°基准型,本发明可以按图5所示的方案实现。PLL输入输出信号相差约90°,但它可正可负。图5中精密正交电路1(RQC1)和移相电路2(PS2)可以是超前移相电路,也可以是滞后移相电路,无论怎么组合,信号s o1与信号s i之间的相位差为90°,但它一样可能是正或是负。信号s o1送至精密正交电路2(RQC2)和精密正交电路3(RQC3),这两个电路一个为超前移相电路,一个为滞后移相电路。则它们的输出信号s oa和s ob,一个与s i同相,另一个反相。这两个信号分别在模拟乘法器a(MUa)和模拟乘法器b(MUb)中与s i相乘,相乘结果分别通过低通滤波器a(LPa)和低通滤波器b(LPb),作为结果的信号s a和s b分别反映信号s oa和s ob哪个与s i同相,哪个反相。这样,电路的三个输出信号s oa、s o1和s ob分别相差90°,或者说两两正交。
如果事先能确定PLL输出信号相对输入信号超前或滞后,则可以省去精密正交电路b(RQb)、乘法器b(MUb)和低通滤波器b(LPb)。合理设计各移相电路的相位关系,可以得到与输入信号s i完全同相或反相的输出信号。
为了简化电路,图5中的精密正交电路1(RQC1)也可以用一般的移相电路代替。合理设计参数,它能对PLL中心频率的信号移相90°,整个电路也能对一定频率范围的信号实现同相跟踪。
由于电路控制信号s c的电位范围有限,单个移相电路调节相位的范围可能不够宽。对这种情况,可以采用图6所示的方案。它把图5中的精密正交电路1(RQC1)换成移相电路1(PS1),该移相电路也和PS2一样受s c的控制,这样扩大相位的调节范围。
对于PLL输入输出信号相位差在90°左右的情况,也可以采用图7方案。该方案中移相电路a(PSa)和移相电路b(PSb)分别为超前移相电路和滞后移相电路。鉴相电路a(PDa)和鉴相电路b(PDb)为0°基准型鉴相器。在不确定PLL输出信号相对输入信号是超前还是滞后的情况下,PSa和PSb的输出信号s oa和s ob中的一个与PLL输入信号s i同相。与图5和图6类似,这两个输出信号分别与s i通过模拟乘法器及低通滤波器,低通滤波器的输出信号s a和s b反映s oa和s ob哪个与s i同相。当然在事先能确定PLL输出信号相对输入信号超前或滞后的情况下,可以省去移相电路b、控制电路b、低通滤波器b、鉴相电路b、乘法器b、低通滤波器b1。
Claims (4)
1.无相位差的模拟锁相环电路,其特征是包括锁相环电路和精密移相电路,精密移相电路包括可控移相电路及控制电路、鉴相电路、低通滤波器;可控移相电路PS对锁相环电路PLL的输出信号s 1进行移相,其输出信号s o为电路的最终输出;锁相环电路的输入信号s i与输出信号s o送入鉴相电路,鉴相电路输出信号s pd经过低通滤波器LP滤除高频信号,取出反映相位差的直流信号s d,控制电路CC根据反应相位差的直流信号s d产生控制信号s c,它控制可控移相电路的相移量,直到锁相环电路PLL的输入信号s i与整个电路的输出信号s o之间相位相同或保持准确90°的相位差。
2.根据权利要求1所述的无相位差的模拟锁相环电路,其特征是当需要控制可控移相电路的输入信号与输出信号相位差为90°时,鉴相电路采用90°基准型鉴相电路(如模拟乘法器)。
3.根据权利要求1所述的无相位差的模拟锁相环电路,其特征是当需要控制可控移相电路的输入信号与输出信号相位差为0°时,鉴相电路采用0°基准型鉴相电路,由两个D触发器的输出信号经过一个由运算放大器构成的减法电路。
4.根据权利要求1所述的无相位差的模拟锁相环电路,其特征是对于实现倍频或分频的锁相环,只要对送至鉴相电路的输入信号进行相应的倍频或分频处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010538270XA CN101958712B (zh) | 2010-11-10 | 2010-11-10 | 无相位差的模拟锁相环电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010538270XA CN101958712B (zh) | 2010-11-10 | 2010-11-10 | 无相位差的模拟锁相环电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101958712A true CN101958712A (zh) | 2011-01-26 |
CN101958712B CN101958712B (zh) | 2012-06-06 |
Family
ID=43485853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010538270XA Expired - Fee Related CN101958712B (zh) | 2010-11-10 | 2010-11-10 | 无相位差的模拟锁相环电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101958712B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102170719A (zh) * | 2011-03-10 | 2011-08-31 | 清华大学 | 具有开关器件反压限制功能的感应加热电源相位跟踪系统 |
CN108347231A (zh) * | 2018-01-29 | 2018-07-31 | 三峡大学 | 一种宽带90°移相器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4599570A (en) * | 1982-07-21 | 1986-07-08 | Sperry Corporation | Phase detector with independent offset correction |
CN86100557A (zh) * | 1986-04-12 | 1987-02-25 | 同济大学 | 速度可调式斩光器 |
JPH0426243A (ja) * | 1990-05-22 | 1992-01-29 | Sumitomo Electric Ind Ltd | タイミングクロック抽出回路 |
CN1553592A (zh) * | 2003-06-06 | 2004-12-08 | 华为技术有限公司 | 信号相位跟踪网络 |
CN101504861A (zh) * | 2009-03-16 | 2009-08-12 | 东南大学 | 全数字延时锁定环电路 |
-
2010
- 2010-11-10 CN CN201010538270XA patent/CN101958712B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4599570A (en) * | 1982-07-21 | 1986-07-08 | Sperry Corporation | Phase detector with independent offset correction |
CN86100557A (zh) * | 1986-04-12 | 1987-02-25 | 同济大学 | 速度可调式斩光器 |
JPH0426243A (ja) * | 1990-05-22 | 1992-01-29 | Sumitomo Electric Ind Ltd | タイミングクロック抽出回路 |
CN1553592A (zh) * | 2003-06-06 | 2004-12-08 | 华为技术有限公司 | 信号相位跟踪网络 |
CN101504861A (zh) * | 2009-03-16 | 2009-08-12 | 东南大学 | 全数字延时锁定环电路 |
Non-Patent Citations (1)
Title |
---|
《固体电子学研究与进展》 20091231 方盛等 一种快速捕获、带宽可调的锁相环电路 全文 1-4 第29卷, 第4期 2 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102170719A (zh) * | 2011-03-10 | 2011-08-31 | 清华大学 | 具有开关器件反压限制功能的感应加热电源相位跟踪系统 |
CN108347231A (zh) * | 2018-01-29 | 2018-07-31 | 三峡大学 | 一种宽带90°移相器 |
CN108347231B (zh) * | 2018-01-29 | 2021-06-18 | 三峡大学 | 一种宽带90°移相器 |
Also Published As
Publication number | Publication date |
---|---|
CN101958712B (zh) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3275080B1 (en) | Wideband direct modulation with two-point injection in digital phase locked loops | |
TWI614996B (zh) | 雙相鎖向迴路之充電泵校正 | |
US10903841B1 (en) | Apparatus and methods for high frequency clock generation | |
Yi et al. | A 57.9-to-68.3 GHz 24.6 mW frequency synthesizer with in-phase injection-coupled QVCO in 65nm CMOS | |
US20080111597A1 (en) | Systems and Arrangements for Controlling a Phase Locked Loop | |
US8873693B2 (en) | Phase averaging-based clock and data recovery | |
CN102714499A (zh) | 相位检测器电路和方法 | |
CN104734695B (zh) | 信号发生器、电子系统以及产生信号的方法 | |
CN104104385A (zh) | 一种高精度锁相环和锁相方法 | |
US9344269B2 (en) | Receiving circuit | |
US8774336B2 (en) | Low-power highly-accurate passive multiphase clock generation scheme by using polyphase filters | |
CN101958712B (zh) | 无相位差的模拟锁相环电路 | |
US20100219894A1 (en) | Phase shift phase locked loop | |
CN102684684B (zh) | 多通道前向时钟高速串行接口的正交时钟产生电路 | |
CN106385252A (zh) | 一种实现高精度相位差控制的多相时钟产生方法和电路 | |
US10680621B1 (en) | Phase stabilization for a frequency multiplier | |
CN113114227B (zh) | 多相位时钟信号相位差检测电路与方法、数字相位调制系统 | |
EP2518895B1 (en) | Delay-Coupled LCVCO | |
US11323102B2 (en) | Multiphase signal generators, frequency multipliers, mixed signal circuits, and methods for generating phase shifted signals | |
CN114157294B (zh) | 模拟鉴相器与数字鉴频器合作捕获的低相噪频率合成器 | |
CN107683569B (zh) | 频率检测器 | |
US20120056653A1 (en) | Digital phase-locked loop | |
WO2019058419A1 (ja) | 局部発振器 | |
CN208046589U (zh) | 一种时钟移相电路 | |
Kim et al. | Low phase noise and Fast locking PLL Frequency Synthesizer for a 915MHz ISM Band |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120606 Termination date: 20141110 |
|
EXPY | Termination of patent right or utility model |