CN101929982A - 检测栅氧化层完整性的方法 - Google Patents

Abstract

一种检测栅氧化层完整性的方法，包括：根据目标显著性水平、目标失效数以及目标缺陷密度，获得最小样本数；以大于或等于所述最小样本数的被测芯片样本数，进行斜坡电压测试；对被测芯片是否通过斜坡电压测试进行评估。所述检测栅氧化层完整性的方法能够获得更为经济和准确的测试结果。

Description

检测栅氧化层完整性的方法

技术领域

本发明涉及可靠性测试领域，特别涉及检测栅氧化层完整性的方法。

背景技术

可靠性测试作为评估半导体器件性能的一种手段，在半导体器件的制造过程中承担着重要的作用。一般来说，经过可靠性测试的半导体器件才会投入大规模的生产制造中。

栅氧化层完整性检测是业界较常采用的一种可靠性测试项目。通常使用斜坡电压(V-ramp)测试来对于半导体器件的栅氧化层完整性进行检测。通过斜坡电压测试可以反映被测半导体器件在斜坡电压应力下的击穿特性等，从而对检测半导体器件的栅氧化层完整性起到参考作用。在对斜坡电压测试的结果进行评估时，其评估标准就是：是否有足够的置信度显示，被测半导体器件的缺陷密度小于目标值D0。

为方便可靠性测试人员在对斜坡电压测试的结果进行评估时确定样本数，电子工程设计发展联合会议(JEDEC，Joint Electron Device EngineeringCouncil)在JEDEC/FSA Joint Publication(JP001.01，Feb 2004)中提供了一些指导原则。

图1所示是上述JEDEC的一种指导原则的摘录。参照图1所示，该指导原则规定如下：

1)至少从3个晶圆批次中挑选样本；

2)样本中应包括NMOS和PMOS的栅氧化层测试结构；

3)总共的测试面积至少10cm²。

在该指导原则中还进行了举例说明：在被测NMOS和PMOS的栅氧化层面积均为0.3mm²时，根据上述指导原则计算需进行斜坡电压测试的晶圆数为：

1000mm²/(2×35×0.3×3)＝16，其中2表示样本中包含NMOS和PMOS两种测试结构，35表示从每片晶圆中选取35个芯片进行测试，0.3为上述栅氧化层的面积，3表示3个晶圆批次。因此，从上述计算结果获得，完成该测试至少需要从每批次晶圆中选取16片晶圆，从每片晶圆中选取35个芯片作为样本进行测试。

根据上述指导原则可以得知，若对于任意一种测试结构，则总的测试面积至少为5cm²。则对于任意一种测试结构，进行所述斜坡电压测试的样本数N可根据下述公式获得：

$N\≥\frac{A_{\mathrm{total}}}{A_{\mathrm{test}}}=\frac{5}{A_{\mathrm{test}}}---\left(1\right)$

其中A_total指总共的测试面积，A_test指所检测的栅氧化层的面积。

例如，对于栅氧化层为0.3mm²的测试结构，根据上述公式可计算得到，其样本数应至少为1667个芯片。假定当前斜坡电压测试的缺陷密度的目标值D₀为1/cm²，若对于当前1667个芯片进行斜坡电压测试后发现有4个失效芯片，可计算得到当前被测芯片的缺陷密度为0.8/cm²，则可明显看到当前被测芯片的缺陷密度小于目标值D₀。根据该测试结果，则可认为当前被测芯片通过了斜坡电压测试。

然而，当应用单边置信界限(one side confidence limit)的方法对于上述举例的斜坡电压测试进行评估时，却会得到不同的测试结果。应用单边置信界限进行评估综合采用下述公式：

1-P_UCL＝exp(-D_UCL×A_test)                                (2)

$p_{\mathrm{UCL}}=\frac{(f+1)F_{\mathrm{\α}}[2(f+1),2(N-f)]}{(N-f)+(f+1)F_{\mathrm{\α}}\left[2(f+1)\mathrm{,2}(N-f)\right]}---\left(3\right)$

$D_{\mathrm{UCL}}=\frac{-\ln (1-p_{\mathrm{UCL}})}{A_{\mathrm{test}}}---\left(4\right)$

$D_0=\frac{-\ln (1-p_0)}{A_{\mathrm{test}}}---\left(5\right)$

其中，f指失效芯片的数量，N为样本数，p_UCL为当前被测芯片失效率的单边上置信界限，D_UCL为当前被测芯片缺陷密度的单边上置信界限，α为显著性水平，置信度为(1-α)×％。

假定α＝0.05，则当D_UCL小于或等于D₀时，就可以认为对于当前斜坡电压测试，有95％的置信度认为被测芯片的缺陷密度小于目标值D₀，也就是说当前被测芯片通过斜坡电压测试。反之，则当前被测芯片未能通过斜坡电压测试。

通过上述公式(2)～(5)获得，对于当前1667个芯片进行斜坡电压测试后发现有4个失效芯片的情况，其缺陷密度的单边上置信界限D_UCL为1.83/cm²。因此，当前被测芯片的单边上置信界限D_UCL大于目标值D₀，当前被测芯片未能通过斜坡电压测试。

从以上说明可以看到，根据JEDEC给出的确定样本数的指导原则进行斜坡电压测试后获得的测试结果与应用单边置信界限的方法获得的测试结果相反。因而，JEDEC给出的确定样本数的指导原则可能在进行斜坡电压测试时存在着一定的缺陷，致使测试结果不够准确。并且，所用样本数过多，造成浪费。

发明内容

本发明解决的是现有技术检测栅氧化层完整性时，其测试结果不够准确的问题，以及所用样本数过多，浪费的问题。

为解决上述问题，本发明提供一种检测栅氧化层完整性的方法，包括：

根据目标显著性水平、目标失效芯片数以及目标缺陷密度，获得最小样本数；

以大于或等于所述最小样本数的被测芯片样本数，进行斜坡电压测试；

对被测芯片是否通过斜坡电压测试进行评估。

与现有技术相比，上述检测栅氧化层完整性的方法具有以下优点：在确定样本数时，考虑到了目标置信度、目标失效芯片数及目标缺陷密度与样本数的相关性，以大于或等于根据上述方法获得的最小样本数进行斜坡电压测试，能够帮助准确判断被测芯片是否通过斜坡电压测试。特别对于当前被测芯片的随机性较差的情况，上述检测栅氧化层完整性的方法不仅能够获得更为准确的测试结果，还更为经济。

附图说明

图1是JEDEC提供的确定样本数的一种指导原则中的摘录图；

图2是本发明检测栅氧化层完整性的方法的一种实施方式流程图；

图3是图2所示方法中对被测芯片是否通过斜坡电压测试进行评估的一种方法流程图；

图4是图2所示方法中对被测芯片是否通过斜坡电压测试进行评估的另一种方法流程图。

具体实施方式

对上述JEDEC提供的确定样本数的一种指导原则进行分析，对于公式(1)，其并未定义样本数与目标缺陷密度、目标失效芯片数间的关系，或者说并未考虑不同目标缺陷密度、目标失效芯片数需要的样本数不同的情况。然而实际上，对于不同目标缺陷密度等级的测试结果，其所需要的样本数是不同的。此外，样本数与被测栅氧化层的面积和置信度也都相关。因此，若仅依照公式(1)获得的样本数进行斜坡电压测试来检测栅氧化层的完整性，以所获得的被测芯片的缺陷密度与目标缺陷密度进行比较，来判断被测芯片是否通过斜坡电压测试并不够准确。

基于此，本发明提供一种检测栅氧化层完整性的方法，参照图2所示，根据其一种实施方式，包括：

步骤s1，根据目标显著性水平、目标失效芯片数以及目标缺陷密度，获得最小样本数；

步骤s2，以大于或等于所述最小样本数的被测芯片样本数，进行斜坡电压测试；

步骤s3，对被测芯片是否通过斜坡电压测试进行评估。

上述检测栅氧化层完整性的方法的实施方式，在确定样本数时，考虑到了目标显著性水平、目标失效芯片数及目标缺陷密度与样本数的相关性，以大于或等于根据上述方法获得的最小样本数进行斜坡电压测试，能够帮助准确判断被测芯片是否通过斜坡电压测试。特别对于当前被测芯片的随机性较差的情况，上述检测栅氧化层完整性的方法能够获得更为准确的测试结果。

以下对上述检测栅氧化层完整性的方法的实施方式进行进一步说明。

上述实施方式中，为获得最小样本数，需首先确定本次检测的目标显著性水平、目标失效芯片数以及目标缺陷密度。通常设定显著性水平α＝0.05，即置信度为(1-α)×％＝95％的置信度水平。而对于目标失效芯片数，则通常需考虑测试时选样本的随机因素等，以下分别以目标失效芯片数f＝0，及f＞0这两种情况为例，详细描述获得相应最小样本数的过程。

应用二项式累积分布函数B(f；n；p₀)表示被测芯片中有小于或等于f个芯片失效的概率总和。其中，f即目标失效芯片数，p₀表示对应于目标缺陷密度D₀的目标失效率。则在已知目标置信度或显著性水平(置信度和显著性水平间可通过上述提及的1-α方便地转换)时，就能根据所述函数B(f；n；p₀)来获得相应最小样本数n。其中，p₀＝1-exp(-D₀×A_test)，D₀为被测芯片的目标缺陷密度，A_test为被测栅氧化层的面积。

函数B(f；n；p₀)以下述公式表示：

$B(f;n;p_0)=\underset{i=0}{\overset{f}{\mathrm{\Σ}}}\frac{n!}{i!\×(n-i)!}{p}_0^i{(1-p_0)}^{n-i}---\left(6\right)$

若有 $B(f;n;p_0)=\underset{i=0}{\overset{f}{\mathrm{\Σ}}}\frac{n!}{i!\×(n-i)!}{p}_0^i{(1-p_0)}^{n-i}\≤\mathrm{\α}---\left(7\right)$

则可有以下结论：有(1-α)×100％的置信度认为实际失效率小于目标失效率，即p＜p₀。

对于f＝0，所述函数B可作较大地简化，则有：

B(f；n；p₀)＝(1-p₀)ⁿ＝[exp(-D₀×A_test)]ⁿ＝exp(-n×D₀×A_test)≤α。

因此，就得到

则根据公式(8)，就能够获得在f＝0时，进行斜坡电压测试所需的最小样本数n。

考虑到测试中的随机因素，例如由于人为测试失误而导致芯片失效或者样本中混有过多有缺陷的芯片，若对于每次斜坡电压测试都设定f＝0，可能对于检测要求过于苛刻。因而可以设定f＞0，则相应地，最小样本数也将不同。

可以依据公式(3)和(4)进行推导，以D₀代替D_UCL，并以SS表示最小样本数代替N，有：

$\frac{(f+1)F_{\mathrm{\α}}[2(f+1),2(\mathrm{SS}-f)]}{(\mathrm{SS}-f)+(f+1)F_{\mathrm{\α}}[2(f+1),2(\mathrm{SS}-f)]}=1-\exp (-D_0\×A_{\mathrm{test}})---\left(9\right)$

其中，f为目标失效芯片数，D₀为目标缺陷密度，A_test为被测栅氧化层的面积，α为显著性水平，F_α为目标显著性水平、目标失效芯片数及最小样本数的函数。

具体地说，F_α为F分布的上侧α分位函数，其有两个自由度，对应公式(9)，其两个自由度分别为2(f+1)以及2(SS-f)。F_α的值由α、2(f+1)以及2(SS-f)这三个参数的值共同决定，其可以通过Excel的公式获得，即F_α[m，n]＝FINV(α；m，n)。

因此，根据公式(9)，对于f＞0，在已知目标失效芯片数、目标缺陷密度、被测栅氧化层的面积以及显著性水平时，就可计算获得最小样本数SS。此外，对于f＝0，根据公式(9)也能获得与公式(8)相同的最小样本数结果。

当获得最小样本数后，就可以大于或等于所述最小样本数的被测芯片样本数，进行斜坡电压测试。在斜坡电压测试完成后，就可对被测芯片是否通过斜坡电压测试进行评估。

对于以最小样本数进行检测的情况，对被测芯片是否通过斜坡电压测试进行评估可以通过下述两种方法进行：

方法一：参照图3所示，对被测芯片是否通过斜坡电压测试进行评估可以包括：

步骤s301，将斜坡电压测试后，被测芯片的失效数与目标失效数进行比较；

步骤s302，判断被测芯片的失效数是否小于或等于目标失效芯片数，若是，则执行步骤s303；若否，则执行步骤s304；

步骤s303，被测芯片通过斜坡电压测试；

步骤s304，被测芯片未通过斜坡电压测试。

方法二：参照图4所示，对被测芯片是否通过斜坡电压测试进行评估还可以包括：

步骤s311，根据斜坡电压测试后被测芯片的失效数，获得被测芯片缺陷密度的单边上置信界限；

步骤s312，将被测芯片缺陷密度的单边上置信界限与目标缺陷密度进行比较；

步骤s313，判断被测芯片缺陷密度的单边上置信界限是否小于或等于目标缺陷密度，若是，则执行步骤s314；若否，则执行步骤s315；

步骤s314，被测芯片通过斜坡电压测试；

步骤s315，被测芯片未通过斜坡电压测试。

被测芯片缺陷密度的单边上置信界限根据公式(3)、(4)计算获得：

$p_{\mathrm{UCL}}=\frac{(f+1)F_{\mathrm{\α}}[2(f+1),2(N-f)]}{(N-f)+(f+1)F_{\mathrm{\α}}\left[2(f+1)\mathrm{,2}(N-f)\right]}$

$D_{\mathrm{UCL}}=\frac{-\ln (1-p_{\mathrm{UCL}})}{A_{\mathrm{test}}},$

其中，f指被测芯片的失效数量，N为被测芯片的样本数，p_UCL为被测芯片失效率的单边上置信界限，D_UCL为被测芯片缺陷密度的单边上置信界限，α为显著性水平，F_α为目标显著性水平、被测芯片失效数及被测芯片样本数的函数。

上述两种方法中，方法一由于可以直接根据检测结果来判断是否通过斜坡电压测试，因而相对来说更为经济。

而对于以大于最小样本数进行检测的情况，上述方法一能够确定被测芯片通过斜坡电压测试的情况，但对于未通过斜坡电压测试的情况，并不能完全确定。因此，对于以大于最小样本数进行检测的情况，提供方法二进行评估。其实施过程已在上文详细说明，此处就不再重复了。

此外需要说明的是，对于目标失效芯片数f＝0的情况，当所采用的样本数小于最小样本数，而其检测结果显示没有失效芯片时，其在统计上并不能确定通过了斜坡电压测试。当然，对于检测结果显示有失效芯片时，我们可以确定未通过斜坡电压测试。

换言之，对于采用样本数小于最小样本数，而实际检测结果显示没有失效芯片的情况，我们仍至少需要增加样本数至最小样本数，并在检测新增加的样本后，才能确定测试结果。然而，这样的方式对于测试从时间上来说就不太经济了。

综上所述，本发明检测栅氧化层完整性的方法，以大于或等于根据上述方法获得的最小样本数进行斜坡电压测试，能够帮助准确判断被测芯片是否通过斜坡电压测试。特别对于当前被测芯片的随机性较差的情况，上述检测栅氧化层完整性的方法不仅能够获得更为准确的测试结果，还更为经济。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种检测栅氧化层完整性的方法，其特征在于，包括：

根据目标显著性水平、目标失效芯片数以及目标缺陷密度，获得最小样本数；

以大于或等于所述最小样本数的被测芯片样本数，进行斜坡电压测试；

对被测芯片是否通过斜坡电压测试进行评估。

2.如权利要求1所述的检测栅氧化层完整性的方法，其特征在于，根据目标显著性水平、目标失效数以及目标缺陷密度，获得最小样本数，包括根据下述公式计算获得最小样本数：

其中，SS为最小样本数，f为目标失效芯片数，D₀为目标缺陷密度，A_test为被测栅氧化层的面积，α为显著性水平，F_α为目标显著性水平、目标失效芯片数及最小样本数的函数。

3.如权利要求1所述的检测栅氧化层完整性的方法，其特征在于，以最小样本数的被测芯片样本数，进行斜坡电压测试。

4.如权利要求3所述的检测栅氧化层完整性的方法，其特征在于，对被测芯片是否通过斜坡电压测试进行评估，包括：

将斜坡电压测试后被测芯片的失效数与目标失效数进行比较；

若被测芯片的失效数小于或等于目标失效芯片数，则被测芯片通过斜坡电压测试；

若被测芯片的失效数大于目标失效芯片数，则被测芯片未通过斜坡电压测试。

5.如权利要求3所述的检测栅氧化层完整性的方法，其特征在于，对被测芯片是否通过斜坡电压测试进行评估，包括：

根据斜坡电压测试后被测芯片的失效数，获得被测芯片缺陷密度的单边上置信界限；

将被测芯片缺陷密度的单边上置信界限与目标缺陷密度进行比较；

若被测芯片缺陷密度的单边上置信界限小于或等于目标缺陷密度，则被测芯片通过斜坡电压测试；

若被测芯片缺陷密度的单边上置信界限大于目标缺陷密度，则被测芯片未通过斜坡电压测试。

6.如权利要求1所述的检测栅氧化层完整性的方法，其特征在于，以大于最小样本数的被测芯片样本数，进行斜坡电压测试。

7.如权利要求6所述的检测栅氧化层完整性的方法，其特征在于，对被测芯片是否通过斜坡电压测试进行评估，包括：

根据斜坡电压测试后被测芯片的失效数，获得被测芯片缺陷密度的单边上置信界限；

将被测芯片缺陷密度的单边上置信界限与目标缺陷密度进行比较；

若被测芯片缺陷密度的单边上置信界限小于或等于目标缺陷密度，则被测芯片通过斜坡电压测试；

若被测芯片缺陷密度的单边上置信界限大于目标缺陷密度，则被测芯片未通过斜坡电压测试。

8.如权利要求5或7所述的检测栅氧化层完整性的方法，其特征在于，根据斜坡电压测试后被测芯片的失效数，获得被测芯片缺陷密度的单边上置信界限，包括根据下述公式计算获得被测芯片缺陷密度的单边上置信界限：

$p_{\mathrm{UCL}}=\frac{(f+1)F_{\mathrm{\α}}[2(f+1),2(N-f)]}{(N-f)+(f+1)F_{\mathrm{\α}}\left[2(f+1)\mathrm{,2}(N-f)\right]}$

$D_{\mathrm{UCL}}=\frac{-\ln (1-p_{\mathrm{UCL}})}{A_{\mathrm{test}}},$

其中，f指被测芯片的失效数量，N为被测芯片的样本数，p_UCL为被测芯片失效率的单边上置信界限，D_UCL为被测芯片缺陷密度的单边上置信界限，α为显著性水平，F_α为目标显著性水平、被测芯片失效数及被测芯片样本数的函数。

Images