CN101901041B - 用于控制功率损耗的方法和设备 - Google Patents

用于控制功率损耗的方法和设备 Download PDF

Info

Publication number
CN101901041B
CN101901041B CN201010186885.0A CN201010186885A CN101901041B CN 101901041 B CN101901041 B CN 101901041B CN 201010186885 A CN201010186885 A CN 201010186885A CN 101901041 B CN101901041 B CN 101901041B
Authority
CN
China
Prior art keywords
memory devices
consistency operation
volatile memory
power
safely
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010186885.0A
Other languages
English (en)
Other versions
CN101901041A (zh
Inventor
C·维拉
D·巴卢奇
G·米里基尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NUMONYX BV
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101901041A publication Critical patent/CN101901041A/zh
Application granted granted Critical
Publication of CN101901041B publication Critical patent/CN101901041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby

Abstract

在此描述的是用于控制功率损耗的方法和设备。对于一个实施方式，方法包括用控制器发出可控电源关闭命令。该方法包括确定存储器设备是否正在执行后台操作。该方法包括如果存储器设备正在执行后台操作，则安全地中止后台操作或完成后台操作。该方法包括安全地移除电源。

Description

用于控制功率损耗的方法和设备
技术领域
本发明的实施方式总体上涉及在具有非易失性存储器的设备中控制功率损耗的领域。
背景技术
计算机、移动电话、智能电话、个人数字助理(PDA)以及其它电子设备可以可控制地(controllablly)损失功率。例如，电池供电可以缓慢地放电到迫使设备关闭的水平。位于所述设备中的非易失性存储器可以实施后台操作，该操作在不考虑控制器的情况下被启动和执行。后台操作的一个示例是在存储器阵列的内容被周期性地重写以从由于电压或温度应力的单元水平漂移中恢复期间的存储器阵列更新。另一个示例是嵌入式损耗均衡算法的实施。
在电子设备中用于功率损耗的现有方法导致了供电移除(powersupplyremoval)，从而中断和影响了后台任务的完成。在随后的功率恢复时，后台操作的中断可能会导致数据完整性问题或可靠性问题。
发明内容
本发明提供了一种非易失性存储器设备，该非易失性存储器设备包括：用于存储数据的非易失性存储器阵列；耦合到所述非易失性存储器阵列的命令接口，该命令接口用于从控制器接收可控电源关闭命令；以及耦合到所述非易失性存储器阵列的状态寄存器单元，该状态寄存器单元用于存储指示所述非易失性存储器设备是否正在实施后台操作的信息，如果所述非易失性存储器设备正在实施所述后台操作，则所述非易失性存储器设备在电源损耗之前安全地中止所述后台操作或完成所述后台操作。
本发明还提供了一种数据处理设备，该数据处理设备包括：具有一个或多个处理器核心的处理单元；以及耦合到所述处理单元的系统存储器，该系统存储器具有非易失性存储器，该非易失性存储器包括：用于存储数据的非易失性存储器阵列；耦合到所述非易失性存储器阵列的命令接口，该命令接口用于从所述处理单元接收可控电源关闭命令；以及耦合到所述非易失性存储器阵列的状态寄存器单元，该状态寄存器单元用于存储指示所述非易失性存储器设备是否正在实施后台操作的信息，如果所述非易失性存储器设备正在实施所述后台操作，则所述非易失性存储器设备在电源损耗之前安全地中止所述后台操作或完成所述后台操作。
本发明还提供了一种方法，该方法包括：使用控制器来将可控电源关闭命令发送到存储器设备；确定所述存储器设备是否正在执行后台操作；如果所述存储器设备正在执行所述后台操作，则安全地中止所述后台操作或完成所述后台操作；以及安全地移除电源。
附图说明
本发明的一个或多个实施方式通过示例的方式被示出，并且不限制在附图的图中，其中相似的附图标记表示相似的元件，其中：
图1示出了根据一个实施方式的具有可控功率损耗性能的数据处理设备；
图2示出了根据一个实施方式的耦合到功率管理单元的非易失性存储器(NVM)设备；
图3示出了根据一个实施方式的具有可控功率损耗性能的无线通信设备；以及
图4示出了根据一个实施方式的执行可控电源关闭序列的方法。
具体实施方式
这里描述的是用于控制功率损耗的方法和设备。对于一个实施方式，方法包括用控制器发出可控电源关闭命令。该方法包括确定存储器设备是否执行后台操作。该方法包括如果存储器设备正在执行后台操作，则安全地中止后台操作或完成后台操作。该方法包括安全地移除电源。
被中止的后台操作可以在随后的电源恢复时被继续进行。后台操作可以包括存储器阵列更新或损耗均衡算法。被中止的后台操作的安全完成或再继续与现有方法相比产生了增强的存储器可靠性和数据完整性。
图1示出了根据一个实施方式的具有可控功率损耗性能的数据处理设备。数据处理设备100包括具有第一和第二处理器核心116和118的处理单元110、主控制器119、以及耦合到处理单元110的系统存储器120。主控制器119可以在处理单元110的内部或外部。第一和第二处理核心116和118分别包括嵌入式非易失性存储器130和132。系统存储器120包括非易失性存储器(NVM)设备122和各种类型的存储器(例如，DRAM124、RAM126和ROM128)。NVM设备122实施后台操作，并包括非易失性存储器阵列220来存储数据。NVM设备122还包括具有一个或多个寄存器的状态寄存器单元230以及命令接口240。将结合图2详细论述NVM设备122。
图2示出了根据一个实施方式的耦合到功率管理单元202的NVM设备122。NVM设备122实施后台操作(例如，存储器阵列更新、嵌入式损耗均衡算法)并包括非易失性存储器(NVM)阵列220(例如，基于NAND(与非门)闪存技术、NOR(与或门)闪存技术和PCM(脉冲编码调制)技术)以存储数据。NVM设备122还包括具有一个或多个寄存器的状态寄存器单元230和命令接口240。命令接口240耦合到NVM阵列220并从耦合到处理单元204或位于处理单元204内的控制器206中接收可控电源关闭命令。控制器206经由存储器总线208耦合到NVM设备122。命令接口可以被实施为有限状态机，并且可以包括模式寄存器(例如，状态寄存器单元230)或重叠窗口中的寄存器，该寄存器与被映射在NVM阵列220中的一组寄存器相关联。耦合到NVM阵列220的状态寄存器单元230存储用于指示NVM设备122是否正在实施后台操作的信息。如果在从控制器206接收到可控电源关闭命令时NVM设备122正在实施后台操作，则NVM设备122在电源损耗之前安全地中止后台操作或完成后台操作。
在一个实施方式中，在电源损耗之前后台操作被安全地完成或自动地中止。NVM设备122被配置成在恢复电源之后完成被中止的后台操作。
对于一个实施方式，状态寄存器响应于到控制器206的可控电源关闭命令来提供存储器确认。功率管理单元202可以在控制器206接收到存储器确认之后从NVM设备122移除电源。可替换地，如果控制器206没有在特定时间周期内接收到存储器确认，则可以使得功率管理单元202从NVM设备122移除电源。特定时间周期允许NVM设备122有足够的时间来中止或完成后台操作。状态寄存器单元230存储指示NVM设备122是安全地中止了还是完成了后台操作的信息。状态寄存器单元230还存储由NVM设备122在恢复电源时继续进行被中止的后台操作时所使用的信息。对于一些实施方式，NVM设备122在不需要控制器206直到读取NVM设备122的状态寄存器单元203才知道后台操作的情况下实施后台任务。对于一个实施方式，NVM设备是集成电路设备。
图3示出了根据一个实施方式的具有可控功率损耗性能的无线通信设备。无线通信设备300类似于数据处理设备100，除了无线通信设备300还包括耦合到处理单元310的收发机312。收发机312用天线314接收无线广播信号，并包括发射机360和接收机362。如在该无线实施方式中所示出的，通信设备300包括一个或多个天线结构314来允许无线电广播设备与其它无线广播通信设备进行通信。这样，通信设备300可以作为移动设备或在无线网络中操作的设备来操作。在通信设备300的相同平台中配置的无线电子系统(radiosubsystem)提供了用RF/位置空间中的不同频带与网络中的其它设备进行通信的性能。应当理解，本发明的范围不由可以由通信设备300所使用的通信协议的类型、数量或频率来限制。
该实施方式示出了天线结构314耦合到收发机312来提供调制/解调。一般来说，模拟前端收发机312可以是独立的射频(RF)离散或集成模拟电路，或者收发机312可以被嵌入具有一个或多个处理器核心316和318的处理器。多个核心允许处理工作量在核心之间共享并处理基带功能和应用功能。接口可以被用于在处理器和系统存储器320中的存储器存储之间提供通信或信息。虽然本发明的范围不限于这个方面，但是接口可以包括串行和/或并行总线来与控制信号线共享信息以用于在处理器与系统存储器320之间提供握手。
系统存储器320可以可选地被用于存储在无线通信设备300的操作期间由处理器执行的指令，并且可以被用于存储用户数据，例如当消息被无线通信设备300发送的条件或者要被发送的实际数据。例如，存储在系统存储器320中的指令可以被用于执行无线通信，提供用于通信设备300的安全功能、诸如日历、电子邮件、网络浏览等的用户功能。
系统存储器320可以由一个或多个不同类型的存储器提供，并且可以包括可选的DRAM、RAM和/或ROM以及具有NVM阵列220的NVM设备122。NVM阵列220可以包括相变材料。NVM阵列220可以被称为相变存储器(PCM)、相变随机存取存储器(PRAM或PCRAM)、双向通用存储器(OUM)或者硫系化合物随机存取存储器(C-RAM)。NVM阵列220可以包括闪存(例如，NOR和NAND)。
NVM设备122还包括具有一个或多个寄存器的状态寄存器单元230以及命令接口240。NVM设备122结合图2在上面被详细论述。
易失性和非易失性存储器可以在叠加(stacking)过程中被结合以减少板上的覆盖区，被单独地封装，或被置于多芯片封装中(其中存储器组件被置于处理器的顶部)。该实施方式还示出了一个或多个处理器核心可以被嵌入非易失性存储器330和332。
图4示出了根据一个实施方式的执行可控电源关闭序列的方法。该方法包括在块402检测预期发生的功率损耗事件。例如，耦合到存储器设备(例如NVM设备)的主控制器可以检测到电池供电接近完全放电状态，从而需要设备关闭。该方法包括在块404使用主控制器响应于功率损耗事件的检测来发出到存储器设备的可控电源关闭命令。该方法包括在块406读取存储器设备的状态寄存器单元。该方法包括在块408确定存储器设备是否执行操作。在块410，如果存储器设备没有执行操作，则电源被安全地移除。
如果存储器设备正在执行操作，则状态寄存器单元可以被访问来确定操作何时被完成或中止。该方法包括，在块412，在主控制器处响应于可控电源关闭命令从存储器设备接收存储器确认，或者在安全中止后台操作或完成后台操作之前等待特定时间周期。该方法包括，在块414如果存储器设备正在执行后台操作，则安全中止后台操作或完成后台操作。该方法包括，在块416即使存储器设备在接收到可控电源关闭命令时正在实施后台操作，也安全地移除电源。该方法包括，在块418随后恢复到存储器设备的功率。该方法包括，在块420在恢复到存储器设备的功率(如果可用)之后完成被中止的后台操作。
详细描述的某些部分根据对计算机存储器内的数据位或二进制数字信号的操作的算法和符号表示被提出。这些算法描述和表示可以是数据处理领域中的技术人员所使用的技术以将他们工作的实质传达给本领域其它技术人员。
这里的算法一般被认为是引起期望结果的自相一致的行为或操作的序列。这些包括物理量的物理处理。通常，虽然没有必要，这些量采用能够被存储、传送、结合、比较和以其它方式被处理的电信号或磁信号的形式。将这些信号称作位、值、元素、符号、字符、项、数字等等有时被证明是方便的，特别是由于通用的原因。然而，应当理解，这些以及相似的术语与合适的物理量相关联，并且仅仅是应用于这些量的方便的标记。
除非以其它方式特别声明，应当理解，在说明书论述中，使用诸如“处理”、“计算”、“算出”、“确定”等等的术语指计算机或计算系统、或者类似的电子计算设备的行为和/或处理，所述计算机或计算系统、或者类似的电子计算设备将表示为计算系统的寄存器和/或存储器内的物理(例如，电子)量的数据处理和/或转换为类似地表示为计算系统的存储器、寄存器或其它这种信息存储、传输或显示设备内的物理量的其它数据。
本发明的实施方式可以包括用于执行这里的操作的设备。设备可以为期望目的而被特别地构造，或者它可以包括通过存储在设备中的程序选择性地激活或重配置的通用计算设备。所述程序可以被存储在存储介质中，例如，包括软盘、光盘、光盘只读存储器(CD-ROM)、磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、电可编程只读存储器(EPROM)、电可擦可编程只读存储器(EEPROM)、磁卡或光学卡、或适用于存储电子指令并能够耦合到用于计算设备系统总线的任意其它类型的介质的磁盘类型，但是不局限于这些磁盘类型。
这里提出的处理和显示不是内在地与任何特定计算设备或其它设备相关。各种通用系统可以根据这里的教导与程序一起使用，或者可以证明构造一个执行期望方法的更专用的设备是很方便的。根据以下描述中用于各种所述系统的期望构造将会出现。此外，本发明的实施方式不关于任意特定编程语言而被描述。应当理解，各种编程语言可以被用于实施这里描述的本发明的教导。此外，应当理解，这里描述的操作、性能和特征可以用硬件(离散或集成电路)和软件的任意结合来被实施。
应当理解，上面的描述是说明性的，而非限制性的。在阅读和理解上述描述的情况下，许多其它实施方式对于本领域技术人员来说是显而易见的。因此，本发明的范围应当参照所附权利要求和所述权利要求的等价物的全部范围来被确定。

Claims (19)

1.一种非易失性存储器设备，该非易失性存储器设备包括：
用于存储数据的非易失性存储器阵列；
耦合到所述非易失性存储器阵列的命令接口，该命令接口用于从控制器接收可控电源关闭命令；以及
耦合到所述非易失性存储器阵列的状态寄存器单元，该状态寄存器单元用于存储指示所述非易失性存储器设备是否正在实施后台操作的信息，该信息将在所述可控电源关闭命令被接收之后由所述控制器读取，如果所述非易失性存储器设备正在实施所述后台操作，则所述非易失性存储器设备在电源损耗之前安全地中止所述后台操作或完成所述后台操作。
2.根据权利要求1所述的非易失性存储器设备，其中在所述电源损耗之前所述后台操作被安全地完成或自动地中止。
3.根据权利要求1所述的非易失性存储器设备，该设备被配置成在恢复功率后完成被中止的后台操作。
4.根据权利要求1所述的非易失性存储器设备，其中所述命令接口通过所述状态寄存器响应于所述可控电源关闭命令来将存储器确认发送到所述控制器。
5.根据权利要求1所述的非易失性存储器设备，其中所述后台操作还包括存储器阵列更新或损耗均衡算法。
6.根据权利要求1所述的非易失性存储器设备，其中所述状态寄存器用于存储指示所述非易失性存储器设备是安全地中止了所述后台操作还是完成了所述后台操作的信息。
7.根据权利要求1所述的非易失性存储器设备，其中所述状态寄存器用于存储由所述非易失性存储器设备在恢复电源时继续进行被中止的后台操作时所使用的信息。
8.一种数据处理设备，该数据处理设备包括：
具有一个或多个处理器核心的处理单元；以及
耦合到所述处理单元的系统存储器，该系统存储器具有非易失性存储器，该非易失性存储器包括：
用于存储数据的非易失性存储器阵列；
耦合到所述非易失性存储器阵列的命令接口，该命令接口用于从所述处理单元接收可控电源关闭命令；以及
耦合到所述非易失性存储器阵列的状态寄存器单元，该状态寄存器单元用于存储指示所述非易失性存储器设备是否正在实施后台操作的信息，该信息将在所述可控电源关闭命令被接收之后由控制器读取，如果所述非易失性存储器设备正在实施所述后台操作，则所述非易失性存储器设备在电源损耗之前安全地中止所述后台操作或完成所述后台操作。
9.根据权利要求8所述的数据处理设备，该数据处理设备还包括：
耦合到所述处理单元的功率管理单元，该功率管理单元用于在所述后台操作被安全地完成或中止之后从所述非易失性存储器设备中移除电源。
10.根据权利要求9所述的数据处理设备，所述非易失性存储器设备被配置成在由所述功率管理单元恢复功率之后完成被中止的后台操作。
11.根据权利要求8所述的数据处理设备，其中所述命令接口用于响应于所述可控电源关闭命令通过状态寄存器将存储器确认发送到所述处理单元。
12.根据权利要求8所述的数据处理设备，其中所述数据处理设备是无线通信设备，该数据处理设备还包括：
耦合到所述处理单元的收发机，该收发机用于接收无线广播信号。
13.一种用于控制功率损耗的方法，该方法包括：
使用控制器来将可控电源关闭命令发送到存储器设备；
读取所述存储器设备的状态寄存器单元；
基于读取所述存储器设备的所述状态寄存器单元，确定所述存储器设备是否正在执行后台操作，所述状态寄存器单元用于存储指示所述存储器设备是否正在执行所述后台操作的信息；
存储指示所述存储器设备是否正在实施所述后台操作的信息；
如果所述存储器设备正在执行所述后台操作，则安全地中止所述后台操作或完成所述后台操作；以及
安全地移除电源。
14.根据权利要求13所述的方法，该方法还包括：
检测被预期与响应于功率损耗事件的检测而发出的可控电源关闭命令一起发生的可控功率损耗事件。
15.根据权利要求13所述的方法，该方法还包括：
随后恢复到所述存储器设备的功率。
16.根据权利要求15所述的方法，该方法还包括：
在恢复到所述存储器设备的功率之后完成被中止的后台操作。
17.根据权利要求13所述的方法，该方法还包括：
在所述控制器处响应于所述可控电源关闭命令从所述存储器设备接收存储器确认，或者在安全地中止所述后台操作或完成所述后台操作之前等待特定时间周期。
18.根据权利要求13所述的方法，其中如果所述存储器设备没有正在执行所述后台操作，则安全地移除电源。
19.根据权利要求13所述的方法，其中，所述存储器设备在不需要所述控制器直到读取所述存储器设备的状态寄存器单元才知道所述后台操作的情况下实施后台任务。
CN201010186885.0A 2009-05-26 2010-05-26 用于控制功率损耗的方法和设备 Active CN101901041B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/472,153 2009-05-26
US12/472,153 US8504759B2 (en) 2009-05-26 2009-05-26 Method and devices for controlling power loss

Publications (2)

Publication Number Publication Date
CN101901041A CN101901041A (zh) 2010-12-01
CN101901041B true CN101901041B (zh) 2016-01-06

Family

ID=43123141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010186885.0A Active CN101901041B (zh) 2009-05-26 2010-05-26 用于控制功率损耗的方法和设备

Country Status (6)

Country Link
US (1) US8504759B2 (zh)
JP (1) JP6066392B2 (zh)
KR (1) KR101550469B1 (zh)
CN (1) CN101901041B (zh)
DE (1) DE102010019487B8 (zh)
SG (1) SG166735A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011013351A1 (ja) * 2009-07-30 2013-01-07 パナソニック株式会社 アクセス装置およびメモリコントローラ
US8601202B1 (en) * 2009-08-26 2013-12-03 Micron Technology, Inc. Full chip wear leveling in memory device
US8607089B2 (en) 2011-05-19 2013-12-10 Intel Corporation Interface for storage device access over memory bus
US8671299B2 (en) * 2011-05-26 2014-03-11 Google Inc. Delaying the initiation of transitioning to a lower power mode by placing a computer system into an intermediate power mode between a normal power mode and the lower power mode
EP2729863B1 (en) 2011-07-06 2017-09-06 Telefonaktiebolaget LM Ericsson (publ) A method for controlling transaction exchanges between two integrated circuits
WO2013048385A1 (en) 2011-09-28 2013-04-04 Intel Corporation Maximum-likelihood decoder in a memory controller for synchronization
CN103946811B (zh) 2011-09-30 2017-08-11 英特尔公司 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
CN103946826B (zh) 2011-09-30 2019-05-31 英特尔公司 用于在公共存储器通道上实现多级存储器层级的设备和方法
EP3382556A1 (en) 2011-09-30 2018-10-03 INTEL Corporation Memory channel that supports near memory and far memory access
WO2013048467A1 (en) 2011-09-30 2013-04-04 Intel Corporation Generation of far memory access signals based on usage statistic tracking
US9430372B2 (en) 2011-09-30 2016-08-30 Intel Corporation Apparatus, method and system that stores bios in non-volatile random access memory
US9529708B2 (en) 2011-09-30 2016-12-27 Intel Corporation Apparatus for configuring partitions within phase change memory of tablet computer with integrated memory controller emulating mass storage to storage driver based on request from software
EP3712774B1 (en) 2011-09-30 2023-02-15 Tahoe Research, Ltd. Apparatus and method for implementing a multi-level memory hierarchy
CN103946814B (zh) 2011-09-30 2017-06-06 英特尔公司 计算机系统中的非易失性随机存取存储器的自主初始化
CN103946824B (zh) 2011-11-22 2016-08-24 英特尔公司 一种用于非易失性随机访问存储器的访问控制方法、装置及系统
CN104106057B (zh) 2011-12-13 2018-03-30 英特尔公司 用非易失性随机存取存储器提供对休眠状态转变的即时响应的方法和系统
WO2013089685A1 (en) 2011-12-13 2013-06-20 Intel Corporation Enhanced system sleep state support in servers using non-volatile random access memory
US9286205B2 (en) 2011-12-20 2016-03-15 Intel Corporation Apparatus and method for phase change memory drift management
BR112014013390A2 (pt) 2011-12-20 2017-06-13 Intel Corp redução de potência parcial dinâmica de cache de lado de memória em hierarquia de memória de 2 níveis
WO2013095465A1 (en) 2011-12-21 2013-06-27 Intel Corporation High-performance storage structures and systems featuring multiple non-volatile memories
WO2013095530A1 (en) 2011-12-22 2013-06-27 Intel Corporation Efficient pcms refresh mechanism background
DE112011106032B4 (de) 2011-12-22 2022-06-15 Intel Corporation Energieeinsparung durch Speicherkanal-Abschaltung
WO2013097105A1 (en) 2011-12-28 2013-07-04 Intel Corporation Efficient dynamic randomizing address remapping for pcm caching to improve endurance and anti-attack
US9152428B2 (en) 2012-09-28 2015-10-06 Intel Corporation Alternative boot path support for utilizing non-volatile memory devices
US9329990B2 (en) 2013-01-11 2016-05-03 Micron Technology, Inc. Host controlled enablement of automatic background operations in a memory device
US9753487B2 (en) 2013-03-14 2017-09-05 Micron Technology, Inc. Serial peripheral interface and methods of operating same
US9195406B2 (en) 2013-06-28 2015-11-24 Micron Technology, Inc. Operation management in a memory device
US9459676B2 (en) * 2013-10-28 2016-10-04 International Business Machines Corporation Data storage device control with power hazard mode
US9343116B2 (en) 2014-05-28 2016-05-17 Micron Technology, Inc. Providing power availability information to memory
US10204047B2 (en) 2015-03-27 2019-02-12 Intel Corporation Memory controller for multi-level system memory with coherency unit
US10387259B2 (en) 2015-06-26 2019-08-20 Intel Corporation Instant restart in non volatile system memory computing systems with embedded programmable data checking
US10073659B2 (en) 2015-06-26 2018-09-11 Intel Corporation Power management circuit with per activity weighting and multiple throttle down thresholds
US10108549B2 (en) 2015-09-23 2018-10-23 Intel Corporation Method and apparatus for pre-fetching data in a system having a multi-level system memory
US10261901B2 (en) 2015-09-25 2019-04-16 Intel Corporation Method and apparatus for unneeded block prediction in a computing system having a last level cache and a multi-level system memory
US10185501B2 (en) 2015-09-25 2019-01-22 Intel Corporation Method and apparatus for pinning memory pages in a multi-level system memory
US9792224B2 (en) 2015-10-23 2017-10-17 Intel Corporation Reducing latency by persisting data relationships in relation to corresponding data in persistent memory
US10033411B2 (en) 2015-11-20 2018-07-24 Intel Corporation Adjustable error protection for stored data
US10095618B2 (en) 2015-11-25 2018-10-09 Intel Corporation Memory card with volatile and non volatile memory space having multiple usage model configurations
US9747041B2 (en) 2015-12-23 2017-08-29 Intel Corporation Apparatus and method for a non-power-of-2 size cache in a first level memory device to cache data present in a second level memory device
US10007606B2 (en) 2016-03-30 2018-06-26 Intel Corporation Implementation of reserved cache slots in computing system having inclusive/non inclusive tracking and two level system memory
US10185619B2 (en) 2016-03-31 2019-01-22 Intel Corporation Handling of error prone cache line slots of memory side cache of multi-level system memory
US10120806B2 (en) 2016-06-27 2018-11-06 Intel Corporation Multi-level system memory with near memory scrubbing based on predicted far memory idle time
US10915453B2 (en) 2016-12-29 2021-02-09 Intel Corporation Multi level system memory having different caching structures and memory controller that supports concurrent look-up into the different caching structures
US10445261B2 (en) 2016-12-30 2019-10-15 Intel Corporation System memory having point-to-point link that transports compressed traffic
US20180261281A1 (en) * 2017-03-10 2018-09-13 Micron Technology, Inc. Methods for mitigating power loss events during operation of memory devices and memory devices employing the same
US10884656B2 (en) * 2017-06-16 2021-01-05 Microsoft Technology Licensing, Llc Performing background functions using logic integrated with a memory
US10304814B2 (en) 2017-06-30 2019-05-28 Intel Corporation I/O layout footprint for multiple 1LM/2LM configurations
KR102244921B1 (ko) * 2017-09-07 2021-04-27 삼성전자주식회사 저장 장치 및 그 리프레쉬 방법
US11188467B2 (en) 2017-09-28 2021-11-30 Intel Corporation Multi-level system memory with near memory capable of storing compressed cache lines
US10860244B2 (en) 2017-12-26 2020-12-08 Intel Corporation Method and apparatus for multi-level memory early page demotion
US11099995B2 (en) 2018-03-28 2021-08-24 Intel Corporation Techniques for prefetching data to a first level of memory of a hierarchical arrangement of memory
US11112997B2 (en) * 2018-08-21 2021-09-07 Samsung Electronics Co., Ltd. Storage device and operating method thereof
CN110908491B (zh) * 2018-08-28 2023-08-08 上海忆芯实业有限公司 功耗控制方法、控制部件及其电子系统
US11055228B2 (en) 2019-01-31 2021-07-06 Intel Corporation Caching bypass mechanism for a multi-level memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414443A (zh) * 2001-10-25 2003-04-30 富士施乐株式会社 设备控制系统
CN101147119A (zh) * 2005-02-16 2008-03-19 桑迪士克股份有限公司 快闪存储器中的直接数据文件存储实施技术

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69125567T2 (de) 1990-10-18 1997-08-21 Seiko Epson Corp Informationsverarbeitungsvorrichtung für die Sicherung und Wiederherstellung von Daten
JP4302970B2 (ja) * 2002-12-16 2009-07-29 富士通株式会社 差分更新方法、プログラム及び装置
US20040153902A1 (en) * 2003-01-21 2004-08-05 Nexflash Technologies, Inc. Serial flash integrated circuit having error detection and correction
US20040268046A1 (en) * 2003-06-27 2004-12-30 Spencer Andrew M Nonvolatile buffered memory interface
JP2005092922A (ja) 2003-09-12 2005-04-07 Fujitsu Ltd 強誘電体メモリ
JP2007019576A (ja) * 2005-07-05 2007-01-25 Megachips System Solutions Inc カメラシステムの起動方法
US8010764B2 (en) * 2005-07-07 2011-08-30 International Business Machines Corporation Method and system for decreasing power consumption in memory arrays having usage-driven power management
US7409489B2 (en) * 2005-08-03 2008-08-05 Sandisk Corporation Scheduling of reclaim operations in non-volatile memory
US7801576B2 (en) * 2006-06-09 2010-09-21 Sony Ericsson Mobile Communications Ab Wireless communications devices with self-cleaning displays
KR101075253B1 (ko) * 2006-06-22 2011-10-20 샌디스크 코포레이션 임계 전압의 치밀한 분포가 가능한 비휘발성 메모리의 비 실시간 재 프로그래밍 방법
JP2010267341A (ja) * 2009-05-15 2010-11-25 Renesas Electronics Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414443A (zh) * 2001-10-25 2003-04-30 富士施乐株式会社 设备控制系统
CN101147119A (zh) * 2005-02-16 2008-03-19 桑迪士克股份有限公司 快闪存储器中的直接数据文件存储实施技术

Also Published As

Publication number Publication date
DE102010019487A1 (de) 2010-12-23
KR20100127719A (ko) 2010-12-06
CN101901041A (zh) 2010-12-01
DE102010019487B4 (de) 2022-12-29
SG166735A1 (en) 2010-12-29
JP2010277685A (ja) 2010-12-09
KR101550469B1 (ko) 2015-09-04
DE102010019487B8 (de) 2023-02-23
US20100306446A1 (en) 2010-12-02
US8504759B2 (en) 2013-08-06
JP6066392B2 (ja) 2017-01-25

Similar Documents

Publication Publication Date Title
CN101901041B (zh) 用于控制功率损耗的方法和设备
US8250247B2 (en) Storage device for mounting to a host
US9870316B2 (en) Bidirectional counter in a flash memory
CN102318315B (zh) 便携式移动通信设备及控制近场通信的方法
JP2009522633A (ja) 単一の可搬性電子デバイス内で複数ｒｆｉｄタグをエミュレートするための方法とデバイス
CN105741106A (zh) 一种nfc支付方式的选择方法及装置
US20120007723A1 (en) Interrupt generation and acknowledgment for rfid
CN107463341A (zh) Flash芯片的擦除方法、装置和移动终端
US20060002197A1 (en) Method and apparatus to detect invalid data in a nonvolatile memory following a loss of power
CN106372011A (zh) 用于pcie ssd控制器的高性能主机队列监控器
EP2199994A1 (en) Portable electronic device
JP4896842B2 (ja) 携帯可能電子装置
WO2003077134A1 (fr) Dispositif de reecriture de memoire
EP2515237A1 (en) Portable secure device providing storage service
KR100399603B1 (ko) 스마트 카드와 이의 ｏｓ 프로그램 저장/삭제 및 실행방법
CN101887529A (zh) 一种用户可自行更换加密算法的射频识别卡及其方法
KR20140115958A (ko) Ic 카드 및 휴대 가능 전자 장치
US6676019B2 (en) Electronic chip for a portable object
CN109117640A (zh) 一种bios写保护方法、装置、设备及存储介质
JP5971713B2 (ja) Ｉｃカード
JP2010218147A (ja) 携帯可能電子装置および携帯可能電子装置におけるメモリ制御方法
KR20170026927A (ko) 전력 공급 중단의 경향에 따라 불휘발성 메모리를 다르게 관리하는 스토리지 장치
CN105279102A (zh) 用于控制非易失性存储器的控制器和包括其的半导体器件
CN103713923B (zh) 一种对一卡通读卡装置进行升级的系统及方法
CN107341413A (zh) 具近距离感应功能的储存装置及其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: DANIELE BALLUCHI GRAZIANO MIRICHIGNI

Effective date: 20150428

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: HENGYI COMPANY

Effective date: 20150428

Owner name: HENGYI COMPANY

Free format text: FORMER OWNER: CORRADO VILLA

Effective date: 20150428

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150428

Address after: Idaho

Applicant after: Micron Technology, Inc.

Address before: Swiss Rolle

Applicant before: NUMONYX B.V.

Effective date of registration: 20150428

Address after: Swiss Rolle

Applicant after: NUMONYX B.V.

Address before: Milan Italy

Applicant before: C. Villa

Applicant before: D. Barucci

Applicant before: G. Miligini

C14 Grant of patent or utility model
GR01 Patent grant