CN101882933B - 一种LTE中进行Turbo译码的方法及Turbo译码器 - Google Patents

Abstract

本发明提供了一种LTE中进行Turbo译码的方法，可以包括：接收待译码数据；基于所述待译码数据的数据量，依据第一预置规则，将所述待译码数据分解为N块，并针对各个块分配相应的Turbo译码器处理单元，由所述相应的Turbo译码器处理单元分别对N个待译码数据块进行并行译码处理；当一Turbo译码器处理单元对所分配的一待译码数据块进行处理时，基于该待译码数据块的数据量，依据第二预置规则，将其分解为M段，由该Turbo译码器处理单元依次对M个待译码数据段进行串行译码处理，以完成对整个待译码数据块的译码；输出各个Turbo译码器处理单元得到的译码结果。本发明可达到LTE要求的下行100Mbit/s，并可以减少数据存储空间以及降低对于芯片处理性能的要求。

Description

一种LTE中进行Turbo译码的方法及Turbo译码器

技术领域

本发明涉及LTE通信技术领域，特别是涉及一种在LTE通信技术条件下，进行Turbo译码的方法及一种Turbo译码器。 

背景技术

LTE(long term evolution，长期演进)是第三代移动通信的演进技术，始于2004年3GPP的多伦多会议。LTE并非人们普遍误解的4G技术，而是3G与4G技术之间的一个过渡，是3.9G的全球标准，它改进并增强了3G的空中接入技术，采用OFDM和MIMO作为其无线网络演进的唯一标准。 

3GPP LTE项目的主要性能目标包括：在20MHz频谱带宽能够提供下行100Mbps、上行50Mbps的峰值速率；改善小区边缘用户的性能；提高小区容量；降低系统延迟，用户平面内部单向传输时延低于5ms，控制平面从睡眠状态到激活状态迁移时间低于50ms，从驻留状态到激活状态的迁移时间小于100ms；支持100Km半径的小区覆盖；能够为350Km/h高速移动用户提供＞100kbps的接入服务；支持成对或非成对频谱，并可灵活配置1.25MHz到20MHz多种带宽。 

LTE信道编码采用Turbo码，为了实现100Mbit/s的传输速率，就要求对turbo译码器的译码过程进行优化处理，否则，无法满足LTE所需的下行100Mbit/s的传输速率。 

Turbo码最先是由C.Beηou等提出的。它实际上是一种并行级联卷积码(Parallel Concatenated Convolutional Codes)。它巧妙地将两个简单分量码通过伪随机交织器并行级联来构造具有伪随机特性的长码，并通过在两个软入/软出(SISO)译码器之间进行多次迭代实现了伪随机译码。他的性能远远超过了其他的编码方式，得到了广泛的关注和发展，并对当今的编码理论和研究方法产生了深远的影响，信道编码学也随之进入了一个新的阶段。 

Turbo码编码器是由两个反馈的系统卷积编码器通过一个交织器并行连接而成，编码后的校验位经过删余阵，从而产生不同的码率的码字。例如：信息序列u＝{u₁，u₂，……，u_N}经过交织器形成一个新序列u′＝{u₁′，u₂′……，u_N′}(长度与内容没变，但比特位经过重新排列)，u和u′分别传送到两个分量编码器(RSC1与RSC2)，一般情况下，这两个分量编码器结构相同，生成序列X₁和X₂，为了提高码率，序列X₁和X₂需要经过删余器，采用删余(puncturing)技术从这两个校验序列中周期的删除一些校验位，形成校验序列X₃，X₃与未编码序列X′经过复用调制后，生成了Turbo码序列X。

总之，需要本领域技术人员迫切解决的一个技术问题就是：如何能够对turbo译码器的译码过程进行优化处理，以满足LTE所需的下行100Mbit/s的传输速率。 

发明内容

本发明所要解决的技术问题是提供一种在LTE技术条件下，进行Turbo译码的方法及Turbo译码器，以满足LTE所需的下行100Mbit/s的传输速率。 

为了解决上述问题，本发明公开了一种LTE中进行Turbo译码的方法，包括：接收待译码数据；基于所述待译码数据的数据量，依据第一预置规则，将所述待译码数据分解为N块，并针对各个块分配相应的Turbo译码器处理单元，由所述相应的Turbo译码器处理单元分别对N个待译码数据块进行并行译码处理；其中，N为大于等于1的整数；当一Turbo译码器处理单元对所分配的一待译码数据块进行处理时，基于该待译码数据块的数据量，依据第二预置规则，将其分解为M段，由该Turbo译码器处理单元依次对M个待译码数据段进行串行译码处理，以完成对整个待译码数据块的译码；其中，M为大于等于1的整数；输出各个Turbo译码器处理单元得到的译码结果；其中，所述M个待译码数据段中，前后相邻的两个待译码数据段的前一待译码数据段的尾部和后一待译码数据段的头部存在一定比特数据的重叠。 

优选的，所述一Turbo译码器处理单元对M个待译码数据段中的一个待译码数据段的译码处理过程具体包括： 

第一后验概率译码步骤，用于完成一次迭代运算；其输入为当前待译码数据段的待译码数据Sym和冗余信息P1，或者其输入为解交织步骤的解交织结果和冗余信息P1； 

交织步骤，用于对第一后验概率译码步骤的迭代结果进行交织，以扰乱信息； 

第二后验概率译码步骤，用于完成一次迭代运算；其输入为交织步骤的交织结果和冗余信息P2； 

解交织步骤，用于对第二后验概率译码步骤的迭代结果进行解交织，得到解交织结果。 

优选的，当所述第一后验概率译码步骤、第二后验概率译码步骤共完成8次迭代后，输出相应的解交织结果作为当前Turbo译码器处理单元对当前待译码数据段的译码结果；或者，当解交织步骤的解交织结果与crc校验数据之间符合预置条件时，输出相应的解交织结果作为当前Turbo译码器处理单元对当前待译码数据段的译码结果。 

优选的，通过以下方式输出各个Turbo译码器处理单元得到的译码结果：暂存一Turbo译码器处理单元对一待译码数据段的译码结果，当该Turbo译码器处理单元完成对M个待译码数据段的译码处理后，汇总得到该Turbo译码器处理单元对相应待译码数据块的译码结果；汇总各个Turbo译码器处理单元对相应待译码数据块的译码结果，得到总的译码结果进行输出。 

优选的，也可以通过以下方式输出各个Turbo译码器处理单元得到的译码结果：当一Turbo译码器处理单元完成对一待译码数据段的译码处理后，作为部分译码结果直接输出。 

依据本发明的另一实施例，还公开了一种Turbo译码器，包括： 

接收单元，用于接收待译码数据； 

第一控制器，用于基于所述待译码数据的数据量，依据第一预置规则，将所述待译码数据分解为N块，并针对各个块分配相应的Turbo译码器处理单元，由所述相应的Turbo译码器处理单元分别对N个待译码数据块进行并行译码处理；其中，N为大于等于1的整数； 

至少一个Turbo译码器处理单元，用于执行译码过程，得到译码结果； 

第二控制器，用于当一Turbo译码器处理单元对所分配的一待译码数据块进行处理时，基于该待译码数据块的数据量，依据第二预置规则，将其分 解为M段，由该Turbo译码器处理单元依次对M个待译码数据段进行串行译码处理，以完成对整个待译码数据块的译码；其中，M为大于等于1的整数； 

输出单元，用于输出各个Turbo译码器处理单元得到的译码结果； 

其中，所述M个待译码数据段中，前后相邻的两个待译码数据段的前一待译码数据段的尾部和后一待译码数据段的头部存在一定比特数据的重叠。 

优选的，所述输出单元包括： 

处理单元输出缓存，分别对应各个Turbo译码器处理单元，用于暂存一Turbo译码器处理单元对一待译码数据段的译码结果；当该Turbo译码器处理单元完成对M个待译码数据段的译码处理后，汇总得到该Turbo译码器处理单元对相应待译码数据块的译码结果； 

译码器输出模块，用于汇总各个Turbo译码器处理单元对相应待译码数据块的译码结果，得到总的译码结果进行输出。 

优选的，所述Turbo译码器处理单元具体包括： 

第一后验概率译码器，用于完成一次迭代运算；其输入为当前待译码数据段的待译码数据Sym和冗余信息P1，或者其输入为解交织器的解交织结果和冗余信息P1； 

交织器，用于对第一后验概率译码器的迭代结果进行交织，以扰乱信息； 

第二后验概率译码器，用于完成一次迭代运算；其输入为交织器的交织结果和冗余信息P2； 

解交织器，用于对第二后验概率译码器的迭代结果进行解交织，得到解交织结果。 

优选的，所述Turbo译码器还可以包括判断单元，用于当所述第一后验概率译码器、第二后验概率译码器共完成8次迭代后，输出相应的解交织结果作为当前Turbo译码器处理单元对当前待译码数据段的译码结果； 

或者，当解交织步骤的解交织结果与crc校验数据之间符合预置条件时，输出相应的解交织结果作为当前Turbo译码器处理单元对当前待译码数据段的译码结果。 

与现有技术相比，本发明具有以下优点： 

本发明采用并行turbo译码处理器，并将待译码数据分为多段，以简单加窗的方式进行译码处理，可以提高系统传输速率达到LTE要求的下行100Mbit/s，并可以减少数据存储空间以及降低对于芯片处理性能的要求，满足产业化需求；进一步，在turbo编译码中，采用多项式交织的方法，可以避免在译码处理中交织步骤对存储器的读写冲突。 

附图说明

图1是本发明一种LTE中进行Turbo译码的方法实施例的步骤流程图； 

图2是完成一待译码数据段的译码处理过程的步骤流程图； 

图3是采用两个处理单元时的译码迭代情况示意图； 

图4a是本发明一种Turbo译码器实施例的结构示意图； 

图4b是本发明另一种Turbo译码器实施例的结构示意图； 

图5是本发明一种Turbo译码器处理单元实例的结构及信号示意图； 

图6是本发明一种APP(后验概率)译码器的结构及信号示意图。 

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。 

参照图1，示出了本发明一种LTE中进行Turbo译码的方法实施例的步骤流程，其具体可以包括： 

步骤101、接收需要译码的待译码数据； 

由于3GPP LTE的性能指标要求：在20MHz频谱带宽下，能够提供下行100Mbps、上行50Mbps的峰值速率。而现有的Turbo码译码过程无法满足要求，需要大大提高整个译码过程的效率。本发明的思路就是以并行的方 式缩短译码时间，又以加窗的方式减少数据存储空间和降低对译码器、交织器、解交织器等器件的性能要求。用最直接的思路、较低成本的满足3GPPLTE的性能指标要求。 

步骤102、基于所述待译码数据的数据量，依据第一预置规则，将所述待译码数据分解为N块，并针对各个块分配相应的Turbo译码器处理单元，由所述相应的Turbo译码器处理单元分别对N个待译码数据块进行并行译码处理；其中，N为大于等于1的整数； 

具体的，当所述待译码数据的数据量较大时，可以将其分为多块，由多个Turbo译码器处理单元分别并行的对各个块进行译码，以提高译码效率。具体应该将待译码数据分解为多个块，即N的取值，则可以由本领域技术人员依据实际测试或研究来确定，本发明并不需要对此加以限定。当然，在具体确定时需要考虑到待译码的数据量，也需要考虑当前空闲的Turbo译码器处理单元的数量。 

通常的，第一预置规则可以为：依据数据容量的大小，将其划分为多少个数据块。 

或者，第一预置规则也可以为依据待译码数据的数据结构，将其划分为多少个数据块(例如，待译码数据帧由几个数据块组成，则即可以划分为几个并行译码的数据块)。 

再或者，第一预置规则也可以为依据可用的Turbo译码器处理单元的数量，确定所划分的数据块的数量。 

当然，上面的第一预置规则仅仅用于举例，本领域技术人员可以自行设定。也可以直接采用上述预置规则中的一个或者多个的组合，本发明对此无需加以限定。 

步骤103、当一Turbo译码器处理单元对所分配的一待译码数据块进行处理时，基于该待译码数据块的数据量，依据第二预置规则，将其分解为M段，由该Turbo译码器处理单元依次对M个待译码数据段进行串行译码处理，以完成对整个待译码数据块的译码；其中，M为大于等于1的整数； 

采用步骤102的并行策略，可以大大缩短译码时间，但是通常Turbo译 码器的处理单元个数有限，即使将待译码数据分解为多个块，处理单元对每个块的译码处理仍然存在困难(每个块的数据量仍然比较大)，对处理单元的迭代运算性能要求仍然较高，并且处理单元在译码过程中需要占用较大的数据存储空间，这样会增加芯片面积和成本。因此，本发明在分块的基础上，进一步对块进行分段，使得Turbo译码器处理单元每次仅仅对一段数据进行译码处理，从而可以大大降低对译码过程的数据存储空间的要求，以及对处理单元的迭代运算性能要求。其中，用于将待译码数据块分解为M个待译码数据段的第二预置规则，可以由本领域技术人员依据实际应用进行设定，通常考虑的因素可以包括数据量和处理单元的性能等等。 

步骤104、输出各个Turbo译码器处理单元得到的译码结果。 

在实际应用中，输出方式可以依据具体应用，由本领域技术人员选择使用，本发明对此无需限制。例如，下面给出可行的两种方式。 

方式1 

Turbo译码器处理单元对M个待译码数据段进行串行译码处理，当完成第一个待译码数据段的译码后，将针对该待译码数据段的译码结果缓存起来。当第二个待译码数据段的译码完成后，将针对该第二个待译码数据段的译码结果也缓存起来。当该Turbo译码器处理单元完成对M个待译码数据段的译码处理后，从缓存中汇总得到该Turbo译码器处理单元对相应待译码数据块的译码结果； 

进一步，汇总各个Turbo译码器处理单元对相应待译码数据块的译码结果，得到总的译码结果进行输出。 

这里的缓存可以位于译码迭代过程之外，不需要频繁调用，仅仅作为译码结果的临时存储，并不会影响处理单元的性能。 

方式2 

方式1是将整个待译码数据的所有N个块(每个块的M个段)，都译码完成后，才输出结果。在实际应用中，可能存在完成部分译码，就可以输出的情况，因此，方式2给出了一种部分译码，部分输出的示例。 

具体的，即当一Turbo译码器处理单元完成对一待译码数据段的译码处 理后，作为部分译码结果直接输出，用于后续模块的使用。 

假设，所接收的待检测数据为1024bit，本发明可以将其分解为两个块，每个块512bit，分别由处理单元1和处理单元2对其进行并行译码。对于处理单元1的512bit的块，本发明进一步将其分解为两个段，每个段256bit，由处理单元1先对前面的256bit进行译码，再对该块后面的256bit进行译码。当处理单元1和处理单元2分别对512bit的块完成译码时，则就完成了对1024bit的待检测数据的译码了。 

其中，优选的是，在分段译码时，在所述M个待译码数据段中，前后相邻的两个待译码数据段的前一待译码数据段的尾部和后一待译码数据段的头部存在一定比特数据的重叠。例如，对于前述的512bit的块，可以分解为两个段， 

第一个段为：从块起始算起的256bit+往后的20bit 

第二个段为：从块结束算起的256bit+往前的20bit 

易于看出，这两个段中的20bit是重合的。采用该优选方案的好处是，第二个段在译码时，可以采用前一段的部分，因为该部分数据可能也反映了一些信息，从而可以提高第二个段的译码精确程度。 

进一步延伸的是，本发明在分块时，也可以存在部分重叠的方案，例如，前一待译码数据块的尾部和后一待译码数据块的头部存在一定比特数据的重叠。 

下面对Turbo译码器处理单元具体是如何完成M个待译码数据段中的一个待译码数据段的译码处理过程的，进行详细说明。 

参照图2，整个过程大致可以分为以下4个步骤： 

步骤201、第一后验概率译码步骤，用于完成一次迭代运算；其输入为当前待译码数据段的待译码数据Sym(即Turbo码的有效信息)和冗余信息P1，或者其输入为解交织步骤的解交织结果和冗余信息P1； 

步骤202、交织步骤，用于对第一后验概率译码步骤的迭代结果进行交 织，以扰乱信息； 

步骤203、第二后验概率译码步骤，用于完成一次迭代运算；其输入为交织步骤的交织结果和冗余信息P2； 

其中，冗余信息P1、P2即为Turbo码的冗余信息，在所接收的Turbo码中包括了冗余信息P1、P2，以保证传输更稳定，纠错能力更强。 

步骤204、解交织步骤，用于对第二后验概率译码步骤的迭代结果进行解交织，得到解交织结果。 

上面的4个步骤通常需要多次循环，以实现多次迭代过程，从而完成译码过程，即当后验概率达到一定程度时输出。下面给出两种具体的结束迭代(或循环)的示例。 

示例1 

当所述第一后验概率译码步骤、第二后验概率译码步骤共完成8次迭代后，输出相应的解交织结果作为当前Turbo译码器处理单元对当前待译码数据段的译码结果。 

因为基于本发明的技术人员的试验和研究，对于现有应用的情况，8次迭代通常就可以满足译码准确性的要求。该方式的好处时，不需要引入校验数据，降低判定结束的运算量。当然，在实际应用中，迭代次数可以由本领域技术人员试验后确定，并不限于8次。本示例只是用于表明，可以采用“固定的迭代次数”作为输出的判决条件。 

示例2 

当解交织步骤的解交织结果与crc校验数据之间符合预置条件时，输出相应的解交织结果作为当前Turbo译码器处理单元对当前待译码数据段的译码结果。该方式可以较好的把控译码准确性，但是由于需要引入crc校验数据，增加了一定的运算复杂度。 

例如，在Turbo码中，会带有CRC检验的多项式，如果解交织步骤的解交织结果所对应的多项式和Turbo码所带的CRC检验的多项式相符，则可以判决输出。 

上面图2中的第一后验概率译码步骤和第二后验概率译码步骤可以采用相同的后验概率算法，本发明优选采用max-log-map算法，该算法比较简化，可以进一步提高本发明的译码效率。 

下面对max-log-map算法进行简单介绍。max-log-map算法是在对数域的算法中，将似然值加法表示式中的对数分量忽略，将似然加法完全变成求最大值运算，这样除了省去大部分的加法运算外，最大的好处是省去了对信噪比的估计，使得算法更稳健。具体的，用公式简单表示如下： 

$\log (e^{L_1}+e^{L_2})\≈\max \{L_1,L_2\}$

1.初始化 

α₀(s＝0)＝0 

α₀(s≠0)＝-∞ 

β₀(s＝0)＝0 

β₀(s≠0)＝-∞ 

2.前项迭代： 

$c_k(s_{k-1},s_k)=\frac{1}{2}{L}_c\underset{n=1}{\overset{N}{\mathrm{\Σ}}}{y}_{k,n}{c}_{k,n}+\frac{1}{2}L\left(u_k\right)u_k$

$=\frac{1}{2}{L}_c{y}_{k,1}{u}_k+\frac{1}{2}L\left(u_k\right)u_k+c_k^E(s_{k-1},s_k)$

其中 

$c_k^E(s_{k-1},s_k)=\frac{1}{2}{L}_c\underset{n=2}{\overset{N}{\mathrm{\Σ}}}{y}_{k,n}{c}_{k,n}$

${\mathrm{\α}}_k\left(s_k\right)=\underset{s_{k-1}}{\max }\{c_k(s_{k-1},s_k)+{\mathrm{\α}}_{k-1}\left(s_{k-1}\right)\}$

3.当前项迭代完成后进行后向迭代 

${\mathrm{\β}}_{k-1}\left(s_{k-1}\right)=\underset{s_k}{\max }\{c_k(s_{k-1},s_k)+{\mathrm{\β}}_k\left(s_k\right)\}$

同时计算LLR： 

$L\left({\hat{u}}_k\right)=\underset{\underset{u_k=+1}{(s_{k-1},s_k)}}{\max }\{c_k(s_{k-1},s_k)+{\mathrm{\α}}_{k-1}\left(s_{k-1}\right)+{\mathrm{\β}}_k\left(s_k\right)\}-\underset{\underset{u_k=-1}{(s_{k-1},s_k)}}{\max }\{c_k(s_{k-1},s_k)+{\mathrm{\α}}_{k-1}\left(s_{k-1}\right)+{\mathrm{\β}}_k\left(s_k\right)\}$

$=L_c{y}_{k,1}+L\left(u_k\right)+L_E\left({\hat{u}}_k\right)$

其中 

$L_E\left({\hat{u}}_k\right)=\underset{\underset{u_k=+1}{(s_{k-1},s_k)}}{\max }\{c_k^E(s_{k-1},s_k)+{\mathrm{\α}}_{k-1}\left(s_{k-1}\right)+{\mathrm{\β}}_k\left(s_k\right)\}-\underset{\underset{u_k=-1}{(s_{k-1},s_k)}}{\max }\{c_k^E(s_{k-1},s_k)+{\mathrm{\α}}_{k-1}\left(s_{k-1}\right)+{\mathrm{\β}}_k\left(s_k\right)\}$

$\tilde{L}\left({\hat{u}}_k\right)=L\left({\hat{u}}_k\right)-L\left(u_k\right)$

就是后验概率译码步骤的输出结果。对于第一后验概率译码步骤， 

输出给交织步骤；对于第二后验概率译码步骤，则可以输出给解交织器，如以 

表示。 

参照图3，示出了针对两个处理单元的译码迭代情况。 

其中，横坐标为网格时间，纵坐标为处理时间。L为迭代周期，其中后验概率译码的迭代进行了5次，即α、β迭代了5次，其中，β迭代前一次和后一次有部分重叠(在横坐标方向上的虚线和实线有部分重叠)。 

在图中，β¹、β²表示两个迭代运算器，即采用了两个运算器对β迭代进行运算，可以提高速度。对于本发明而言，我们采用了并行及加窗的设计，所以采用一个运算器也可以基本保证需求。 

下面对图2中的交织步骤进行简单介绍。 

Turbo码系统中交织器的作用是用于减少校验比特之间的相关性，进而在迭代译码过程中降低误比特率。设计性能较好的交织器的特点和基本原则：通过增加交织器的长度，可以使译码性能得到提高，好的交织器可使总的码字的自由距离随交织器长度的增加而增加，即提供一定的交织器距离。交织器应该使输入序列尽可能地随机化，从而避免编码生成低重码字的信息序列在交织后编码仍旧生成低重码字，导致Turbo码的自由距离减小。总之，交织实际上就是将数据序列中的元素的位置进行重置，从而得到交织序列的过程；其逆过程就是将交织后的序列元素恢复为原有顺序，也称为解交织。 

本发明优选的采用多项式交织算法，采用多项式交织算法的好处主要是防止在并行turbo译码时的冲突。 

参照图4a，示出了本发明一种Turbo译码器实施例的结构示意图，包括： 

接收单元401，用于接收待译码数据； 

第一控制器402，用于基于所述待译码数据的数据量，依据第一预置规则，将所述待译码数据分解为N块，并针对各个块分配相应的Turbo译码器处理单元，由所述相应的Turbo译码器处理单元分别对N个待译码数据块进行并行译码处理；其中，N为大于等于1的整数； 

至少一个Turbo译码器处理单元403，用于执行译码过程，得到译码结果； 

第二控制器404，用于当一Turbo译码器处理单元对所分配的一待译码数据块进行处理时，基于该待译码数据块的数据量，依据第二预置规则，将其分解为M段，由该Turbo译码器处理单元依次对M个待译码数据段进行串行译码处理，以完成对整个待译码数据块的译码；其中，M为大于等于1的整数；优选的，所述M个待译码数据段中，前后相邻的两个待译码数据段的前一待译码数据段的尾部和后一待译码数据段的头部存在一定比特数据的重叠。 

输出单元405，用于输出各个Turbo译码器处理单元得到的译码结果。 

在实际应用中，也可以采用图4b的示例，即第二控制器404位于Turbo译码器处理单元403中，每一个处理单元拥有自己的第二控制器404。 

具体的，对应于方法实施例给出的输出方式1，所述输出单元405可以包括： 

处理单元输出缓存，分别对应各个Turbo译码器处理单元，用于暂存一Turbo译码器处理单元对一待译码数据段的译码结果；当该Turbo译码器处理单元完成对M个待译码数据段的译码处理后，汇总得到该Turbo译码器处理单元对相应待译码数据块的译码结果； 

译码器输出模块，用于汇总各个Turbo译码器处理单元对相应待译码数据块的译码结果，得到总的译码结果进行输出。 

对应于方法实施例给出的输出方式2，则当一Turbo译码器处理单元完成对一待译码数据段的译码处理后，输出单元405就可以将其作为部分译码结果直接输出，用于后续模块的使用。 

下面对Turbo译码器处理单元进行简单介绍，参照图5，其具体可以包括： 

第一后验概率译码器(APP1)501，用于完成一次迭代运算；其输入为当前待译码数据段的待译码数据Sym和冗余信息P1，或者其输入为解交织器的解交织结果和冗余信息P1； 

交织器502，用于对第一后验概率译码器501的迭代结果(在图5中采用 

表示)进行交织，以扰乱信息； 

第二后验概率译码器(APP2)503，用于完成一次迭代运算；其输入为交织器502的交织结果(在图5中采用L(u_n)表示)和冗余信息P2； 

解交织器504，用于对第二后验概率译码器503的迭代结果(在图5中采用 

表示)进行解交织，得到解交织结果(在图5中采用L(u_k)表示)。 

进一步，图5中还包括有判断单元505，其输入为解交织步骤的解交织结果(在图5中采用L(u_k)表示)和crc校验数据，当解交织步骤的解交织结果与crc校验数据之间符合预置条件时，输出相应的解交织结果作为当前Turbo译码器处理单元对当前待译码数据段的译码结果。 

在本发明的另一实施例中，也可以不引入crc校验数据，而直接由判断单元505对迭代次数进行识别，当所述第一后验概率译码步骤、第二后验概率译码步骤共完成预置次数的迭代后(如8次)，输出相应的解交织结果作为当前Turbo译码器处理单元对当前待译码数据段的译码结果。 

从上面的描述可以看出，上述四个部件循环执行，可以输出针对当前待译码数据段的译码结果，即当前Turbo译码器处理单元完成了M个待译码数据段中的一个数据段的译码工作。 

在图5所示的处理单元结构中，第一后验概率译码器501和第二后验概 率译码器503的内部结构基本相同，下面对其设计框图进行大致介绍，参照图6。 

APP(后验概率)译码器501或503可以包括以下模块：输入数据缓冲器601，Beta计算单元602，Beta存储单元603，LLR计算单元604； 

交织器502可以包括：交织器存储单元605，交织器地址生成单元606。其中， 

输入数据缓冲器601，用于缓存输入数据； 

Beta计算单元602，用于后向迭代； 

Beta存储单元603，用于存储Beta迭代数据； 

LLR计算单元604，用于对数似然比函数LLR计算；(其中包括了α迭代的运算)； 

交织器存储单元605，用于交织结果存储； 

交织器地址生成单元606，用于交织，因为交织器是通过生成交织地址来实现的。 

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。 

以上对本发明所提供的一种LTE中进行Turbo译码的方法以及一种Turbo译码器，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。 

Claims (9)

1.一种LTE中进行Turbo译码的方法，其特征在于，包括：

接收待译码数据；

基于所述待译码数据的数据量，依据第一预置规则，将所述待译码数据分解为N块，并针对各个块分配相应的Turbo译码器处理单元，由所述相应的Turbo译码器处理单元分别对N个待译码数据块进行并行译码处理；其中，N为大于等于1的整数；

当一Turbo译码器处理单元对所分配的一待译码数据块进行处理时，基于该待译码数据块的数据量，依据第二预置规则，将其分解为M段，由该Turbo译码器处理单元依次对M个待译码数据段进行串行译码处理，以完成对整个待译码数据块的译码；其中，M为大于等于1的整数；

输出各个Turbo译码器处理单元得到的译码结果；

其中，所述M个待译码数据段中，前后相邻的两个待译码数据段的前一待译码数据段的尾部和后一待译码数据段的头部存在一定比特数据的重叠。

2.如权利要求1所述的LTE中进行Turbo译码的方法，其特征在于，所述一Turbo译码器处理单元对M个待译码数据段中的一个待译码数据段的译码处理过程具体包括：

第一后验概率译码步骤，用于完成一次迭代运算；其输入为当前待译码数据段的待译码数据Sym和冗余信息P1，或者其输入为解交织步骤的解交织结果和冗余信息P1；

交织步骤，用于对第一后验概率译码步骤的迭代结果进行交织，以扰乱信息；

第二后验概率译码步骤，用于完成一次迭代运算；其输入为交织步骤的交织结果和冗余信息P2；

解交织步骤，用于对第二后验概率译码步骤的迭代结果进行解交织，得到解交织结果。

3.如权利要求2所述的LTE中进行Turbo译码的方法，其特征在于，

当所述第一后验概率译码步骤、第二后验概率译码步骤共完成8次迭代后，输出相应的解交织结果作为当前Turbo译码器处理单元对当前待译码数据段的译码结果；

或者，

当解交织步骤的解交织结果与crc校验数据之间符合预置条件时，输出相应的解交织结果作为当前Turbo译码器处理单元对当前待译码数据段的译码结果。

4.如权利要求1所述的LTE中进行Turbo译码的方法，其特征在于，通过以下方式输出各个Turbo译码器处理单元得到的译码结果：

暂存一Turbo译码器处理单元对一待译码数据段的译码结果，当该Turbo译码器处理单元完成对M个待译码数据段的译码处理后，汇总得到该Turbo译码器处理单元对相应待译码数据块的译码结果；

汇总各个Turbo译码器处理单元对相应待译码数据块的译码结果，得到总的译码结果进行输出。

5.如权利要求1所述的LTE中进行Turbo译码的方法，其特征在于，通过以下方式输出各个Turbo译码器处理单元得到的译码结果：

当一Turbo译码器处理单元完成对一待译码数据段的译码处理后，作为部分译码结果直接输出。

6.一种Turbo译码器，其特征在于，包括：

接收单元，用于接收待译码数据；

第一控制器，用于基于所述待译码数据的数据量，依据第一预置规则，将所述待译码数据分解为N块，并针对各个块分配相应的Turbo译码器处理单元，由所述相应的Turbo译码器处理单元分别对N个待译码数据块进行并行译码处理；其中，N为大于等于1的整数；

至少一个Turbo译码器处理单元，用于执行译码过程，得到译码结果；

第二控制器，用于当一Turbo译码器处理单元对所分配的一待译码数据块进行处理时，基于该待译码数据块的数据量，依据第二预置规则，将其分解为M段，由该Turbo译码器处理单元依次对M个待译码数据段进行串行译码处理，以完成对整个待译码数据块的译码；其中，M为大于等于1的整数；

输出单元，用于输出各个Turbo译码器处理单元得到的译码结果；

其中，所述M个待译码数据段中，前后相邻的两个待译码数据段的前一待译码数据段的尾部和后一待译码数据段的头部存在一定比特数据的重叠。

7.如权利要求6所述的Turbo译码器，其特征在于，所述输出单元包括：

处理单元输出缓存，分别对应各个Turbo译码器处理单元，用于暂存一Turbo译码器处理单元对一待译码数据段的译码结果；当该Turbo译码器处理单元完成对M个待译码数据段的译码处理后，汇总得到该Turbo译码器处理单元对相应待译码数据块的译码结果；

译码器输出模块，用于汇总各个Turbo译码器处理单元对相应待译码数据块的译码结果，得到总的译码结果进行输出。

8.如权利要求6所述的Turbo译码器，其特征在于，所述Turbo译码器处理单元具体包括：

第一后验概率译码器，用于完成一次迭代运算；其输入为当前待译码数据段的待译码数据Sym和冗余信息P1，或者其输入为解交织器的解交织结果和冗余信息P1；

交织器，用于对第一后验概率译码器的迭代结果进行交织，以扰乱信息；

第二后验概率译码器，用于完成一次迭代运算；其输入为交织器的交织结果和冗余信息P2；

解交织器，用于对第二后验概率译码器的迭代结果进行解交织，得到解交织结果。

9.如权利要求8所述的Turbo译码器，其特征在于，所述Turbo译码器还包括判断单元，用于

当所述第一后验概率译码器、第二后验概率译码器共完成8次迭代后，输出相应的解交织结果作为当前Turbo译码器处理单元对当前待译码数据段的译码结果；

或者，

当解交织步骤的解交织结果与crc校验数据之间符合预置条件时，输出相应的解交织结果作为当前Turbo译码器处理单元对当前待译码数据段的译码结果。

Images