CN101882084B - 基本输入输出系统的数据处理装置 - Google Patents

基本输入输出系统的数据处理装置 Download PDF

Info

Publication number
CN101882084B
CN101882084B CN 200910140431 CN200910140431A CN101882084B CN 101882084 B CN101882084 B CN 101882084B CN 200910140431 CN200910140431 CN 200910140431 CN 200910140431 A CN200910140431 A CN 200910140431A CN 101882084 B CN101882084 B CN 101882084B
Authority
CN
China
Prior art keywords
data
output system
basic input
read
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200910140431
Other languages
English (en)
Other versions
CN101882084A (zh
Inventor
陈宗辉
郭嘉雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Gaohang Intellectual Property Operation Co ltd
Liu Jiansheng
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CN 200910140431 priority Critical patent/CN101882084B/zh
Publication of CN101882084A publication Critical patent/CN101882084A/zh
Application granted granted Critical
Publication of CN101882084B publication Critical patent/CN101882084B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明提供了一种基本输入输出系统的数据处理装置,包括基本输入输出系统单元、共享存储器以及控制单元。共享存储器提供基本输入输出系统单元写入指令数据,其中指令数据中的识别数据储存于识别字段。控制单元依据识别字段中识别数据所表示的值读取并执行指令数据,并将回传数据写入共享存储器,以供基本输入输出系统单元从共享存储器读取回传数据,其中回传数据为控制单元执行指令数据的结果,且回传数据包括识别数据。

Description

基本输入输出系统的数据处理装置
技术领域
本发明涉及一种数据处理装置,且特别涉及一种基本输入输出系统(BasicInput Output System,BIOS)的数据处理装置。
背景技术
现有的基本输入输出系统与嵌入式控制器(Embeded Controller;EC)间传递数据时,必须先透过输入/输出埠(I/0port)测试嵌入式控制器是否处于忙碌状态,在嵌入式控制器不为忙碌状态时,才能与嵌入式控制器沟通,例如对嵌入式控制器下指令,或等待嵌入式控制器回传处理数据的结果等。此外,受限于现有工业标准架构(Industry Standard Architecture,ISA)的传输方式,只能以8位元的长度来传送数据。由于中央处理器处理数据的速度往往远快于嵌入式控制器的数据处理速度,因此现有的基本输入输出系统与嵌入式控制器间的沟通机制将大大地降低整个电脑的运作效能。
发明内容
本发明提供一种基本输入输出系统的数据处理装置,可提升整体基本输入输出系统的效能,并降低控制单元指令执行错误的机率。
本发明提出一种基本输入输出系统的数据处理装置,包括基本输入输出系统单元、共享存储器以及控制单元。基本输入输出系统单元用以发出指令数据,其中指令数据包括识别数据及指令名称。共享存储器,连接基本输入输出系统单元,提供基本输入输出系统单元写入指令数据,且指令数据中的识别数据储存于识别字段。控制单元连接共享存储器,依据识别字段中识别数据所表示的值读取并执行指令数据,并将回传数据写入共享存储器,以供基本输入输出系统单元从共享存储器读取回传数据,其中回传数据为控制单元执行指令数据的结果,且回传数据包括识别数据。
在本发明一实施例中,上述识别数据所表示的值为非零值时,控制单元读取并执行指令数据。
在本发明一实施例中,上述指令数据还包括待处理数据。
在本发明一实施例中,上述回传数据还包括处理状态数据以及已处理数据,其中处理状态数据指示控制单元执行指令数据的结果。
在本发明一实施例中,上述共享存储器包括写入存储器区块与读取存储器区块,其中基本输入输出系统单元将指令数据储存至写入存储器区块,控制单元储存回传数据至读取存储器区块。
在本发明一实施例中,上述控制单元读取指令数据后,将写入存储器区块中的指令数据清除。
在本发明一实施例中,上述基本输入输出系统单元读取回传数据后,将读取存储器区块中的回传数据清除。
在本发明一实施例中,上述控制单元发出中断信号,以告知基本输入输出系统单元读取回传数据。
在本发明一实施例中,上述共享存储器包括读写存储器区块,其中读写存储器区块用以储存指令数据与回传数据。
在本发明一实施例中,上述指令数据还包括读写状态数据以及待处理数据,其中读写状态数据储存于读写状态字段,用以指示读写存储器区块的存取状态。
在本发明一实施例中,上述读写存储器区块的存取状态包括读取状态、写入状态及忙碌状态,其中当基本输入输出系统单元写入指令数据后,读写存储器区块的存取状态为写入状态,当控制单元读取指令数据后,读写存储器区块的存取状态为忙碌状态,当控制单元写入回传数据后,读写存储器区块的存取状态为读取状态。
在本发明一实施例中,上述回传数据还包括读写状态数据、处理状态数据以及已处理数据,其中处理状态数据指示控制单元执行指令数据的结果。
在本发明一实施例中,上述控制单元为嵌入式控制器。
基于上述,本发明通过共享存储器来储存指令数据及回传数据,使基本输入输出系统单元可不须等待控制单元完成旧的指令后再给予控制单元新的指令,以提升整体基本输入输出系统的效能。另外,以共享存储器做为基本输入输出系统单元与控制单元沟通的媒介可进行高速的连续存取与大区块数据的传递,较现有架构的数据传递方式更有效率。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1为本发明一实施例的基本输入输出系统的数据处理装置的方块图。
图2为本发明另一实施例的基本输入输出系统的数据处理装置的方块图。
图3为本发明另一实施例的基本输入输出系统的数据处理装置的方块图。
图4为本发明另一实施例的基本输入输出系统的数据处理装置的方块图。
图5为本发明另一实施例的基本输入输出系统的数据处理装置的方块图。
主要附图标记说明:
100~500-数据处理装置;      102-中央处理器;
104-芯片组;                 106-基本输入输出系统单元;
108-共享存储器;             110-控制单元;
112、502-写入存储器区块;    114、504-读取存储器区块;
302、402-读写存储器区块;    CMD1-指令数据;
RS1-回传数据;               INT1-中断信号。
具体实施方式
以下将以文字配合图式来说明本发明的示范实施例,其中,相同标号指示同样或相似的元件。另外,以下的示范实施例仅是用以说明,而非用以限定本发明。
图1为本发明一实施例的基本输入输出系统的数据处理装置的方块图。请参照图1,数据处理装置100包括中央处理器102、芯片组104、基本输入输出系统(Basic Input Output System,BIOS)单元106、共享存储器108以及控制单元110。在电脑系统中,中央处理器102可以通过芯片组104而连接至基本输入输出系统单元106,并且连接至其它的硬体装置,例如硬碟、光碟机、显示器等等。共享存储器108连接基本输入输出系统单元106与控制单元110。控制单元110可受中央处理器102控制而负责电脑系统中的一些周边设备与功能,例如键盘或鼠标的连接埠等等。
其中,共享存储器108可以是随机存取存储器(DRAM)、静态随机存取存储器(SDRAM)以及双随机存取存储器(DDRAM)。控制单元110可以是嵌入式控制器(Embeded Controller,EC)。另外,基本输入输出系统单元106则可以利用快闪存储器来实现。
当基本输入输出系统单元106欲发出指令数据CMD1给控制单元110时,基本输入输出系统单元106将指令数据CMD1写入共享存储器108。其中指令数据CMD1可包括识别数据、指令名称以及待处理数据,且识别数据储存于识别字段中。控制单元110则依据识别字段中的识别数据来读取并执行指令数据CMD1。控制单元110完成基本输入输出系统单元106所给予的命令后,将回传数据RS1存回共享存储器108。其中,回传数据RS1包括从识别字段读取的识别数据、已处理数据以及处理状态数据。其中,处理状态数据指示了控制单元110执行指令数据CMD1的结果。基本输入输出系统单元106可从共享存储器108中读取回传数据RS1,以确认并接收控制单元110执行指令数据CMD1的结果。
详细来说,共享存储器108可包括写入存储器区块112与读取存储器区块114。写入存储器区块112负责储存指令数据CMD1,而读取存储器区块114负责储存回传数据RS1。另外,识别字段中的识别数据可表示不同的值,以表示不同的指令数据CMD1与回传数据RS1,并提供基本输入输出系统单元106与控制单元110辨识指令数据CMD1与回传数据RS1的对应关系,使基本输入输出系统单元106与控制单元110可进行非同步沟通。值得注意的是,当识别数据所表示的值为0时,代表指令数据CMD1或回传数据RS1已被处理完毕。
基本输入输出系统单元106要将指令数据CMD1存入写入存储器区块112之前,基本输入输出系统单元106先将读取存储器区块114中尚未被读取的回传数据RS1读取完毕,并将读取存储器区块114中已读取的回传数据RS1清除(也就是将回传数据RS1中识别字段的识别数据值改为0)。接着,基本输入输出系统单元106检查写入存储器区块112中是否有尚未处理的指令数据CMD1(也就是将检查指令数据CMD1中识别字段的识别数据是否为非零值)。若是,则等待控制单元110将尚未处理的指令数据CMD1处理完毕;若否,则基本输入输出系统单元106将指令数据CMD1存入写入存储器区块112。其中,存入的指令数据CMD1具有其相对应的非零的识别数据值,例如1。
值得注意的是,为详细说明基本输入输出系统的数据处理装置的基本架构,本实施例以写入存储器区块112与读取存储器区块114为例进行说明。在本实施例中由于只列举两存储器区块(写入存储器区块112与读取存储器区块114),因此基本输入输出系统单元106须等待控制单元110将指令数据CMD1处理完毕后才能下达新的指令数据,但本发明并不以此为限。在共享存储器具有足够的存储器区块数量时,基本输入输出系统单元106可直接下达新的指令数据,无须等待控制单元110将指令数据CMD1处理完毕,详细的实施方式将于稍后的实施例中说明。
控制单元110轮询到写入存储器区块112中尚未执行的指令数据CMD1(也就是指令数据CMD1中识别字段的识别数据为非零值)时,控制单元110读取尚未执行的指令数据CMD1,并依据指令数据CMD1中的指令名称执行基本输入输出系统单元106所指定的命令。控制单元110完成指定的命令后,将执行指令数据CMD1的结果(包括已处理数据以及处理状态数据)与识别数据(其值与控制单元110执行的指令数据CMD1的识别数据的值相同)存入读取存储器区块114,并将写入存储器区块112中已读取的指令数据CMD1清除(也就是将指令数据CMD1中识别字段的识别数据值改为0)。
如同上述,本实施例的基本输入输出系统单元106与控制单元110之间的数据传递可通过共享存储器108作为暂存区以储存指令数据CMD1与回传数据RS1,并通过所储存的数据格式(即识别字段)来判别指令数据CMD1与回传数据RS1的状态。由此,基本输入输出系统单元106不需直接将指令数据CMD1传送至控制单元110,即可完成指令的传递。
此外,一般而言,共享存储器108的工作时脉可以为667/800MHz,而中央处理器102则可达1GHz以上,嵌入式控制器的工作时脉则约为20MHz。因此,由基本输入输出系统单元106直接将指令数据CMD1写入共享存储器108的速度会比将指令数据CMD1直接写入控制单元110还要快,而且从共享存储器108中读取回传数据RS1的速度也会比直接由控制单元110中读取还要快。换言之,由于基本输入输出系统单元106与共享存储器108之间的数据传输速度比基本输入输出系统单元106与控制单元110之间的数据传递速度快。因此,通过共享存储器108作为数据缓冲区域来储存指令数据CMD1与回传数据RS1可大幅提升基本输入输出系统单元106与控制单元110之间的数据传递效率,同时可传递较大的数据。基本输入输出系统单元106也不需花费额外的时间来等待控制单元110完成指令。
图2为本发明另一实施例的基本输入输出系统的数据处理装置的方块图。请参照图2,本实施例的数据处理装置200与数据处理装置100的不同之处在于,控制单元110将回传数据RS1(包括执行指令数据CMD1的结果与识别数据)存入读取存储器区块114后,控制单元110可直接发出中断信号INT1给基本输入输出系统单元106,以告知基本输入输出系统单元106读取回传数据RS1。其中,中断信号INT1可为系统管理中断(System Management Interrupt,SMI)信号或系统控制中断(system control interrupt,SCI)信号。本实施例的控制单元110所发出的中断信号INT1可使基本输入输出系统单元106取得控制权,以读取回传数据RS1。然而实际应用上并非必要手段,基本输入输出系统单元106也可依一定的周期轮询读取存储器区块114,以读取回传数据RS1。
图3为本发明另一实施例的基本输入输出系统的数据处理装置的方块图。请参照图3,本实施例的数据处理装置300与数据处理装置100的不同之处在于,在共享存储器108中,写入存储器区块112与读取存储器区块114合并为本实施例的读写存储器区块302。读写存储器区块302具有写入存储器区块112与读取存储器区块114的功能,可储存指令数据CMD1与回传数据RS1。在本实施例中,指令数据CMD1与回传数据RS1都还包括读写状态数据,读写状态数据储存于读写状态字段,利用读写状态数据所表示的值的不同,来指示读写存储器区块302的存取状态。
举例来说,当基本输入输出系统单元106将指令数据CMD1写入读写存储器区块302后,读写存储器区块302的存取状态为写入状态,此时读写存储器区块302的功能相当于写入存储器区块112,可设定读写状态数据的值为0来表示此状态。当控制单元110读取指令数据CMD1后,读写存储器区块302的存取状态为忙碌状态,避免基本输入输出系统单元106在控制单元110执行指令数据CMD1时写入新的数据,此时可设定读写状态数据的值为1来表示此状态。控制单元110执行完指令数据CMD1,并将回传数据RS写入读写存储器区块302后,读写存储器区块302的存取状态为读取状态,此时读写存储器区块302的功能相当于读取存储器区块114,可设定读写状态数据的值为2来表示此状态。值得注意的是,本实施例虽以读写状态数据的值0、1、2分别表示写入状态、写入状态及读取状态,但不以此为限。
本实施例的数据处理装置300的操作方法与数据处理装置100类似。其方法如下:在基本输入输出系统单元106要将指令数据CMD1存入读写存储器区块302之前,基本输入输出系统单元106先将读写存储器区块302中尚未被读取的回传数据RS1读取完毕,并将读写存储器区块302中已读取的回传数据RS1清除(也就是将回传数据RS1中识别字段的识别数据值改为0)。接着,基本输入输出系统单元106将指令数据CMD1存入读写存储器区块302,此时读写存储器区块302为写入状态。其中,存入的指令数据CMD1具有其相对应的非零的识别数据值,例如1。
值得注意的是,为详细说明基本输入输出系统的数据处理装置的基本架构,本实施例以单一个读写存储器区块302为例进行说明。因此,基本输入输出系统单元106须等待控制单元110将指令数据CMD1处理完毕,并将回传数据RS1读取后才能下达新的指令数据,但本发明并不以此为限。在共享存储器具有足够的存储器区块数量时,基本输入输出系统单元106可直接下达新的指令数据,详细的实施方式将于稍后的实施例中说明。
控制单元110轮询到读写存储器区块302中尚未执行的指令数据CMD1(也就是指令数据CMD1中识别字段的识别数据为非零值,且读写状态数据的值为0)时,控制单元110读取尚未执行的指令数据CMD1,并依据指令数据CMD1中的指令名称执行基本输入输出系统单元106所指定的命令,此时读写存储器区块302为忙碌状态(也就是指令数据CMD1中识别字段的识别数据为非零值,且读写状态数据的值为1)。控制单元110完成指定的命令后,将执行指令数据CMD1的结果(包括已处理数据以及处理状态数据)、识别数据(其值与控制单元110执行的指令数据CMD1的识别数据的值相同)、与读写状态数据(其值为2)存入读写存储器区块302,此时读写存储器区块302为读取状态。
另外,控制单元110将回传数据RS1存入读写存储器区块302后,也可不必等待基本输入输出系统单元106轮询读写存储器区块302的状态,以读取回传数据RS1。控制单元110可直接发出中断信号INT1给基本输入输出系统单元106,以告知基本输入输出系统单元106读取回传数据RS1,然本发明并不以此为限。
图4为本发明另一实施例的基本输入输出系统的数据处理装置的方块图。请参照图4,本实施例的数据处理装置400与数据处理装置300的不同之处在于,本实施例的共享存储器108包括多个读写存储器区块402。
基本输入输出系统单元106要将指令数据CMD1存入共享存储器108时,可寻找空的读写存储器区块402(也就是识别字段中识别数据的值为0的回传数据),以将指令数据CMD1存入空的读写存储器区块402,指令数据CMD1存入后,读写存储器区块402为写入状态(也就是读写状态数据的值为0)。控制单元110轮询到读写存储器区块402中尚未执行的指令数据CMD1(也就是指令数据CMD1中识别字段的识别数据为非零值,且读写状态数据的值为0)时,控制单元110读取尚未执行的指令数据CMD1,并依据指令数据CMD1中的指令名称执行基本输入输出系统单元106所指定的命令,此时被控制单元110所读取的读写存储器区块402为忙碌状态,(也就是读写状态数据的值为1)。控制单元110完成指定的命令后,将回传数据RS1存入原本读取的读写存储器区块402,此时读写存储器区块402为读取状态,(也就是读写状态数据的值为2)。基本输入输出系统单元106依据回传数据RS1中识别字段的识别数据的值,读取回传数据RS1并将读写存储器区块402中已读取的回传数据RS1清除(也就是将回传数据RS1中识别字段的识别数据值改为0),以得知其对应的指令数据CMD1的执行结果。
在本实施例中,由于共享存储器108具有多个读写存储器区块402,因此基本输入输出系统单元106可寻找空的读写存储器区块402,直接下达新的指令数据,无须等待控制单元110将指令数据CMD1处理完毕,以提升整体基本输入输出系统的效能。
另外,控制单元110将回传数据RS1存入读写存储器区块402后,也可直接发出中断信号INT1给基本输入输出系统单元106,以告知基本输入输出系统单元106读取回传数据RS1,然本发明并不以此为限。
图5为本发明另一实施例的基本输入输出系统的数据处理装置的方块图。请参照图5,本实施例的数据处理装置500与数据处理装置100的不同之处在于,本实施例的共享存储器108包括多个写入存储器区块502与多个读取存储器区块504。
基本输入输出系统单元106要将指令数据CMD1存入共享存储器108时,可寻找空的写入存储器区块502(也就是识别字段中识别数据的值为0的指令数据),以将指令数据CMD1存入空的写入存储器区块502(此时指令数据CMD1中识别字段识别数据的值为非零值)。控制单元110轮询到写入存储器区块502中尚未执行的指令数据CMD1(也就是指令数据CMD1中识别字段的识别数据为非零值)时,控制单元110读取尚未执行的指令数据CMD1,并依据指令数据CMD1中的指令名称执行基本输入输出系统单元106所指定的命令。控制单元110完成指定的命令后,将回传数据RS1存入读取存储器区块504(此时回传数据RS1中识别字段识别数据的值与控制单元110所读取的指令数据CMD1的识别数据的值相同),并将写入存储器区块502中已读取的指令数据CMD1清除(也就是将指令数据CMD1中识别字段的识别数据值改为0)。基本输入输出系统单元106依据回传数据RS1中识别字段的识别数据的值,读取回传数据RS1并将读取存储器区块504中已读取的回传数据RS1清除(也就是将回传数据RS1中识别字段的识别数据值改为0),以得知其对应的指令数据CMD1的执行结果。
在本实施例中,由于共享存储器108具有多个写入存储器区块502与多个读取存储器区块504,因此基本输入输出系统单元106可寻找空的写入存储器区块502,直接下达新的指令数据,无须等待控制单元110将指令数据CMD1处理完毕,以提升整体基本输入输出系统的效能。
另外,控制单元110将回传数据RS1存入读取存储器区块504后,也可直接发出中断信号INT1给基本输入输出系统单元106,以告知基本输入输出系统单元106读取回传数据RS1,然本发明并不以此为限。
综上所述,本发明通过共享存储器(其工作时脉约为667/800MHz)来储存指令数据及回传数据,解决中央处理器(其工作时脉在1GHz以上)与控制单元(例如嵌入式控制器,其工作时脉约为20MHz)间数据处理速度的落差问题,使基本输入输出系统单元可不须等待数据处理速度较慢的控制单元完成旧的指令后再给予控制单元新的指令,以提升整体基本输入输出系统的效能。另外,以共享存储器做为基本输入输出系统单元与控制单元沟通的媒介可进行高速的连续存取与大区块数据的传递,较现有架构里只能以8位元的长度来传送数据(时脉8.33MHz)的数据传递方式更有效率。
本发明的各个实施例还具有下列功效:
1、通过控制单元与基本输入输出系统单元所设定的传递数据格式,可避免控制单元在执行指令时突然被其它岔断(interrupt)所中断,进而造成控制单元执行指令的动作不连贯,增加控制单元指令执行错误的机率。
2、共享存储器的存取程式码较现有的输入/输出方式简洁易懂,不易出现误写的问题。
3、共享存储器可规范沟通的数据格式,达成指令伫列的功能,在控制单元尚未完成旧指令时,基本输入输出系统单元可下达新的指令至共享存储器,控制单元则依序完成基本输入输出系统单元所下达的指令。
4、控制单元可将回传数据存入共享存储器后,再产生系统中断信号给基本输入输出系统单元,以告知基本输入输出系统单元读取回传数据,较现有架构的沟通方式更有效率。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种基本输入输出系统的数据处理装置,其特征在于,包括: 
一基本输入输出系统单元,用以发出一指令数据,其中该指令数据包括一识别数据及一指令名称; 
一共享存储器,连接该基本输入输出系统单元,提供该基本输入输出系统单元写入该指令数据,且该指令数据中的该识别数据储存于一识别字段;以及 
一控制单元,连接该共享存储器,当该识别数据所表示的值为0时,代表该指令数据或一回传数据已被处理完毕,当该识别数据所表示的值为非零值时,该控制单元读取尚未执行的该指令数据并执行该指令数据,并将一回传数据写入该共享存储器,以供该基本输入输出系统单元从该共享存储器读取该回传数据,其中该回传数据为该控制单元执行该指令数据的结果,且该回传数据包括该识别数据,该识别数据的值是与该回传数据对应的指令数据的识别数据的值相同。 
2.根据权利要求1所述的基本输入输出系统的数据处理装置,其特征在于,其中该指令数据还包括一待处理数据。 
3.根据权利要求2所述的基本输入输出系统的数据处理装置,其特征在于,其中该回传数据还包括一处理状态数据以及一已处理数据,其中该处理状态数据指示该控制单元执行该指令数据的结果。 
4.根据权利要求1所述的基本输入输出系统的数据处理装置,其特征在于,其中该共享存储器包括一写入存储器区块与一读取存储器区块,其中该基本输入输出系统单元将该指令数据储存至该写入存储器区块,该控制单元储存该回传数据至该读取存储器区块。 
5.根据权利要求4所述的基本输入输出系统的数据处理装置,其特征在于,其中该控制单元读取该指令数据后,将该写入存储器区块中的该指令数据清除。
6.根据权利要求4所述的基本输入输出系统的数据处理装置,其特征在于,其中该基本输入输出系统单元读取该回传数据后,将该读取存储器区块中的该回传数据清除。
7.根据权利要求3所述的基本输入输出系统的数据处理装置,其特征在于,其中该控制单元发出一中断信号,以告知该基本输入输出系统单元读取该回传数据。
8.根据权利要求1所述的基本输入输出系统的数据处理装置,其特征在于,其中该共享存储器包括一读写存储器区块,其中该读写存储器区块用以储存该指令数据与该回传数据。
9.根据权利要求8所述的基本输入输出系统的数据处理装置,其特征在于,其中该指令数据还包括一读写状态数据以及一待处理数据,其中该读写状态数据储存于一读写状态字段,用以指示该读写存储器区块的存取状态。
10.根据权利要求9所述的基本输入输出系统的数据处理装置,其特征在于,其中该读写存储器区块的存取状态包括读取状态、写入状态及忙碌状态,其中当该基本输入输出系统单元写入该指令数据后,该读写存储器区块的存取状态为写入状态,当该控制单元读取该指令数据后,该读写存储器区块的存取状态为忙碌状态,当该控制单元写入该回传数据后,该读写存储器区块的存取状态为读取状态。
11.根据权利要求10所述的基本输入输出系统的数据处理装置,其特征在于,其中该回传数据还包括该读写状态数据、一处理状态数据以及一已处理数据,其中该处理状态数据指示该控制单元执行该指令数据的结果。
12.根据权利要求1所述的基本输入输出系统的数据处理装置,其特征在于,其中该控制单元为嵌入式控制器。 
CN 200910140431 2009-05-08 2009-05-08 基本输入输出系统的数据处理装置 Expired - Fee Related CN101882084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910140431 CN101882084B (zh) 2009-05-08 2009-05-08 基本输入输出系统的数据处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910140431 CN101882084B (zh) 2009-05-08 2009-05-08 基本输入输出系统的数据处理装置

Publications (2)

Publication Number Publication Date
CN101882084A CN101882084A (zh) 2010-11-10
CN101882084B true CN101882084B (zh) 2013-04-24

Family

ID=43054104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910140431 Expired - Fee Related CN101882084B (zh) 2009-05-08 2009-05-08 基本输入输出系统的数据处理装置

Country Status (1)

Country Link
CN (1) CN101882084B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104866446A (zh) * 2015-06-07 2015-08-26 英业达科技有限公司 转译器和其数据读写方法
CN107341130B (zh) * 2017-06-29 2020-11-17 上海兆芯集成电路有限公司 具有近端数据处理引擎的芯片组
CN108536618B (zh) * 2018-03-20 2021-03-12 深圳怡化电脑股份有限公司 厚度数据滤波方法、系统、装置及计算机可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595377A (zh) * 2003-09-12 2005-03-16 华硕电脑股份有限公司 以基本输入输出系统存储器储存传输控制器数据的电脑系统
TW200523715A (en) * 2004-01-06 2005-07-16 Giga Byte Tech Co Ltd Working clock configuration device with BIOS status detection and the method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847022A (en) * 2007-05-30 2008-12-01 Micro Star Intl Co Ltd Basic input/output system with memory simulation module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595377A (zh) * 2003-09-12 2005-03-16 华硕电脑股份有限公司 以基本输入输出系统存储器储存传输控制器数据的电脑系统
TW200523715A (en) * 2004-01-06 2005-07-16 Giga Byte Tech Co Ltd Working clock configuration device with BIOS status detection and the method thereof

Also Published As

Publication number Publication date
CN101882084A (zh) 2010-11-10

Similar Documents

Publication Publication Date Title
TWI397009B (zh) 基本輸入輸出系統的資料處理裝置
US6938253B2 (en) Multiprocessor communication system and method
CN101916236B (zh) 为邮递性中断事务提供留存机构的方法、装置和系统
EP2225650B1 (en) Efficient interrupt message definition
US8713287B2 (en) Off-loading of processing from a processor blade to storage blades based on processing activity, availability of cache, and other status indicators
KR101512743B1 (ko) 반도체 저장 장치 기반 시스템에서 메인 메모리가 없는 직접 메모리 엑세스 시스템
CN102298561A (zh) 一种对存储设备进行多通道数据处理的方法、系统和装置
CN102236543B (zh) 数据解压装置及方法
US20140006742A1 (en) Storage device and write completion notification method
CN101359321A (zh) 一种实现处理器相互通讯的方法及装置
US20080082710A1 (en) System and method for managing system management interrupts in a multiprocessor computer system
US12039200B2 (en) Load balancing between storage devices
KR20080105390A (ko) 플래시 메모리에 사용되는 명령어들을 제어하는 방법 및장치
CN101882084B (zh) 基本输入输出系统的数据处理装置
CN103106164A (zh) 一种高效dma控制器
US7600074B2 (en) Controller of redundant arrays of independent disks and operation method thereof
CN102103467B (zh) 通过使用可编程总线仲裁器来提高固态盘性能的方法
WO2018000765A1 (zh) 一种协处理器、数据读取方法、处理器系统及存储介质
CN115994115B (zh) 芯片控制方法、芯片组及电子设备
US8909823B2 (en) Data processing device, chain and method, and corresponding recording medium for dividing a main buffer memory into used space and free space
CN104834644A (zh) 一种自搜索存储装置
US20140359187A1 (en) Control apparatus and control method
CN116860185B (zh) Sram阵列的数据访问装置、系统、方法、设备、芯片和介质
US8667188B2 (en) Communication between a computer and a data storage device
CN113127399B (zh) 一种通用串列汇流排装置以及存取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
CB03 Change of inventor or designer information

Inventor after: Liu Jiansheng

Inventor before: Chen Zonghui

Inventor before: Guo Jiaxiong

COR Change of bibliographic data
TR01 Transfer of patent right

Effective date of registration: 20161024

Address after: 200120, room 179, 221 Jinqiao Road, Shanghai, Pudong New Area

Patentee after: Liu Jiansheng

Address before: Tianhe District Tong East Road Guangzhou city Guangdong province 510665 B-101 No. 5, room B-118

Patentee before: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd.

Effective date of registration: 20161024

Address after: Tianhe District Tong East Road Guangzhou city Guangdong province 510665 B-101 No. 5, room B-118

Patentee after: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd.

Address before: Taipei City, Taiwan Chinese Shilin District Hougang Street No. 66

Patentee before: Yingda Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130424

Termination date: 20170508