CN101876952B - 一种主机端传输层与应用层软硬交互系统及方法 - Google Patents

一种主机端传输层与应用层软硬交互系统及方法 Download PDF

Info

Publication number
CN101876952B
CN101876952B CN 200910219203 CN200910219203A CN101876952B CN 101876952 B CN101876952 B CN 101876952B CN 200910219203 CN200910219203 CN 200910219203 CN 200910219203 A CN200910219203 A CN 200910219203A CN 101876952 B CN101876952 B CN 101876952B
Authority
CN
China
Prior art keywords
bram
read
register
fis
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910219203
Other languages
English (en)
Other versions
CN101876952A (zh
Inventor
刘升
史宝祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leizhi digital system technology (Xi'an) Co.,Ltd.
Original Assignee
Xi'an Qivi Test & Control Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Qivi Test & Control Technology Co Ltd filed Critical Xi'an Qivi Test & Control Technology Co Ltd
Priority to CN 200910219203 priority Critical patent/CN101876952B/zh
Publication of CN101876952A publication Critical patent/CN101876952A/zh
Application granted granted Critical
Publication of CN101876952B publication Critical patent/CN101876952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种主机端传输层与应用层软硬交互系统及方法,其传输层sata host IP依靠一个双口BRAM跟应用层软件PPC通信,双口BRAM的左端接Power PC外围PLB总线控制器,右端接传输层IP核;当应用层有传输需求时,把映像寄存器/FIS存储区/数据存储区中的内容封装成对应的FIS,并通知链接层发送;或者从链接层接收到数据时,根据不同的FIS将其解包后写入相应的映像寄存器/FIS存储区/数据存储区。本发明通过合理进行BRAM地址空间映射、引入读取-判断-回写机制,软硬件部分共享存储空间,以及设置notify标志寄存器等手段,为SATA host应用层和传输层之间提供一种高效软硬交互机制。

Description

一种主机端传输层与应用层软硬交互系统及方法
技术领域
本发明涉及一种主机端传输层与应用层软硬交互方法,具体涉及一种基于BRAM地址空间映射和读写事务控制器的主机端传输层与应用层软硬交互方法。
背景技术
Serial ATA(SATA)是取代ATA的新一代存储技术,具有越来越广泛的应用。分析SATA协议标准,可将SATA host(主机端)控制器分为4层,其中应用层基于软件实现,传输层、链路层和物理层基于FPGA(现场可编程门阵列,Field Programmable Gate Array)硬件实现。目前公知的设计,SATA host应用层和传输层之间多采用FIFO或ATA兼容接口,导致传输层状态机模型庞大,数据通路复杂,并且ATA寄存器组和数据交换是依次传输的,传输层必须设置缓存,占用了额外的资源。
发明内容
本发明涉及一种基于BRAM地址空间映射和读写事务控制器的主机端传输层与应用层软硬交互方法,其采用FPGA内嵌双口RAM作为主机端传输层和应用层接口,为主机端传输层和应用层提供了高效软硬件交互方法。
本发明的技术解决方案是:
一种主机端传输层与应用层软硬交互系统,包括传输层,所述传输层包括传输层IP核,所述传输层IP核包括与主状态机连接的读写事务控制器、本地寄存器组以及发送FIFO和接收FIFO,其特殊之处在于:
所述传输层IP核依靠一个双口BRAM跟应用层软件PPC通信,所述通信功能通过在传输层IP核和PLB总线控制器之间连接一个BRAM来完成,具体的是通过BRAM地址空间映射,以及读写事务控制器与BRAM、主状态机和本地寄存器组之间的接口完成;所述双口BRAM的左端接Power PC外围PLB总线控制器,右端接传输层IP核;
所述主状态机和本地寄存器组是在同一模块中,所述主状态机可以随机按位访问这些寄存器的值;
所述读写事务控制器包括多个接口,所述多个接口分别为:
WE[3:0],read_to_holding,FIFO/LOCAL接口分别表示数据传输的方向、源和数据传输的目的;
start_addr,num接口分别表示读/写BRAM的起始地址和DWORD个数;
start,done接口分别表示读/写BRAM的启动和完成标志;
E1、E2、E3接口分别表示用于数据源或目的的第一、第二、第三时钟门控使能;
WEN[3:0],EN,Addr接口分别表示BRAM读/写模式、使能和BRAM地址;
在存入本地寄存器组时,主状态机一方面驱动读写事务控制器,在使能EN或第三时钟门控使能E3下读BRAM或接收FIFO,另一方面在第二时钟门控使能E2有效时,从数据总线采集数据到本地寄存器;
在读取本地寄存器组时,主状态机驱动读写事务控制器产生使能EN和第二时钟门控使能E2,一方面在第二时钟门控使能E2有效时,将本地寄存器的值放到数据总线,另一方面在EN使能下写入BRAM。
一种用于上述的系统的主机端传输层与应用层软硬交互方法,其特殊之处在于,该方法包括以下步骤:
1】应用层操作;
1.1】组帧,应用层执行如下动作之一:
1.10】将命令码及其参数写入BRAM中的映像寄存器;
1.11】将DMA控制器参数写入BRAM中的DMA寄存器区;
1.12】将BIST帧的内容写入BRAM中的BIS寄存器区;
1.13】将待发送的数据写入BRAM中的写缓冲区至满一个块,所述缓冲区包括16个块,一个块为128双字;
1.2】设置标记寄存器;
然后根据步骤1.1】的操作类型,分别设置标记寄存器的Reg位、DMA位、BIS位或DW位,以GPIO信号通知传输层读取;
2】传输层操作;
2.1】传输层读取;
2.10】GPIO无效时,传输层执行前一次操作,若执行完,则处于空闲状态,等待GPIO有效;
2.11】一旦GPIO有效,传输层驱动读写事务控制器,读取标记寄存器的内容到本地寄存器组;
2.12】读写事务控制器读取标记寄存器的内容到本地寄存器组后,传输层根据其内容组建帧信息结构FIS,并写入发送FIFO中通知链接层发送;
2.2】解帧;
2.20】链接层发出帧接受信号;
传输层首先读出接收FIFO中的第一个数据类型到保持寄存器中,判断字节;
2.200】
若是数据FIS,则选通多路选择器,将FIFO的内容连续读出到BRAM数据读缓冲区,直至帧接受信号失效且FIFO已空为止;
2.201】若是非数据FIS,将FIFO的内容继续读出到保持寄存器中,直至帧接受信号失效且FIFO已空。
上述步骤2.12】还包括,读写事务控制器读取标记寄存器的内容到本地寄存器组后,传输层根据其内容做以下判断:
1】若需要组建Register-FIS,将27h写入BRAM的Register(H to D)-FIS寄存器区FIS Type字段,然后将整个Register-FIS寄存器区读出,并写入发送FIFO中通知链接层发送;
2】若需要组建DMA setup-FIS,将41h写入BRAM的DMA寄存器区FIS Type字段,然后将整个DMA寄存器区读出,并写入发送FIFO中通知链接层发送;
3】若需要组建BIST Activate-FIS,将58h写入BRAM的DMA寄存器区FIS Type字段,然后将整个BIS寄存器区读出,并写入发送FIFO中通知链接层发送;
4】若需要组建数据FIS,将46h写入BRAM的Data FIS区FIS Type字段,并读取循环块标记寄存器中block_label 1寄存器的内容,据以判断数据FIS的长度,然后依次读出BRAM的数据FIS区,以及BRAM写缓冲区中指定扇区数个数据块,并写入发送FIFO中通知链接层发送。
上述步骤2.201】还包括FIS有效性判断步骤:
根据FIS类型和长度,判断当前接收的FIS是否是一个有效FIS,并报告给链接层;
若是有效FIS,在适当的时机用保持寄存器的内容更新BRAM的Register(Dto H)-FIS寄存器区;
否则,不更新。
上述主机端传输层与应用层软硬交互方法,其特征在于:所有的数据的传输都是由读写事务控制器统一控制。
本发明的优点在于:
1、本发明通过合理进行BRAM地址空间映射、引入读取-判断-回写机制,软硬件部分共享存储空间,以及设置notify标志寄存器等手段,为SATA host应用层和传输层之间提供一种高效软硬交互机制。
2、同时,本发明中将全部的数据传输,分为5种模式,分别是:
1】读接收FIFO中数据到holding Registers;
2】读BRAM中数据到发送FIFO;
3】读BRAM中数据到本地寄存器组(Local Rs);
4】写接收FIFO中数据到BRAM;
5】写本地寄存器组(Local Rs)数据到BRAM;
由读/写Control模块(读写事务控制器)统一控制,这大大简化了数据通路,并为主控制模块提供更具扩展性的数据处理能力。
附图说明
图1为传输层结构框图。
具体实施方式
如图1所示,一种主机端传输层与应用层软硬交互系统,包括传输层和应用层,应用层包括应用层软件PPC,传输层sata host IP包括传输层IP核,传输层IP核包括与主状态机连接的读/写control模块、本地寄存器组以及发送FIFO和接收FIFO,传输层sata host IP依靠一个双口BRAM跟应用层软件PPC通信,所述双口BRAM的左端接Power PC外围PLB总线控制器,右端接传输层IP核。主状态机和本地寄存器组是在同一模块中,所述主状态机可以随机按位访问这些寄存器的值。
本发明sata host IP(传输层)依靠一个双口BRAM跟应用层软件(PPC)通信。此双口BRAM的左端接Power PC外围PLB总线控制器xps_bram_if_cntlr,右端接传输层IP核。Host Transport Layer结构框图见图1。
当应用层有传输需求时,把映像寄存器/FIS存储区/数据存储区中的内容封装成对应的FIS,并通知链接层发送;或者从链接层接收到数据时,根据不同的FIS将其解包后写入相应的映像寄存器/FIS存储区/数据存储区。
图1中所有的数据传输都是由读/写Control模块统一控制,其接口说明如下:
WE[3:0],read_to_holding,FIFO/LOCAL---数据传输的方向、源和目的。
read_to_holding为1时,表示接收FIFO到holding Registers。read_to_holding为0时,若WE[3:0]为全0时表示读BRAM数据到发送FIFO(若FIFO/LOCAL=1)或本地寄存器组(若FIFO/LOCAL=0),否则表示从发送FIFO(若FIFO/LOCAL=1)或本地寄存器组(若FIFO/LOCAL=0)写数据到BRAM中。
start_addr,num---读/写BRAM的起始地址和DWORD个数。
start,done---读/写BRAM的启动和完成标志。
E1,E2,E3---用于数据源或目的的时钟门控使能。
WEN[3:0],EN,Addr---BRAM读/写模式、使能和BRAM地址。
图1中需要说明的是,主状态机main state和本地寄存器组LocalRs/holding registers/SStatus…是在同一模块中,这样主状态机可以随机按位访问这些寄存器的值。
在存入本地寄存器组时,主状态机一方面驱动读/写Control模块,在使能EN或使能E3下读BRAM或接收FIFO,另一方面在使能E2有效时,从数据总线采集数据到本地寄存器;
在读取本地寄存器组时,主状态机驱动读/写Control模块产生使能EN和使能E2,一方面在使能E2有效时,将本地寄存器的值放到数据总线,另一方面在EN使能下写入BRAM;
BRAM中地址空间映射如表2所示。
表2
Figure GSB00001057655900081
传输层的主要任务是组帧、解帧,并设置标志寄存器,向PPC发出中断信号;或接收来自PPC的GPIO通知,读取标志寄存器判断操作类型。
组帧:
应用层软件执行如下动作之一:
1.将命令码及其参数写入BRAM中的映像寄存器(Register--H to D)。
2.将DMA控制器参数写入BRAM中的DMA寄存器区。
3.将BIST帧的内容写入BRAM中的BIS寄存器区。
4.将待发送的数据写入BRAM中的写数据缓冲区满一个block(128DW)。
然后分别设置notify1寄存器(见表1)的Reg位、或DMA、BIS、DW等位,以GPIO信号通知sata host IP读。
表1
Figure GSB00001057655900091
一旦GPIO有效,sata host IP驱动读/写control模块,读取notify1的内容到Local Rs,主控制器根据其内容判断1.需要组建Register-FIS,将FISType(27h)字段写入BRAM的Register(H to D)-FIS寄存器区,然后将整个Register-FIS寄存器区读出,并写入发送FIFO中通知链接层发送。2.需要组建DMA setup-FIS,将FIS Type(41h)字段写入BRAM的DMA寄存器区,然后将整个Register-FIS寄存器区读出,并写入发送FIFO中通知链接层发送。其他依次类推。
解帧:
链接层发出frame is receiving信号(包含在图1中requests &notifications里),传输层首先读出接收FIFO中的第一个DWORD到holdingRegisters中,判断BYTEO字节,若是Data FIS,则选通多路选择器,将FIFO的内容连续读出到BRAM数据缓冲区,直至frame is receiving信号失效且fifo已空为止;
若是non-Data FIS,将FIFO的内容继续读出到holding Registers中,直至frame is receiving信号失效且fifo已空。并根据FIS类型和长度,判断当前接收的FIS是否是一个有效FIS,并报告给链接层。若是有效FIS,在适当的时机用holding Registers的内容更新BRAM的Register(D to H)-FIS寄存器区;否则,不更新。

Claims (5)

1.一种主机端传输层与应用层软硬交互系统,包括传输层,所述传输层包括传输层IP核,所述传输层IP核包括与主状态机连接的读写事务控制器、本地寄存器组以及发送FIFO和接收FIFO,其特征在于:
所述传输层IP核依靠一个双口BRAM跟应用层软件PPC通信,所述通信功能通过在传输层IP核和PLB总线控制器之间连接一个BRAM来完成,具体的是通过BRAM地址空间映射,以及读写事务控制器与BRAM、主状态机和本地寄存器组之间的接口完成;所述双口BRAM的左端接Power PC外围PLB总线控制器,右端接传输层IP核;
所述主状态机和本地寄存器组是在同一模块中,所述主状态机可以随机按位访问这些寄存器的值;
所述读写事务控制器包括多个接口,所述多个接口分别为:
WE[3:0],read_to_holding,FIFO/LOCAL接口分别表示数据传输的方向、源和数据传输的目的;
start_addr,num接口分别表示读/写BRAM的起始地址和DWORD个数;
start,done接口分别表示读/写BRAM的启动和完成标志;
E1、E2、E3接口分别表示用于数据源或目的的第一、第二、第三时钟门控使能;
WEN[3:0],EN,Addr接口分别表示BRAM读/写模式、使能和BRAM地址;
在存入本地寄存器组时,主状态机一方面驱动读写事务控制器,在使能EN或第三时钟门控使能E3下读BRAM或接收FIFO,另一方面在第二时钟门控使能E2有效时,从数据总线采集数据到本地寄存器;
在读取本地寄存器组时,主状态机驱动读写事务控制器产生使能EN和第二时钟门控使能E2,一方面在第二时钟门控使能E2有效时,将本地寄存器的值放到数据总线,另一方面在EN使能下写入BRAM。
2.一种用于权利要求1所述的系统的主机端传输层与应用层软硬交互方法,其特征在于,该方法包括以下步骤:
1】应用层操作;
1.1】组帧,应用层执行如下动作之一:
1.10】将命令码及其参数写入BRAM中的映像寄存器;
1.11】将DMA控制器参数写入BRAM中的DMA寄存器区;
1.12】将BIST帧的内容写入BRAM中的BIS寄存器区;
1.13】将待发送的数据写入BRAM中的写缓冲区至满一个块,所述缓冲区包括16个块,一个块为128双字;
1.2】设置标记寄存器;
然后根据步骤1.1】的操作类型,分别设置标记寄存器的Reg位、DMA位、BIS位或DW位,以GPIO信号通知传输层读取;
2】传输层操作;
2.1】传输层读取;
2.10】GPIO无效时,传输层执行前一次操作,若执行完,则处于空闲状态,等待GPIO有效;
2.11】一旦GPIO有效,传输层驱动读写事务控制器,读取标记寄存器的内容到本地寄存器组;
2.12】读写事务控制器读取标记寄存器的内容到本地寄存器组后,传输层根据其内容组建帧信息结构FIS,并写入发送FIFO中通知链接层发送;
2.2】解帧;
2.20】链接层发出帧接受信号;
传输层首先读出接收FIFO中的第一个数据类型到保持寄存器中,判断字节;
2.200】
若是数据FIS,则选通多路选择器,将FIFO的内容连续读出到BRAM数据读缓冲区,直至帧接受信号失效且FIFO已空为止;
2.201】若是非数据FIS,将FIFO的内容继续读出到保持寄存器中,直至帧接受信号失效且FIFO已空。
3.根据权利要求2所述主机端传输层与应用层软硬交互方法,其特征在于,所述步骤2.12】还包括,读写事务控制器读取标记寄存器的内容到本地寄存器组后,传输层根据其内容做以下判断:
1】若需要组建Register-FIS,将27h写入BRAM的Register(H to D)-FIS寄存器区FIS Type字段,然后将整个Register-FIS寄存器区读出,并写入发送FIFO中通知链接层发送;
2】若需要组建DMA setup-FIS,将41h写入BRAM的DMA寄存器区FIS Type字段,然后将整个DMA寄存器区读出,并写入发送FIFO中通知链接层发送;
3】若需要组建BIST Activate-FIS,将58h写入BRAM的DMA寄存器区FIS Type字段,然后将整个BIS寄存器区读出,并写入发送FIFO中通知链接层发送;
4】若需要组建数据FIS,将46h写入BRAM的Data FIS区FIS Type字段,并读取循环块标记寄存器中block_label 1寄存器的内容,据以判断数据FIS的长度,然后依次读出BRAM的数据FIS区,以及BRAM写缓冲区中指定扇区数个数据块,并写入发送FIFO中通知链接层发送。
4.根据权利要求2所述主机端传输层与应用层软硬交互方法,其特征在于,所述步骤2.201】还包括FIS有效性判断步骤:
根据FIS类型和长度,判断当前接收的FIS是否是一个有效FIS,并报告给链接层;
若是有效FIS,在适当的时机用保持寄存器的内容更新BRAM的Register(D to H)-FIS寄存器区;
否则,不更新。
5.根据权利要求2所述主机端传输层与应用层软硬交互方法,其特征在于:所有的数据的传输都是由读写事务控制器统一控制。
CN 200910219203 2009-11-27 2009-11-27 一种主机端传输层与应用层软硬交互系统及方法 Active CN101876952B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910219203 CN101876952B (zh) 2009-11-27 2009-11-27 一种主机端传输层与应用层软硬交互系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910219203 CN101876952B (zh) 2009-11-27 2009-11-27 一种主机端传输层与应用层软硬交互系统及方法

Publications (2)

Publication Number Publication Date
CN101876952A CN101876952A (zh) 2010-11-03
CN101876952B true CN101876952B (zh) 2013-09-11

Family

ID=43019510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910219203 Active CN101876952B (zh) 2009-11-27 2009-11-27 一种主机端传输层与应用层软硬交互系统及方法

Country Status (1)

Country Link
CN (1) CN101876952B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109446127B (zh) * 2018-02-27 2020-03-24 上海安路信息科技有限公司 一种物理bram匹配方法
CN112559406B (zh) * 2020-12-22 2021-11-19 无锡众星微系统技术有限公司 Sata传输层状态机优化方法
CN112765078B (zh) * 2021-01-20 2022-02-08 无锡众星微系统技术有限公司 支持多磁盘pio命令并发的stp传输层实现方法
CN114721984B (zh) * 2022-03-30 2024-03-26 湖南长城银河科技有限公司 面向低延时应用的sata接口数据传输方法和系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339492A (zh) * 2008-08-11 2009-01-07 湖南源科创新科技股份有限公司 原生sata的固态硬盘控制器
CN101339493A (zh) * 2008-08-11 2009-01-07 湖南源科创新科技股份有限公司 基于sopc的电子硬盘控制器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339492A (zh) * 2008-08-11 2009-01-07 湖南源科创新科技股份有限公司 原生sata的固态硬盘控制器
CN101339493A (zh) * 2008-08-11 2009-01-07 湖南源科创新科技股份有限公司 基于sopc的电子硬盘控制器

Also Published As

Publication number Publication date
CN101876952A (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
EP2849076B1 (en) Dma transmission method and system
EP2849077B1 (en) Method for writing data into storage device and storage device
TWI777072B (zh) 主機、非揮發性記憶體快速固態驅動器及儲存服務的方法
US8230180B2 (en) Shared memory burst communications
CN104781794B (zh) 用于非易失性存储器中的数据结构的暂时和持久状态之间的原地改变
TWI465908B (zh) 用於在階層式快取設計之快取記憶體間有效通訊的方法及設備
JP2004171209A (ja) 共有メモリデータ転送装置
US9164804B2 (en) Virtual memory module
CN101876952B (zh) 一种主机端传输层与应用层软硬交互系统及方法
CN109871182A (zh) 存储装置及其操作方法及发出命令的方法
KR20150052039A (ko) 정보 처리 장치
WO2010000101A1 (zh) 用于嵌入式系统扩展存储空间的装置和方法
CN101359321A (zh) 一种实现处理器相互通讯的方法及装置
CN102981801B (zh) 一种本地总线数据位宽的转换方法及装置
US20080147931A1 (en) Data striping to flash memory
JP4696199B2 (ja) 転送ディスクリプタ用メモリを備えるusbホストコントローラ
TW409208B (en) Multi-mode cache structure
TWI227830B (en) Method and apparatus for optimizing data streaming in a computer system utilizing random access memory in a system logic device
US8315269B1 (en) Device, method, and protocol for data transfer between host device and device having storage interface
CN105893036A (zh) 一种嵌入式系统的兼容式加速器扩展方法
CN103150262B (zh) 管道式串行接口闪存访问装置
US20100100705A1 (en) Distributed Processing System, Distributed Processing Method and Computer Program
CN116486868A (zh) 计算高速链路(CXL)上的高速非易失性存储器(NVMe)
TWI416339B (zh) 通用序列匯流排傳輸轉譯器及輸入請求同步傳輸方法
JP2008065515A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: XI'AN KEYWAY TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: XI'AN QIVI TEST + CONTROL TECHNOLOGY CO., LTD.

CP03 Change of name, title or address

Address after: 710065 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8,

Patentee after: Xi'an Keyway Technology Co.,Ltd.

Address before: 710077 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8,

Patentee before: Xi'an Qivi Test & Control Technology Co., Ltd.

C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: 710077 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8,

Patentee after: Xi'an Qiwei Technology Co. Ltd.

Address before: 710065 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8,

Patentee before: Xi'an Keyway Technology Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20170929

Address after: 710065 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8,

Co-patentee after: Beijing Polytechnic Leike Electronic Information Technology Co., Ltd.

Patentee after: Xi'an Qiwei Technology Co. Ltd.

Address before: 710077 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8,

Patentee before: Xi'an Qiwei Technology Co. Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211019

Address after: 710117 No. a1-134, building 4, phase II, information industry park, No. 526, Xitai Road, high tech Zone, Xi'an, Shaanxi Province

Patentee after: Xi'an siduoruizhi Information Technology Co.,Ltd.

Address before: 710065 No. 8, C District, pioneering research and Development Park, 69 Jinye Road, hi tech Zone, Xi'an, Shaanxi

Patentee before: XI'AN KEYWAY TECHNOLOGY Co.,Ltd.

Patentee before: BIT RACO ELECTRONIC INFORMATION TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211207

Address after: 710117 a2-02, building 4, phase II, information industry park, No. 526, banxitai Road, Xinglong Street, high tech Zone, Xi'an, Shaanxi Province

Patentee after: Leizhi digital system technology (Xi'an) Co.,Ltd.

Address before: 710117 No. a1-134, building 4, phase II, information industry park, No. 526, Xitai Road, high tech Zone, Xi'an, Shaanxi Province

Patentee before: Xi'an siduoruizhi Information Technology Co.,Ltd.

TR01 Transfer of patent right