CN101873413A - 黑色电平校正电路和固态成像设备 - Google Patents

黑色电平校正电路和固态成像设备 Download PDF

Info

Publication number
CN101873413A
CN101873413A CN201010163509A CN201010163509A CN101873413A CN 101873413 A CN101873413 A CN 101873413A CN 201010163509 A CN201010163509 A CN 201010163509A CN 201010163509 A CN201010163509 A CN 201010163509A CN 101873413 A CN101873413 A CN 101873413A
Authority
CN
China
Prior art keywords
black level
data
feedback
output
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010163509A
Other languages
English (en)
Inventor
堀川裕之
宇井博贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101873413A publication Critical patent/CN101873413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种黑色电平校正电路，包括：计数器，对图像的黑色信号电平进行计数；黑色电平确定部分，通过将从计数器输出的数据与先前设置的阈值比较来确定反馈增益；平均值计算部分，根据从计数器提供的数据来计算平均值；反馈计算处理部分，通过从黑色电平确定部分提供的控制信号来选择反馈增益，并计算所选择的反馈增益和平均的数据；以及数字-模拟转换器，对已经进行了反馈计算处理的数据进行校正，并将校正的数据转换成模拟数据以输出模拟黑色信号。

Description

黑色电平校正电路和固态成像设备
技术领域
本发明涉及用于固态成像设备等的黑色电平校正电路，特别涉及校正过黑阴影(blocked up shadow)的箝位电路(clamp circuit)。
背景技术
在箝位电路中，通常通过检测相对于目标值的差并将该差反馈回到DAC(数字-模拟转换器)部分来将黑色电平维持为恒定。但是，在检测时，存在如下情况：其中存在具有在不进行白色点移除的电平中比目标黑色电平明显更高的电平的许多点的情况；以及其中诸如帧之类的图案(pattern)的一部分被包括在计算范围内的情况。在这些情况下，箝位范围内的黑色电平变得高于有效像素区中的黑色电平，这不必要地增加了对于DAC部分的控制值。
结果，进行过度的描绘，并且当以8位(0-255)显示黑色电平时，可以原始地输出的黑色电平的值被固定为“0”，这导致所谓的过黑阴影。
考虑到以上，当黑色电平被固定为“0”时，变得需要检查原因并考虑对策，然后采取诸如现有技术中的电路校正的行动。
在JP-A-2007-059991(专利文件1)中，公开了固态成像设备中的ADC(模拟-数字转换器)和DAC(数字-模拟转换器)，但是，未公开用于校正过黑阴影的反馈电路。在JP-A-2006-222708(专利文件2)中，公开了针对安装在蜂窝电话上的MOS图像传感器中的过黑阴影的校正电路，但是没有关于用于校正反馈电路中的黑色电平的数字处理以及用于调整反馈量的增益切换的描述。
发明内容
用于校正黑色电平的箝位电路具有使用反馈系统的电路配置，并且DAC的增益通常被设置为在反馈电路中是恒定的。在此情况下，当在诸如光学黑色线之类的箝位计算范围内的黑色电平变得高于有效线中的黑色电平的状态下进行箝位操作时，不必要地执行描绘处理。
结果，数据电平被整体降低，并且可能存在未获得低电平的动态范围的情况，导致“过黑阴影”的状态。
在这些情况下，需要检查发生的原因并考虑对策。为了确保传感器本身中的动态范围，例如需要改变用于防止过黑阴影的状态的箝位控制。
因此，期望通过相对于用于校正黑色电平的检测量来控制作为箝位检测的结果的反馈量来避免过黑阴影的状态。
根据本发明的实施例，提供了一种黑色电平校正电路，包括：计数器，对图像的黑色信号电平进行计数；黑色电平确定部分，通过将从计数器输出的数据与先前设置的阈值比较来确定反馈增益；平均值计算部分，根据从计数器提供的数据来计算平均值；反馈计算处理部分，通过从黑色电平确定部分提供的控制信号来选择反馈增益，并计算所选择的反馈增益和平均的数据；以及数字-模拟转换器，对已经进行了反馈计算处理的数据进行校正，并将校正的数据转换成模拟数据以输出模拟黑色信号。
根据本发明的另一实施例，提供了一种固态成像设备，包括：像素部分，其中按矩阵状态排列检测光信号并把光转换成电信号的光检测单元，并且检测的电信号经过列线由水平和垂直驱动电路输出；比较器，将从列线提供的电信号与斜坡波形相比较以输出比较结果；计数器，基于来自比较器的输出信号对黑色信号电平进行计数；黑色电平确定部分，通过将从计数器输出的数据与预先设置的阈值相比较而确定反馈增益；平均值计算部分，根据从计数器提供的数据来计算平均值；反馈计算处理部分，通过从黑色电平确定部分提供的控制信号来选择反馈增益，并计算所选的反馈增益和平均的数据；以及数字-模拟转换器，对已经进行了反馈计算处理的数据进行校正，并将校正的数据转换成模拟数据以输出模拟黑色信号。
根据本发明的实施例，通过黑色电平的箝位检测获得的反馈量的控制量相对于检测量被降低了，并且在进行一次反馈后停止箝位操作。据此，钳位电路不进行达到引起过黑阴影的程度的描绘处理，并且可以容易地确保动态范围。
附图说明
图1A和图1B是用于说明固态成像设备的操作的波形图；
图2是示出黑色电平校正电路的块配置的图；
图3是示出加法器和多路复用器中的数字转换器的电路配置的图；
图4是示出平均值计算部分的电路配置的图；
图5是示出反馈增益计算部分的电路配置的图；
图6是示出进行箝位时的DAC增益校正的电路配置的图；
图7是示出DAC控制单元的电路配置的图；
图8是用于说明箝位操作的流程图；
图9A和图9B是用于说明正常的箝位操作的波形图；
以及图10A到图10C是用于说明当VOPB线中的电平高于有效线中的电平时所进行的箝位操作的波形图。
具体实施方式
下文中，将说明用于实现本发明的最佳模式。将按以下顺序进行说明。
1.黑色电平校正电路的块配置
2.黑色电平校正电路中的主要电路的具体电路
3.黑色电平校正电路的操作的说明
图1A和图1B示出表示固态成像设备的操作的波形图。示出了在CDS(相关双采样)之后的输出波形。未示出的CDS电路利用采样和保持的箝位脉冲，对预充电相位(P相位)与作为像素的输出信号的数据相位(D相位)之间的差进行处理，以形成CCD(电荷耦合器件)波形的输出信号。
图1A示出了P相位和D相位中的斜坡(Ramp)波形的例子。由虚线包围的区域示出了P相位，并且关于斜坡波形的箝位操作开始于斜坡波形与P相位中的VSL的交叉处，即时间点t1。
在图1B中，计数器(Counter)从时间点t1到时间点t2进行向下计数，由此获得复位电平的值(###d)。如图1A所示，VSL电平移动了在时间点t2时的斜坡波形电平与VSL电平之间的差，作为偏移量。
在D相位中，计数器在从时间点t3到时间点t4的时段期间进行向下计数以获得像素的输出数据。D相位中的计数值是通过从将信号电平添加到偏移值所获得的值中减去黑色电平值而获得的电平。
1.黑色电平校正电路的块配置
图2示出了箝位方法的块配置，它是其中由数字电路检测相对于目标值的差并将控制值(先前的控制值+差)反映到DAC部分的系统。
由包括具有CCD传感器的像素部分和反馈配置的箝位电路(图2中示出为箝位块)的黑色电平校正电路100来配置图2的块。
在像素部分10中，每个具有PD(光电二极管)、读晶体管、转移晶体管等的像素单元以矩阵状态排列。由像素单元检测的信号被水平驱动电路和垂直驱动电路驱动，并与水平和垂直时钟同步地从列信号线输出。
黑色电平校正电路100包括比较器11-a到11-g、计数器(计数器)12、Sens Amp(传感放大器)13、DPU(计算处理单元)块30、I/O(输入/输出接口)电路40、CLP DAC(箝位DAC)22、23、PGA DAC 21、斜率DAC 21(Slope DAC 21)等。
DPU块30包括加法器Mux(加法器多路复用器)31、白色点移除部分32、平均值计算部分33、箝位DAC1LSB权重加法器34、偏移量加法器部分35、反馈增益计算部分36、DAC值转换器37和控制部分38。
箝位电路的块(箝位块)对应于DPU块30的组件中除加法器Mux 31之外的处理部分。
比较器11-a到11-g由差分放大器等形成。各个比较器11-a到11-g的相应输入端分别连接到来自像素部分10的列输出以及斜率DAC 21的输出，或者连接到由PCLPEN控制的开关的输出，并且相应输出端连接到计数器12。
比较器11-a到11-g将从斜率DAC 21提供的斜坡信号或者黑色电平校正后的信号与从像素部分10的列输出的信号相比较。
计数器12由未示出的控制电路控制，进行计数直到响应于计数值、来自比较器11-a到11-g的输出数据被反转为例如15位、4并行数据的输出数据。
Sens Amp(传感放大器)13放大从计数器12输出的数据，并输出15位、4并行数据。
加法器Mux(加法器多路复用器)31将从传感放大器13输出的15位、4并行数据输出到I/O(LVDS)电路40，并将15位、4并行数据输出到白色点移除部分32。
白色点移除部分32的输入端连接到加法器Mux 31的第二输出端，并且其输出端连接到平均值计算部分33的输入端，且其控制端连接到控制部分38的输出。
在白色点移除部分32中提供阈值，该白色点移除部分32根据来自控制部分38的控制信号而操作。白色点移除部分32在例如输入的白色点数据大于先前设置的阈值时移除数据。白色点移除部分32移除具有比输入的黑色电平信号中所包括的阈值大的电平的点，并提取更准确的黑色点电平。
平均值计算部分33的输入端连接到白色点移除部分32的输出端，并且其输出端连接到箝位DAC1LSB权重加法器部分34的输入端，并且其控制端连接到控制部分38的输出端。
平均值计算部分33根据控制部分38的控制信号而操作，并对输入的黑色点电平进行平均。稍后将描述平均值计算部分33的详细配置。
箝位DAC1LSB权重加法器部分34的输入端连接到平均值计算部分33的输出端，其输出端连接到偏移量加法器部分35的输出端，并且其控制端连接到控制部分38的输出端。
箝位DAC1LSB权重加法器部分34包括未示出的Clp Add(箝位加法器)部分以及箝位DAC1LSB权重校正部分。
在Clp Add部分中，输入15位4-并行数据，并输出31位数据，另外，对该31位数据平均并得到18位数据。
箝位DAC1LSB权重校正部分针对在Clp Add部分中平均的数据改变1LSB(最低有效位)权重，并输出该数据。
偏移量加法器部分35的输入端连接到箝位DAC1LSB权重加法器部分34中的箝位DAC1LSB权重校正部分的输出端，其输出端连接到反馈增益计算部分36的输入端，并且其控制端连接到控制部分38的输出端。
偏移量加法器部分35将偏移值添加到从箝位DAC1LSB权重加法器部分34输入的18位数据，并输出19位数据。
反馈增益计算部分36的输入端连接到偏移量加法器部分35的输出端，其输出端连接到DAC值转换器37的输入端，并且其控制端连接到控制部分38的输出端。
反馈增益计算部分36通过包括在例如DSP中的、未示出的黑色电平确定部分将输入的黑色电平信号与阈值比较，设置用于确定反馈量的增益。
作为增益的例子，存在×1.0、×0.85、×0.5和×0.25，并且由与黑色电平确定部分确定的结果对应的控制信号选择这些增益之一。计算例如相乘所选增益与被添加了偏移量的黑色电平信号，以作为新的反馈量而输出。
DAC值转换器37的输入端连接到反馈增益计算部分36的输出端，其输出端连接到CLP DAC粗略(Coarse)22和CLP DAC精细(Fine)23的输入端，并且其控制端连接到控制部分38的输出端。
DAC值转换器37针对CLP DAC粗略22进行提高处理(raisingprocessing)，并针对CLP DAC精细23进行控制值的计算处理。
控制部分38的输出端连接到以上的白色点移除部分32、平均值计算部分33、箝位DAC1LSB权重加法器部分34、偏移量加法器部分35、反馈增益计算部分36和DAC值转换器37的相应控制端，并且控制部分38将控制信号输出到相应的部分。
从DAC值转换器37提供的数据被输入到并行连接的两个DAC，在那里数字信号被转换成模拟信号。
CLP DAC粗略22的输入端连接到DAC值转换器37的输出端，并且其输出端连接到PCLPEN的开关的端子之一。
CLP DAC精细23并联连接到CLP DAC粗略22，其输入端连接到DAC值转换器37的输出端，并且其输出端连接到PCLPEN的开关的端子之一。
在DA转换中，当从DAC值转换器37输入已经进行了计算DAC控制值的处理的数据时，首先在CLP DAC粗略22中进行7位DA转换，接下来，在CLP DAC精细23中进行8位DA转换。结果，在DA转换中，总共15位精确度的模拟信号(电压)被输出作为电平校正后的黑色信号。
二DAC(two DAC)包括CLP DAC粗略22(coarse)和CLP DAC精细(fine)23，它改善了黑色电平的精确度。
开关的另一端连接到斜率DAC 21的输出端以及比较器11-a到11-g的相应输入端。
斜率DAC 21的输出端连接到比较器11-a到11-g的相应输入端，根据同步信号输出斜坡信号，例如具有斜坡波形的信号。
接下来，将说明构成箝位电路的主要块的电路配置例子。
2.黑色电平校正电路中的主要电路的具体电路
图3示出了具有数字数据转换器和多路复用器的加法器Mux 31的具体电路配置。
计数器12的输出端110连接到减法器120的第一输入端，从计数器12提供偏移量减法的数据到减法器120的第二输入端，输出端130连接到4系统串行处理电路125的第一输入端。输出端130连接到箝位块(CLAMPBlock)。
计数器12的输出端111连接到减法器121的第一输入端，偏移量减法的数据从计数器12提供到减法器121的第二输入端，并且输出端131连接到4系统串行处理电路125的第二输入端。输出端131还连接到箝位块(CLAMPBlock)。
计数器12的输出端112连接到减法器122的第一输入端，偏移量减法的数据从计数器12提供到减法器122的第二输入端，输出端132连接到4系统串行处理电路125的第三输入端。输出端132还连接到箝位块(CLAMPBlock)。
计数器12的输出端113连接到减法器123的第一输入端，偏移量减法的数据从计数器12提供到减法器123的第二输入端，输出端133连接到4系统串行处理电路125的第四输入端。输出端133还连接到箝位块(CLAMPBlock)。
响应于在计数器12中获得的计数值，例如，在减法器120到123中对15位、4并行数据和从计数器12提供的偏移量数据进行减法处理，并且从4系统串行处理电路125输出LVDS(输出)数据。
已经执行了减法处理的相应箝位数据被输出到箝位块中的白色点移除部分32。
图4示出了平均值计算部分33的具体电路配置。
被输入了箝位输入“0”的数据的输入端130连接到加法器140的第一输入端，并且被输入了箝位输入1的数据的输入端131连接到加法器140的第二输入端。加法器140的输出端141连接到加法器144的第一输入端。
被输入了箝位输入2的数据的输入端132连接到加法器142的第一输入端，并且被输入了箝位输入3的数据的输入端133连接到加法器142的第二输入端。加法器142的输出端143连接到加法器144的第二输入端。
加法器144的输出端145连接到平均处理电路148的输入端，从平均处理电路的输出端149输出箝位计算结果。
从输入端130到131输入的箝位数据被加法器140相加，并且从输入端132到133输入的箝位数据被加法器142相加。从加法器140、142输出的相加的数据被输入到加法器144，在这里进行加法处理，并且处理的结果被提供到平均处理电路148。在平均处理电路148中进行平均处理，并输出结果作为箝位计算数据。
图5是反馈增益计算部分36的具体电路配置。
被提供了在DAC增益校正后的数据的端子201连接到各个反馈处理电路202到205的相应输入端。
反馈处理电路202的输出端212连接到选择器220的第一输入端，反馈处理电路203的输出端213连接到选择器220的第二输入端。反馈处理电路204的输出端214连接到选择器220的第三输入端，反馈处理电路205的输出端215连接到选择器220的第四输入端。从而，选择器220的第五输入端连接到反馈选择寄存器。
在DAC增益校正之后的数据被输入到各个反馈处理电路202到205。在DAC增益校正之后的数据被乘以1.0，即没有任何改变的数据被输出到反馈处理电路202中的选择器220。在反馈处理电路203中，在DAC增益校正之后的数据被乘以0.875以输出到选择器220。在反馈处理电路204中，在DAC增益校正之后的数据被乘以0.5以输出到选择器220。在反馈处理电路205中，在DAC增益校正之后的数据被乘以0.25以输出到选择器220。
由将黑色电平与预定阈值比较的黑色电平确定部分来确定该增益，并且基于确定结果设置控制选择器220的控制信号。与设置的增益对应的控制信号被存储在以上反馈选择寄存器中。
增益选择的控制信号从反馈选择寄存器提供到选择器220的第五输入端(控制端)，选择图5的选择器220中所示的0到3的任意数字，并从选择器220输出与所选数字对应的输入数据。
图6示出箝位中的DAC增益校正的示意图。
被提供了通过箝位计算获得的数据的输入端251连接到乘法器254的第一输入端，并且乘法器254的第二输入端连接到被提供了指示RampDAC与箝位DAC的比率的数据的端子252。
箝位计算的数据和指示RampDAC与箝位DAC的比率的数据在乘法器254处相乘，并且相乘结果从乘法器254输出，作为DAC增益校正数据。
图7示出了DAC(控制)值转换器37的示意配置视图。
被提供了作为箝位反馈计算的计算结果而获得的数据的端子301连接到加法器302的第一输入端，加法器302的输出端303连接到FF(触发器)电路304的输入端D。FF电路304的Q输出端305连接到输出DAC控制值的输出端以及加法器302的第二输入端。
在DAC值转换器37中，将作为箝位反馈计算的结果而获得的数据与被延迟了1个时钟的FF电路304的输出数据相加，相加的数据与时钟同步地输入到FF电路304。输入的数据与下一时钟同步地从FF电路304的Q输出端305输出，并被输出到CLP DAC粗略22和CLP DAC精细23作为DAC控制值，这重复给定次数。
根据以上配置的各个电路，进行平均值计算处理、反馈增益计算处理、DAC值转换处理等。
3.黑色电平校正电路的操作的说明
接下来，将通过使用图8所示的流程图以及图9A、9B和图10A到10B所示的波形图来说明图2所示的黑色电平校正电路100的操作。在此，将说明P相位的黑色电平的校正操作。由于D相位的操作与现有技术的中的操作相同，因此将对其简要说明。
从像素部分10读取的黑色电平信号通过列信号线提供给比较器11-a到11-g，并且所提供的信号与从CLP DAC精细23提供的RAMP波形相比较。
计数器12在从相对于同步信号已经经过了给定时间段时开始直到来自比较器11-a到11-g的输出信号在相应列中被反转的时段中进行测量，基于当输出信号被反转时获得的计数值将4并行、15位数据输出到传感放大器13。
通过加法器Mux 31的多路复用操作将在传感放大器13处放大的15位、4并行数据提供给箝位块(CLAMP Block)。
输入到白色点移除部分32的15位数据与先前在白色点移除部分32中已经设置的阈值相比较，并且作为比较结果，移除比阈值高的白色点数据。被移除了白色点的白色点数据以及不同于白色点数据的黑色电平数据在加法器中被添加到箝位值，结果被输出到平均值计算部分33，其中在平均值计算部分33中进行平均值处理。
在箝位DAC1LSB权重加法器部分34中，例如，输入的数据在DAC1LSB权重校正中统一地乘以3，另外，偏移值被添加到已经在偏移值加法器部分中进行了权重校正的数据。
添加了偏移量的黑色电平信号被提供到反馈增益计算部分36，并且根据在黑色电平确定电路中的黑色电平值确定的增益的结果也被提供到反馈增益计算部分36。根据确定结果，从×1.0、×0.85、×0.5和×0.25的反馈增益中选择最佳增益(系数)。反馈增益不限于这些值，并且可以应用各种值，只要其适合于箝位操作即可。另外，在此示出了四个增益系数，但是，增益系数的数量不限于此，并且可以设置可选数量。
接下来，将通过使用图8所示的流程图来说明反馈增益计算部分36的操作。
步骤ST10：假设黑色电平高于有效线电平
步骤ST11：将黑色电平的数据与阈值比较，并确定应该从反馈增益系数中选择哪个系数，根据确定结果将传感器的反馈增益从×0.875改变为×0.5。
通过使用选择的×0.5的增益来计算添加了偏移量的数据，然后，进行模拟增益校正和偏移量校正。在DAC值转换器37中进行控制值的提高处理或者计算，并且数字数据在CLP DAC粗略22或者CLP DAC精细23中被转换成模拟电压。
通过由PCLPEN的控制信号设置为接通状态的SW(开关)将转换的电压输入到比较器11-a到11-g。
在计数器12中获得与比较器11-a到11-g中的比较结果对应的计数值，并通过传感放大器13、加法器Mux 31、I/O(LVDS)电路40将该结果提供给DSP中的黑色电平确定部分。
步骤ST12：在黑色电平确定部分中确定黑色电平是否在正常值的范围内，当确定结果是“是”时，处理前进到步骤ST13，并且当确定结果是“否”时，处理前进到步骤ST14。
步骤ST13：当作为黑色电平确定部分中的确定结果的黑色电平在正常范围内时，停止反馈增益计算部分36中的计算操作，并且通过将反馈增益(增益系数)设置为×0.5来保持箝位控制值。
步骤ST14：作为黑色电平的确定结果，当黑色电平不在正常范围内时，通过黑色确定单元将反馈增益从×0.5改变为×0.25，并且如上所述再次进行箝位操作。
步骤ST15：然后，停止反馈增益计算部分36的计算操作，并且通过将反馈增益(增益系数)设置为×0.25来保持箝位控制值，并且处理前进到有效线的图像处理。
接下来，在以上箝位操作中校正黑色电平后，在D相位中进行信号处理。
从像素部分10输出的信号通过列信号线提供到比较器11-a到11-g，并将所提供的信号与从斜率DAC 21提供的倾斜信号相比较。计数器12在从当相对于同步信号经过了给定时间段时直到来自比较器11-a到11-g的输出信号被反转的时段中进行测量，基于当输出信号被反转时获得的计数值将4并行15位数据输出到传感放大器13。从传感放大器13输出的像素信号通过加法器Mux 31提供到I/O(LVDS)40，并且输出12位的图像数据。
在数字部分中，对在先前设置的范围内的数据相加并平均，进行DAC的增益校正，然后，将反馈增益计算的结果反映在DAC值转换器的控制值上，并输出到DAC部分(CLP DAC粗略22和CLP DAC精细23)。
通常，在光学黑色线中设置箝位计算范围以调整黑色电平。重复几次这一系列操作循环以实现向目标黑色电平的收敛而没有振荡。
在光学黑色(VOPB)线中的信号电平增加的情况下，对DAC控制部分的控制值不必要地增加，则增加的量被描绘(draw)到DAC部分中以调整该电平。结果，整体信号电平降低，导致过黑阴影。存在可以正常输出的黑色电平被固定为“0”的情况，这可能降低D(动态)范围。
接下来，将参考图9A、图9B和图10A到图10C说明当根据本发明的实施例的箝位电路接通/断开时的操作。
图9A和图9B示出在“正常操作VOPB(V-光学黑色)＜有效线”的情况下的箝位操作的操作例子，图10A到图10C示出在“VOPB＞有效线电平”的情况下的操作例子。
在这些波形图中，以8位表示黑色电平，即，电平被定义为“0”到“255”，其中下限是“0”。
图9A示出了在“VOPB＜有效(线)电平”的情况下、箝位电路处于断开状态时的信号波形。
VOPB线的黑色电平从时间点t0到时间点t2处于固定电平(A1)，并且示出了在从时间点t2到时间点t3的时段期间有效线的图像的黑色电平A2。在此情况下，停止箝位电路，因此在从开始箝位控制的操作时的时间点t1到时间点t2的时段期间的黑色电平的箝位值与在作为箝位操作开始之前的时段的、从时间点t0到时间点t1的时段期间的黑色电平相同。
图9B示出了箝位电路处于接通状态时的信号波形。
从时间点t0到时间点t1，VOPB线的黑色电平处于固定电平(B1)。在时间段t1进行上述箝位控制操作，其中黑色电平被箝位在值“255”。维持箝位的黑色电平直到时间点t2为止。
有效线中的黑色电平的箝位值从时间点t2到时间点t3是电平B2。在从时间点t2到时间点t3的时段期间，黑色电平的箝位值从校正之前的值降低(移动)了时间点t1时的黑色电平的校正量。在图中，向下的箭头表示该情况以便使该情况视觉上易理解。
即，在“VOPB(V光学黑色)＜有效线”的情况下，箝位操作的反馈量小，并且有效线中的黑色电平的箝位值不变为“0”，因此，不产生过黑阴影的状态。
图10A示出了在“VOPB＞有效线电平”的情况下、箝位电路处于断开状态时的信号波形。
VOPB线的黑色电平从时间点t0到时间点t2处于固定电平(C1)，示出了具有比时间点t2之前的VOPB中的黑色电平低的值的有效线中的图像的黑色电平。作为此情况下的具体例子，有效线中的黑色电平指示黑色电平255到“0”之间的给定值C2。
在此情况下，以与以上情况相同的方式停止箝位电路，因此，在从开始箝位控制的操作时的时间点t1到时间点t2的时段期间的黑色电平与在开始箝位操作之前的、从时间点t0到时间点t1的时段期间的黑色电平C1相同。
图10B示出了当箝位电路处于接通状态时的信号波形。
VOPB线的黑色电平从时间点t0到时间点t1处于固定电平(D1)，并且在时间段t1进行上述箝位控制操作，其中黑色电平被箝位在值“255”。
在箝位时，在上述黑色电平确定部分中确定反馈增益。假设将×0.5的增益值设置为确定结果。在此之后，通过在反馈增益计算部分36处使用所选择的增益×0.5来计算黑色电平，并且对要被提供到比较器11-a到11-g的计算结果进行DAC值转换处理和CLP DAC精细23处的DA转换处理。在这些处理同时，维持黑色电平。
维持箝位的黑色电平“255”直到时间点t2为止。示出了在从时间点t2到时间点t3的时段期间的有效线中的黑色电平。在从时间点t2到时间点t3的时段期间，黑色电平从校正前的值降低(移动)了时间点t1时的黑色电平的校正量(电平D1-电平255)。向下的箭头表示该情况以便使该情况视觉上易理解。
即，在“VOPB(V光学黑色)＞有效线”的情况下以及当反馈增益大时，箝位操作的反馈量大，并且有效线的黑色电平被固定为下限“0”，导致过黑阴影。
图10C示出了当箝位电路接通并且反馈增益进一步降低时的信号波形。
VOPB线的黑色电平从时间点t0到时间点t1处于固定电平(E1)，并且在时间段t1进行上述箝位控制操作，其中黑色电平被箝位在高于黑色电平“255”的电平E2处。
在箝位时，在上述黑色电平确定部分处确定增益。假设将×0.25的反馈增益值设置为确定结果。在此之后，通过使用×0.25的所选增益在反馈增益计算部分36计算黑色电平，并且通过DAC值转换器37和CLP DAC精细23将计算结果提供给比较器11-a到11-g。在这些处理的同时，维持黑色电平。该箝位操作仅进行一次。
维持箝位电平E2直到时间段t2。示出了在从时间段t2到时间段t3的时段期间的有效线中的黑色电平E3。在从时间点t2到时间点t3的时段期间，黑色电平从校正之前的值降低(移动)了时间点t1时的黑色电平的校正量(电平E1-电平E2)。向下的箭头表示该情况以便使该情况视觉上易理解。
即，在“VOPB(V光学黑色)＞有效线”的情况下，调整箝位操作的反馈量以选择最佳增益，因此，有效线中的黑色电平未被固定为下限的黑色电平“0”，因此，未产生过黑阴影的状态。还能够通过简单的控制改变来避免过黑阴影的状态，即，仅进行一次箝位计算。
当在诸如光学黑色线之类的箝位计算范围内的黑色电平高于有效线中的黑色电平的状态下进行箝位操作时，不必要地进行描绘处理，并且数据电平整体降低，结果，可能存在难以确保低电平的动态范围的情况。
但是，为了确保传感器本身的动态范围，通过小程度地改变箝位的控制，将箝位检测结果的反馈量降低到例如检测量的一半或者1/4，并且在进行一次反馈之后停止箝位操作。从而，在黑色电平校正电路中，不会不必要地进行描绘处理，因此，不产生所谓的过黑阴影，并且可以容易地确保动态范围。
在本发明的实施例中，对图像的黑信号电平进行计数的计数器对应于计数器12。将从计数器输出的数据与先前设置的阈值比较以确定反馈增益的黑色电平确定部分对应于在未示出的DSP等中包括的黑色电平确定部分。从自计数器提供的数据中计算平均值的平均值计算部分对应于平均值计算部分33。通过从黑色电平确定部分提供的控制信号来选择反馈增益并计算所选择的反馈增益和平均的数据的反馈计算部分对应于反馈增益计算部分36。校正已经进行了反馈计算处理的数据并将校正的数据转换成模拟数据以输出模拟黑信号的数字-模拟转换器对应于CLPDAC粗略22和CLPDAC精细23。
本申请包含与2009年4月24日在日本专利局提交的日本优先权专利申请JP2009-107138中的公开有关的主题,通过引用将其全部内容合并于此。
本领域技术人员将理解,取决于设计要求和其他因素,可以发生各种修改、组合、组合和替换,只要其在所附权利要求或其等效物的范围内即可。

Claims (14)

1.一种黑色电平校正电路，包括：
计数器，对图像的黑色信号电平进行计数；
黑色电平确定部分，通过将从计数器输出的数据与先前设置的阈值比较来确定反馈增益；
平均值计算部分，根据从计数器提供的数据来计算平均值；
反馈计算处理部分，通过从黑色电平确定部分提供的控制信号来选择反馈增益，并计算所选择的反馈增益和平均的数据；以及
数字-模拟转换器，对已经进行了反馈计算处理的数据进行校正，并将校正的数据转换成模拟数据以输出模拟黑色信号。
2.根据权利要求1的黑色电平校正电路，
其中所述黑色电平校正电路操作在黑色电平检测时段中。
3.根据权利要求1的黑色电平校正电路，
其中在反馈计算处理部分中进行反馈计算的次数是一次。
4.根据权利要求1的黑色电平校正电路，还包括：
白色点移除部分，其在从计数器提供并被输出到平均值计算部分的数据中移除高于阈值的白色点数据。
5.根据权利要求1的黑色电平校正电路，
其中从计数器输出所输出的数据具有4-并行数字数据，在平均值计算部分中使用该数据进行平均。
6.根据权利要求1的黑色电平校正电路，
其中包括了多个反馈增益，以及
包括选择器，其通过从黑色电平确定部分提供的控制信号来选择反馈增益。
7.根据权利要求6的黑色电平校正电路，
其中当在黑色电平检测时段中的黑色信号电平低于视频检测时段中的黑色信号电平时，选择较小的反馈增益值。
8.根据权利要求7的黑色电平校正电路，
其中反馈增益值是1.0、0.875、0.5和0.25。
9.一种固态成像设备，包括：
像素部分，其中按矩阵状态排列检测光信号并把光转换成电信号的光检测单元，并且检测的电信号经过列线由水平和垂直驱动电路输出；
比较器，将从列线提供的电信号与斜坡波形相比较以输出比较结果；
计数器，基于来自比较器的输出信号对黑色信号电平进行计数；
黑色电平确定部分，通过将从计数器输出的数据与预先设置的阈值相比较而确定反馈增益；
平均值计算部分，根据从计数器提供的数据来计算平均值；
反馈计算处理部分，通过从黑色电平确定部分提供的控制信号来选择反馈增益，并计算所选的反馈增益和平均的数据；以及
数字-模拟转换器，对已经进行了反馈计算处理的数据进行校正，并将校正的数据转换成模拟数据以输出模拟黑色信号。
10.根据权利要求9的固态成像设备，
其中黑色电平校正电路操作在黑色电平检测时段中。
11.根据权利要求9的固态成像设备，
其中在反馈计算处理部分中进行反馈计算的次数是一次。
12.根据权利要求9的固态成像设备，还包括：
白色点移除部分，其在从计数器提供并被输出到平均值计算部分的数据中移除高于阈值的白色点数据。
13.根据权利要求9的固态成像设备，
其中从计数器输出所输出的数据具有4-并行数字数据，在平均值计算部分中使用该数据进行平均。
14.根据权利要求12的固态成像设备，
其中包括多个反馈增益，以及
包括选择器，其通过从黑色电平确定部分提供的控制信号来选择反馈增益。
CN201010163509A 2009-04-24 2010-04-16 黑色电平校正电路和固态成像设备 Pending CN101873413A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP107138/09 2009-04-24
JP2009107138A JP2010258827A (ja) 2009-04-24 2009-04-24 黒レベル補正回路および固体撮像装置

Publications (1)

Publication Number Publication Date
CN101873413A true CN101873413A (zh) 2010-10-27

Family

ID=42991801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010163509A Pending CN101873413A (zh) 2009-04-24 2010-04-16 黑色电平校正电路和固态成像设备

Country Status (3)

Country Link
US (1) US8411173B2 (zh)
JP (1) JP2010258827A (zh)
CN (1) CN101873413A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114025109A (zh) * 2020-07-16 2022-02-08 豪威科技股份有限公司 具有帧级别黑色电平校准的图像传感器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014204851A (ja) * 2013-04-12 2014-10-30 オリンパス株式会社 内視鏡装置
JP6037170B2 (ja) * 2013-04-16 2016-11-30 ソニー株式会社 固体撮像装置およびその信号処理方法、並びに電子機器
US11165435B2 (en) * 2019-10-08 2021-11-02 Tron Future Tech Inc. Signal converting apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396169A (en) * 1991-03-19 1995-03-07 Lynx Golf Inc. Method for characterizing the upset response of CMOS circuits using alpha-particle sensitive test circuits
JP2000295533A (ja) * 1999-04-09 2000-10-20 Sony Corp 固体撮像素子およびその駆動方法、並びに固体撮像素子の信号処理方法
US6384394B1 (en) * 1999-08-16 2002-05-07 Intel Corporation Apparatus and method for offset reduction in the image sensors
CN1458792A (zh) * 2002-05-14 2003-11-26 三星电子株式会社 包括偏移调节的图像传感器及其相关方法
CN1767599A (zh) * 2004-10-30 2006-05-03 美格纳半导体有限会社 用于去除水平噪声的图像传感器
CN101277386A (zh) * 2007-03-28 2008-10-01 索尼株式会社 固定模式噪声去除电路和方法、程序以及摄像装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259787B2 (en) * 2003-03-27 2007-08-21 Eastman Kodak Company Digital black clamp circuit in electronic imaging systems
US7750955B2 (en) * 2004-08-31 2010-07-06 Canon Kabushiki Kaisha Image signal processing apparatus, image signal processing method and camera using the image signal processing apparatus
JP4791122B2 (ja) * 2004-11-12 2011-10-12 オリンパス株式会社 クランプ回路、及びこのクランプ回路を有するデジタルカメラシステム
JP2006222708A (ja) * 2005-02-10 2006-08-24 Matsushita Electric Ind Co Ltd 黒つぶれ補正回路および固体撮像装置
JP4682750B2 (ja) * 2005-08-22 2011-05-11 ソニー株式会社 Ｄａ変換装置
US7652706B2 (en) * 2006-02-15 2010-01-26 Eastman Kodak Company Pixel analog-to-digital converter using a ramped transfer gate clock
US7443331B2 (en) * 2006-08-22 2008-10-28 Texas Instruments Incorporated Multiple-bank CMOS image sensor system and method
JP2008172493A (ja) * 2007-01-11 2008-07-24 Matsushita Electric Ind Co Ltd フロントエンド信号処理方法およびフロントエンド信号処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396169A (en) * 1991-03-19 1995-03-07 Lynx Golf Inc. Method for characterizing the upset response of CMOS circuits using alpha-particle sensitive test circuits
JP2000295533A (ja) * 1999-04-09 2000-10-20 Sony Corp 固体撮像素子およびその駆動方法、並びに固体撮像素子の信号処理方法
US6384394B1 (en) * 1999-08-16 2002-05-07 Intel Corporation Apparatus and method for offset reduction in the image sensors
CN1458792A (zh) * 2002-05-14 2003-11-26 三星电子株式会社 包括偏移调节的图像传感器及其相关方法
CN1767599A (zh) * 2004-10-30 2006-05-03 美格纳半导体有限会社 用于去除水平噪声的图像传感器
CN101277386A (zh) * 2007-03-28 2008-10-01 索尼株式会社 固定模式噪声去除电路和方法、程序以及摄像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114025109A (zh) * 2020-07-16 2022-02-08 豪威科技股份有限公司 具有帧级别黑色电平校准的图像传感器
CN114025109B (zh) * 2020-07-16 2022-12-13 豪威科技股份有限公司 具有帧级别黑色电平校准的图像传感器

Also Published As

Publication number Publication date
US8411173B2 (en) 2013-04-02
US20100271514A1 (en) 2010-10-28
JP2010258827A (ja) 2010-11-11

Similar Documents

Publication Publication Date Title
US9083906B2 (en) A/D converter and solid-state imaging apparatus with offset voltage correction
KR101524737B1 (ko) 데이터 처리기, 고체 촬상 소자, 촬상 장치, 및 전자 기기
CN100377569C (zh) 光学黑色电平控制电路
US9166614B2 (en) Ramp-signal generator circuit, and image sensor and imaging system including the same
EP2552105B1 (en) Solid-state imaging apparatus
TWI404411B (zh) 固態成像裝置、其控制方法及相機系統
KR101455400B1 (ko) 고체 촬상 장치, 촬상 기기, 전자 기기
US8692920B2 (en) Solid-state imaging apparatus, A/D converter, and control method thereof
US8872948B2 (en) Solid-state imaging device which sets a black level reference when capturing an image
US8218038B2 (en) Multi-phase black level calibration method and system
EP3078188B1 (en) Variable gain column amplifier adapted for use in imaging arrays
KR20000044547A (ko) 이미지 센서에서의 리셋 전압을 자동으로 조절하기 위한 리셋전압 조절 장치
CN107154803B (zh) 信号处理设备、信号处理方法和摄像设备
CN101873413A (zh) 黑色电平校正电路和固态成像设备
US20110074986A1 (en) Black level adjusting apparatus, method for the same, and solid-state imaging device
JP2017158062A5 (zh)
CN101557462A (zh) 高效率的大范围及高分辨率的黑电平及偏移校准系统
US20060209360A1 (en) Image reading apparatus and image forming apparatus
US20100110231A1 (en) Output control circuit and imaging device
US9912898B2 (en) Amplifier, electric circuit, and image sensor
KR101232620B1 (ko) 램프 신호의 보정 기능을 갖는 램프 신호 발생기 및 이를 포함하는 이미지 센서
KR101326989B1 (ko) 이미지 센서 및 그 구동 방법
KR20100131729A (ko) 비스위칭 방식을 이용하는 램프 신호 발생기 및 이를 포함하는 이미지 센서
CN105812617B (zh) 一种视频adc实时校正电路及方法
JP6433276B2 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20101027

AD01 Patent right deemed abandoned