CN101873003A - 用于ied的硬件模块和底板 - Google Patents

Abstract

本发明涉及用于IED的硬件模块和底板。本发明涉及一种硬件模块在智能电子设备(IED)内的灵活和节省空间的布置。用于IED的模块适于接合IED的底板的槽或插座以在点对点模式下通过包围所述槽的串行底板总线系统与IED中的两个邻近的模块通信。模块包括源选择器以在接收模式下、在优选地通过最近的邻近槽或通过次最近的邻近槽传输的信号的接收之间进行选择。源选择器评估朝向模块的电路板的后侧引导的信号，其中后侧基本上没有电子元件。

Description

用于IED的硬件模块和底板

技术领域

本发明涉及用于变电站自动化的智能电子设备中的设备内部通信的领域，其不同于权利要求1的前序部分中描述的硬件模块或卡。

背景技术

高压和中压电力网中的变电站包括如电缆、线路、母线、开关设备电力变压器之类的一次设备(primary device)。这些一次设备通过变电站自动化(Substation Automation，SA)系统工作在自动化方式下。SA系统包括二次(secondary)设备，其中智能电子设备(IED)负责一次设备的保护、控制和监控。基于来自针对开关或变压器抽头变换器位置、温度、电压、电流等所分配的传感器的信号，以及来自其它IED的信号和来自监视系统的信号，IED控制所分配一次设备中的致动器。反之，IED将其所分配一次设备的状态或工况(behaviour)，即选定传感器的读数传送给其它IED或监视系统。取决于IED在变电站的预期位置，以及特别是接近于一次设备的位置，IED需要满足一定的环境耐受和电磁兼容(EMC)的要求.。

在模块化的IED中，多个模块或卡(每一个都包括有印刷电路板(PCB)和安装在其上的电子元件)通过底板连接器连接到互连底板总线。后者可以根据例如点对点总线拓扑结构运行，其包括每个通道的专用驱动器和接收器对。从一种介质到下一介质的有限次数的变换(即通过连接器从印刷电路板到电缆的过渡)表明通道很可能会具有良好控制的阻抗，这又允许很高的信号发送速率。尤其，低压差分信号发送(Low Voltage Differential Signaling，LVDS)、电流型逻辑(Current Mode Logic，CML)和低压正射极耦合逻辑(Low VoltagePositive Emitter Coupled Logic，LVPECL)是为点对点信号发送设计的差分信号发送技术，其中驱动器输出信号包括允许多千兆位传输的快速边缘(fast edge)。例如，350mV的LVDS典型信号摆幅使得数据速率能达到3Gbps同时只消耗少量的功率。

因此LVDS被认为是一种非常有效的技术，尽管事实上快速信号边缘对任何阻抗不连续性非常敏感并且需要仔细的互连设计。所谓的互连，或者物理信号路径，典型地包括底板上的两条印刷导体迹线。在设计低抖动信号发送时，互连的受控阻抗、合适的驱动负载和互连端接是考虑的关键点。对点对点通信来说，特定经济优势在于单个的降低成本的现场可编程门阵列(FPGA)-内部的LVDS驱动器可提供足够的信号质量和足够的传输功率。另一方面，多点拓扑结构，以及特别是每通道具有单个驱动器和多个接收器的“多点式(multi-drop)”拓扑结构，需要对传输信号的附加放大。

底板，除了容纳底板总线，通常适应于分发附加的信号，例如时钟信号，以及为模块提供电源电压。在一些IED中，模块的宽度(即其沿垂直于PCB方向的最大延伸，如基本上被安装在其上的最高元件所限定的)可能是不均匀的。例如对于I/O模块而言，情况就是如此，该I/O模块包括用于将Cu电缆硬接线到各种仪表互感器或其它模拟/二进制信号源的多个夹具(clamp)，或者包括大体积的元件例如安装在PCB上的电流/电压互感器。如果这些过大的模块的数量及它们相对于其它标准大小的模块的布置没有在前面预定义，底板可能配备有均匀间隔开的槽用于容纳模块，其中均匀的侧向间隔根据最大模块宽度。但是这相当于不期望的空间浪费。作为成本上明智的不太有利的替代(其中底板总线稍与底板分离)，扁平带状布线可被用于模块之间的灵活并节省空间的点对点连接。

发明内容

因此，本发明的目的是在智能电子设备(IED)中实现模块的灵活并节省空间的布置。此目的相应地通过如权利要求1和5所述的硬件模块和底板实现。其它优选的实施例从从属权利要求中可明显看出。

根据本发明，用于IED的硬件模块适于接合IED的底板的槽或插座以在点对点模式下通过串行底板总线系统(包围所述槽)与IED中的两个邻近的模块通信。模块包括源选择器以在接收模式下、在优选地通过最近的邻近槽或通过次最近的邻近槽传输的信号的接收之间进行选择。在本背景中，“接近”和“最近的邻近(nearest neighbour)”涉及IED底板上的槽相对于硬件模块自身所接合的槽的空间上、并且特别是线性上的布置。进一步理解，次最近的邻近槽又是到最初的最近的邻近槽的最近的邻近槽。源选择器评估朝向模块的电路板的后侧引导的信号，其中后侧基本上没有电子元件。在下文中通信方向被指定为“下(down)”方向。

在本发明的优选变型中，模块本身适于沿平行于最近的槽和次最近的邻近槽二者的“下”方向传输信号。

在本发明的又一优选变型中，模块被永久地配置成专门在与“下”方向相反的“上”方向上从接合最近的槽的邻近模块接收信号，条件是模块具有标准宽度；或者从接合次最近的槽的邻近模块接收信号，条件是模块的宽度超出标准宽度。

通常，现场可编程门阵列(FPGA)内部的LVDS驱动器对于以全双工拓扑结构使用低压差分信号发送(LVDS)的底板总线而言功率足够。

在本发明的优势实施例中，为容纳模块，底板包括多个均匀分布的槽，其中槽之间的侧向距离与标准模块宽度有关，并且其中接合的模块优选地形成在几何学上平行定向的扩展板的布置。两条信号路径或通道(印刷在底板上，否则由底板所支承)端接在每一个槽处以及在最近的槽和次最近的槽处将后者连接到源。

两条信号路径中的每一条可以是互连两个槽的完全单独的或隔离的路径。可替代地，两条信号路径都可以包括另一信号路径从其分岔的分叉或交叉点。在特定源槽处具有公共起点的两个支路分别在源槽的最近和次最近的邻近槽处端接。这种拓扑结构需要在每个源模块和通信方向上有单个信号驱动器，并且其有利地被用于“上”方向，其中端接电阻和接收器只连接到两个支路中的一个。

包括如上所述的底板和硬件模块的IED尤其适合在变电站自动化中使用，因为其将空间需求最小化并提出了底板总线连接拓扑结构，该底板总线连接拓扑结构导致了仅有限数量的相对短的未使用短截线(stub line)，并且因此导致高度信号完整性和很好的电磁兼容性(EMC)以及静电放电(ESD)强度。

附图说明

参考在附图中示例说明的优选示例性实施例，在下文中将更详细地解释说明本发明的主题，其中：

图1示意性地描述了具有五个模块的IED的横截面视图，

图2描述了具有五个槽的底板的顶视图，

图3是综述四个邻近槽之间的信号流的表，以及

图4示出了某些模块间的路由路径、未使用线路和未使用短截线。

附图中使用的标号和其意义以概要形式列在名称列表中。原则上，附图中相同的部分提供有相同的标号。

具体实施方式

变电站自动化中，现代IED经常采用具有点对点拓扑结构的串行高速信号发送，以在基本或主模块和扩展模块之间交换数据分组，该扩展模块包括在电力系统中以保护、控制和监控为目的多种功能性。有关模块之间的数据交换的所有连接通过无源底板印刷电路板(PCB)进行。数据分组从模块到模块进行转发直到达到目的地模块。为了容纳具有超过底板的两个物理槽之间的距离的宽度的模块，需要某种选择或开关机制以确保到下一个槽或隔一个槽的通信。

图1示意性地描述了沿着底板1和布置在底板上的模块20至24的交点的IED内部横截面视图。每一个模块包括PCB 24a和用于电连接模块到底板的底板连接器24b。每一个PCB的左边，用虚线表明用于电子元件的空间24c，其中中心模块22明显地具有大约为其它模块的标准宽度的一倍和两倍之间的宽度。在底板上布置有等间隔的槽1a至1f，其中两个邻近槽之间的距离与标准模块宽度对应。

图2示意性地描述了具有五个槽1a至1e的底板的顶视图，每一个槽处于55个独立引脚连接器的矩形阵列的形式，也就是，与底板连接器的相应对应物连接器接合的插头式(male type)连接器或插座式(female type)连接器。槽之间的电连接用实线表示，其中每个连接或线路对应于印刷在底板上并且端接在成对的两个上述引脚连接器处的两个导体迹线(正和负)。数据1信号从容纳基本模块或主模块的最左边的槽1a沿“上”方向向其它槽1b至1e传播，该其它槽1b至1e又容纳扩展模块(图2中未示出)。邻近模块之间的所有“上”连接包括分叉或“Y”交叉点10a，从这里数据1信号进一步通过两条支路线路1ab、1ac并行传输到最近的槽1b和次最近的槽1c二者。因此，通过单个引脚对由源模块发送的任何“上”信号内在地去往两个邻近的槽。另一方面，沿“下”方向从右向左传播的数据2信号可以通过两个完全不同的路径1ed、1ec这样做，该路径1ed、1ec都源自源槽1e处的不同的引脚连接器对并且分别端接在最近的槽1d和次最近邻近槽1c处。

图3是综述四个邻近槽之间的上述信号流的表。“上”信号数据1作为dout1形成并且作为din1a在近处邻近槽处被接收和作为din1b在远处邻近槽处被接收。“下”信号数据2作为dout2a和dout2b被准备并且分别作为din2a和din2b在近处邻近槽和远处邻近槽处被接收。

在图4中，部分地描述图1的模块、和由每个模块下方的垂直箭头指示的模块内路由路径、以及由水平箭头指示的模块间的路由路径。模块间的通信包括沿“上”方向从左到右地由第一个且最左边的模块20发送消息到第二个模块21(粗箭头)。凭借上述位于或邻近槽1b的分叉10a，相同信号也被沿着未使用支路或短截线1ac发送到未使用槽1c。第二个模块21又沿着底板上的专用迹线发送信号到槽1c，并进一步到槽1d，该槽1d容纳过大尺寸的模块22。模块22进一步传输“上”信号到邻近的模块23和24。但是，在模块24被知晓其标准宽度并且因此事实上紧密邻近的模块23必需存在的情况下，来自模块22的信号被模块24所忽略，这又使得支路1df成为未使用的短截线。在模块24的PCB上，通过省略或中断通向支路1df的对应物连接器的导体迹线，这是很容易实现的。上述实施例中的“上”数据1的信号品质考虑，不要求未使用支路的端接电阻(既不在底板上也不在模块本身上)。

在图4中下半部分，每个传输模块在不同的路径上沿相反的或“下”方向(从右到左)发送数据2信号到最近的和次最近的邻近模块二者。由于对于来自最近邻近的模块23的路径1ed和来自次最近的邻近的模块24的路径1fd而言，示例性接收模块22均具有100Ohm的端接电阻器，能够确定差分电压是否接近于0伏特，或者在每个信号路径的另一端处是否存在LV驱动器。因此接收模块可以确定是否确实存在来自最近的邻近模块的信号(data2a)和/或来自次最近的邻近模块的信号(data2b)。如果两个信号都被接收，来自近处邻近模块23的信号被选择以供进一步处理，使得来自远处邻近模块24的整条路径1fd成为具有合适端接的未使用路径。另一方面，如果在通电后的典型为100ns的特定时间量期间或复位之后没有检测到来自位于近处的模块的信号，接收器处的源选择器3自动选择来自位于远处的模块的信号。在正常运行期间且直到下一个通电或复位过程被发起，上述选择通常保持不变。

名称列表

1                底板

1a-1f            槽

1ab，1ac，1df    “上”支路

1ed，1ec，1fd    “下”路径

10a              分叉

20-24            模块

20a              PCB

20b              底板连接器

20c              电子元件的空间

3                源选择器

Claims (7)

1.一种用于智能电子设备IED的硬件模块(20-24)，包括电路板(24a)、安装在电路板上的电子元件、和用来接合IED的底板(1)的槽(1a-1f)的底板连接器(24b)，模块(21；22)适于通过串行底板总线接收并处理来自IED的源模块(22；23)的信号，

特征在于，模块(21；22)包括源选择器(3)，该源选择器(3)适于确定邻近模块是否接合底板的最近的槽(1c；1e)，并且肯定的话则选择该模块(23)作为源模块，以及否定的话则选择接合底板的次最近的槽(1d)的邻近模块(22)作为源模块。

2.如权利要求1所述的模块，特征在于，其适于作为源模块(23)向最近的槽(1d)以及次最近的槽(1c)传输信号。

3.如权利要求1所述的模块，特征在于，其被配置为根据模块(21；22)的宽度接收来自于底板的最近的槽(1a)或次最近的槽(1b)的信号。

4.如权利要求1所述的模块，特征在于，其包括具有嵌入式驱动器的现场可编程门阵列FPGA，用于低压差分信号发送LVDS。

5.一种用于IED的底板(1)，包括规则地隔开的槽(1a-1f)并适于容纳以及通过串行底板总线通信地互连如前面权利要求之一所述的多个硬件模块(20-24)，特征在于，底板包括两条信号路径(1bc，1ac；1ed，1fd)，该两条信号路径通向槽(1c；1d)并起始于最近的槽(1b；1e)和次最近的槽(1a；1f)。

6.如权利要求5所述的底板，特征在于，来自次最近的槽(1a)的信号路径包括分叉(10a)，另一信号路径(1ab)从该分叉(10a)通向最近的槽(1b)。

7.一种如权利要求5或6所述的底板和如权利要求14所述的硬件模块在变电站自动化的IED中的使用。

Images