CN101871110B - 电镀铜方法 - Google Patents

电镀铜方法 Download PDF

Info

Publication number
CN101871110B
CN101871110B CN2009100499926A CN200910049992A CN101871110B CN 101871110 B CN101871110 B CN 101871110B CN 2009100499926 A CN2009100499926 A CN 2009100499926A CN 200910049992 A CN200910049992 A CN 200910049992A CN 101871110 B CN101871110 B CN 101871110B
Authority
CN
China
Prior art keywords
seconds
amperes
electroplating
stage
time length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100499926A
Other languages
English (en)
Other versions
CN101871110A (zh
Inventor
徐俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100499926A priority Critical patent/CN101871110B/zh
Publication of CN101871110A publication Critical patent/CN101871110A/zh
Application granted granted Critical
Publication of CN101871110B publication Critical patent/CN101871110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供一种电镀铜方法,包括初始化、填洞和过量电镀三个阶段,整个电镀过程的晶圆的转速范围为10圈/分钟至14圈/分钟;所述填洞阶段包括两个步骤,第一步骤的电镀电流范围为6.5安培至7安培;第二步骤的电镀电流范围为13安培至14安培。本发明能有效地减少电镀铜过程中在铜的内部混杂的有机物的含量,减少铜内部产生的空洞,最终提高产品电性方面的性能。

Description

电镀铜方法
技术领域
本发明属于一种半导体工艺,尤其涉及一种电镀铜方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件的线宽特征尺寸已经进入深亚微米结构。为提高芯片的运算速度,需要有效的降低阻抗所造成的时间延迟。因此,在半导体器件中大多使用低介电常数材料,以及广泛使用金属铜作为电导线,电导线通常是以电镀铜沉积的方法来形成的,电镀铜在进行沉积的过程中,根据所采用的电镀电流的不同,工艺分成三个阶段,即初始化、填洞和过量电镀。三个阶段的电镀电流分别为:初始化阶段:电镀电流4.5安培;填洞阶段:电镀电流6.75安培;过量电镀阶段:电镀电流40.5安培。三个阶段的时间和晶圆的转速值分别为:初始化阶段:持续时间5.5秒,晶圆的转速90圈/分钟;填洞阶段:持续时间45秒,晶圆的转速90圈/分钟;过量电镀阶段:持续时间25秒,晶圆的转速12圈/分钟。在电镀铜工艺完成之后便进行化学机械研磨(Chemical Mechanical Polish,CMP)工艺,CMP工艺是目前先进半导体制造中平坦化的关键技术,其包括利用研磨液(slurry)的机械性研磨作用和化学腐蚀作用。
在电镀铜所用的溶液中要放置添加剂,添加剂为有机物,在电镀过程中,有可能会被吸附到铜的内部,使得铜内部的晶格之间的空隙变大,这一现象在晶圆的转速越快时越明显,在电镀铜工艺完成之后到上研磨台进行研磨之前,往往需要等待一段时间,若是等待的时间过长,如等待时间超过8小时,用现有的电镀铜工艺,电镀好的晶圆所镀的铜内,便会出现许多空洞,这是因为晶圆经电镀后自我退火,使得铜内部原本电镀过程产生的晶格间的空隙越来越大;另外,从第二阶段填洞的电镀电流6.75安培一下子增加到第三阶段过量电镀的电镀电流40.5安培也不合适宜,电镀电流增加的幅度太大,容易在铜的内部出现不同层面铜的晶格不等的现象,晶格间易发生错位,容易混进有机物的杂质,从而产生细小的空洞。当铜内部存在多个小空洞时,在研磨完成之后,留下的便是坑坑洼洼的表面,这会影响到产品导电方面的性能,最终会影响产品的良率。
发明内容
为了解决以上所提到的电镀铜过程会在铜的内部产生多个空洞的问题,本发明提供一种在电镀铜过程能有效减少铜内部产生的空洞的方法。
为了达到上述目的,本发明提出一种电镀铜方法,包括初始化、填洞和过量电镀三个阶段,所述初始化、填洞和过量电镀三个阶段的晶圆的转速范围都为10圈/分钟至14圈/分钟;所述填洞阶段包括两个步骤,第一步骤的电镀电流范围为6.5安培至7安培;第二步骤的电镀电流范围为13安培至14安培。
可选的,所述第一步骤的电镀电流为6.75安培。
可选的,所述第二步骤的电镀电流为13.5安培。
可选的,所述初始化、填洞和过量电镀三个阶段的晶圆的转速相等。
可选的,所述初始化、填洞和过量电镀三个阶段的晶圆的转速都为12圈/分钟。
可选的,所述初始化阶段的电镀电流4.5安培,持续时间为5秒至6秒。
可选的,所述初始化阶段持续时间为5.5秒。
可选的,所述填洞阶段第一步骤的持续时间范围为55秒至60秒。
可选的,所述填洞阶段第一步骤的持续时间为57秒。
可选的,所述填洞阶段第二步骤的持续时间范围为8秒至10秒。
可选的,所述填洞阶段第二步骤的持续时间为9秒。
可选的,所述过量电镀阶段的电镀电流40.5安培,持续时间的范围为18秒至22秒。
可选的,所述过量电镀阶段持续时间为20秒。
本发明电镀铜方法的有益效果为:本发明降低了整个电镀过程的晶圆的转速,减少了杂质被吸附到铜的内部的可能性,而且在填洞阶段增加了一个电镀电流为13.5安培的步骤,避免了填洞阶段到过量电镀阶段电镀电流差异过大,保证了电镀过程中,晶圆上的铜的内部晶格大小相同,从而降低了在铜内部产生空洞的可能性。
附图说明
图1是本发明电镀铜方法的流程图。
具体实施方式
以下结合附图和具体实施方式对本发明电镀铜方法作进一步的详细说明。
首先请参考图1,图1是本发明电镀铜方法的流程图,从图上可以看到,电镀铜工艺包括三个阶段,分别为初始化阶段11、填洞阶段12和过量电镀阶段13,这三个阶段的划分依据最主要是根据电镀时候电镀电流的大小来划分的,现有技术中,三个阶段的电镀电流分别为:初始化阶段:电镀电流4.5安培;填洞阶段:电镀电流6.75安培;过量电镀阶段:电镀电流40.5安培。另外电镀的时间和电镀的晶圆的转速在各个阶段也不完全相同。
正如背景资料中所述,现有技术的初始化阶段和填洞阶段的晶圆的转速都达到了90圈/分钟,较快的晶圆的转速会增加电镀溶液中的作为添加剂的有机物进入晶圆上所电镀的铜的内部的可能性,使得铜的晶格间易出现空隙,试验结果显示,在由电镀完成到进入研磨机进行化学机械研磨的等待时间达到8小时以上时,电镀过铜的晶圆在此过程自我退火,之后再到化学机械研磨机台上进行研磨,铜的表面呈现出坑坑洼洼的现象。在本发明中,对晶圆的转速做了研究和改进,即在电镀铜的过程中,保持三个阶段的晶圆的转速为10圈/分钟至14圈/分钟,优选的,保持三个阶段的晶圆的转速相等,进一步的,保持晶圆的转速为12圈/分钟,晶圆的转速的降低可以大大减少有机物进入晶圆上所电镀的铜的内部的可能性,试验结果显示,在由电镀完成到进入研磨机进行化学机械研磨的等待时间超过24小时后,电镀过铜的晶圆在此过程自我退火,经研磨后观察,铜的表面比较平滑,坑坑洼洼的现象大为减少。两个试验结果做对比,可以很明显的看出,降低了晶圆的转速后的电镀铜工艺的效果要好于先前的工艺效果。
另外,现有技术中填洞阶段和过量电镀阶段之间的电镀电流差太大,或者说两个阶段之间的“电镀电流台阶”太高,由于两个阶段是连续性的,前后电镀电流差异较大会造成电镀的铜的内部不同的层面的晶格的大小不同,层面间晶格大小不同,容易使得层面间出现缝隙,从而增加电镀溶液中的作为添加剂的有机物进入晶圆上所电镀的铜的内部的可能性,从而出现上节所提到的铜的表面在研磨过后会呈现出坑坑洼洼的现象。在本发明中,填洞阶段包括两个步骤,第一步骤的电镀电流为6.75安培;第二步骤的电镀电流为13.5安培。这样相当于增加了一层“电镀电流台阶”,可以缓解上面提到的两个阶段之间的“电镀电流台阶”太高的问题。
本发明三个阶段的电镀电流分别为:初始化阶段:电镀电流4.5安培;填洞阶段:填洞阶段包括两个步骤,第一步骤的电镀电流范围为6.5安培至7安培,优选的,第一步骤的电镀电流为6.75安培;第二步骤的电镀电流范围为13安培至14安培,优选的,第二步骤的电镀电流为13.5安培;过量电镀阶段:电镀电流40.5安培。本发明三个阶段的晶圆的转速范围都为10圈/分钟至14圈/分钟,优选的,三个阶段的晶圆的转速相等,进一步的,三个阶段的晶圆的转速都为12圈/分钟。本发明三个阶段的时间分别为:初始化阶段:持续时间为5秒至6秒,优选的,所述初始化阶段持续时间为5.5秒;填洞阶段:所述填洞阶段第一步骤的持续时间范围为55秒至60秒,优选的,填洞阶段第一步骤的持续时间为57秒,所述填洞阶段第二步骤的持续时间范围为8秒至10秒,优选的,填洞阶段第二步骤的持续时间为9秒;过量电镀阶段:过量电镀阶段持续时间的为18秒至22秒,优选的,过量电镀阶段持续时间为20秒。时间设置的目的是使得电镀铜的工艺不因电镀电流和晶圆的转速的改变而受影响,可以顺利的完成。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。

Claims (9)

1.一种电镀铜方法,包括初始化、填洞和过量电镀三个阶段,其特征在于:所述初始化、填洞和过量电镀三个阶段的晶圆的转速范围都为10圈/分钟至14圈/分钟;所述初始化阶段的电镀电流为4.5安培,持续时间为5秒至6秒;所述填洞阶段包括两个步骤,第一步骤的电镀电流范围为6.5安培至7安培,第一步骤的持续时间范围为55秒至60秒;第二步骤的电镀电流范围为13安培至14安培,第二步骤的持续时间范围为8秒至10秒;所述过量电镀阶段的电镀电流40.5安培,持续时间的范围为18秒至22秒。
2.根据权利要求1所述的一种电镀铜方法,其特征在于所述第一步骤的电镀电流为6.75安培。
3.根据权利要求1所述的一种电镀铜方法,其特征在于所述第二步骤的电镀电流为13.5安培。
4.根据权利要求1所述的一种电镀铜方法,其特征在于所述初始化、填洞和过量电镀三个阶段的晶圆的转速相等。
5.根据权利要求4所述的一种电镀铜方法,其特征在于所述初始化、填洞和过量电镀三个阶段的晶圆的转速都为12圈/分钟。
6.根据权利要求1所述的一种电镀铜方法,其特征在于所述初始化阶段持续时间为5.5秒。
7.根据权利要求1所述的一种电镀铜方法,其特征在于所述填洞阶段第一步骤的持续时间为57秒。
8.根据权利要求1所述的一种电镀铜方法,其特征在于所述填洞阶段第二步骤的持续时间为9秒。
9.根据权利要求1所述的一种电镀铜方法,其特征在于所述过量电镀阶段持续时间为20秒。
CN2009100499926A 2009-04-24 2009-04-24 电镀铜方法 Active CN101871110B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100499926A CN101871110B (zh) 2009-04-24 2009-04-24 电镀铜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100499926A CN101871110B (zh) 2009-04-24 2009-04-24 电镀铜方法

Publications (2)

Publication Number Publication Date
CN101871110A CN101871110A (zh) 2010-10-27
CN101871110B true CN101871110B (zh) 2011-11-30

Family

ID=42996187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100499926A Active CN101871110B (zh) 2009-04-24 2009-04-24 电镀铜方法

Country Status (1)

Country Link
CN (1) CN101871110B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102154670B (zh) * 2011-03-17 2016-01-27 上海集成电路研发中心有限公司 电镀铜方法
CN103077923B (zh) * 2013-01-14 2015-06-17 武汉新芯集成电路制造有限公司 一种可避免空洞的电镀铜的方法
CN103123924B (zh) * 2013-01-28 2015-07-08 豪威科技(上海)有限公司 背照式cmos影像传感器的制造方法
CN105040059A (zh) * 2015-06-30 2015-11-11 苏州华日金菱机械有限公司 一种采用晶圆设备电镀铜的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6193859B1 (en) * 1997-11-13 2001-02-27 Novellus Systems, Inc. Electric potential shaping apparatus for holding a semiconductor wafer during electroplating
CN1530471A (zh) * 2003-03-10 2004-09-22 �����ɷ� 一种避免电镀沉积铜薄膜生成空穴的装置及其使用方法
CN101364542A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 半导体器件中铜的电镀方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6193859B1 (en) * 1997-11-13 2001-02-27 Novellus Systems, Inc. Electric potential shaping apparatus for holding a semiconductor wafer during electroplating
CN1530471A (zh) * 2003-03-10 2004-09-22 �����ɷ� 一种避免电镀沉积铜薄膜生成空穴的装置及其使用方法
CN101364542A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 半导体器件中铜的电镀方法

Also Published As

Publication number Publication date
CN101871110A (zh) 2010-10-27

Similar Documents

Publication Publication Date Title
CN101871110B (zh) 电镀铜方法
CN107665829B (zh) 晶圆混合键合中提高金属引线制程安全性的方法
US20140323018A1 (en) Polishing device for removing polishing byproducts
CN101602185B (zh) 碳化硅单晶表面多级化学机械抛光方法
CN103985668B (zh) 铜互连的制备方法
CN101471347B (zh) 半导体衬底、半导体衬底的制备方法及三维封装方法
US20030160326A1 (en) Method and structure to reduce defects in integrated circuits and substrates
CN110520975B (zh) 用于半导体封装处理的方法和设备
CN104934367A (zh) 一种铜互连的制备方法
Liu et al. An efficient and high quality chemical mechanical polishing method for copper surface in 3D TSV integration
CN102496598B (zh) 一种去除铜互连中阻挡层残留的方法
CN102154670B (zh) 电镀铜方法
CN100468694C (zh) 多晶硅自对准插塞的制作方法
Tan et al. Application of real-time Cu thickness profile control in Cu CMP
CN100373589C (zh) 一种在化学机械研磨中减少导体结构碟陷与侵蚀的方法
US20060246725A1 (en) Hardening of copper to improve copper CMP performance
CN103367240A (zh) 于穿硅通孔的背面薄化工艺中防止铜污染的方法
Chen et al. A review about the filling of TSV
CN101887864B (zh) 三维封装方法
CN110444470A (zh) 一种改善半导体器件内不同线宽电晶体栅极高度的方法
CN105983899A (zh) 化学机械研磨方法
CN107502935A (zh) 一种电镀铜的方法
CN103151303A (zh) 形成大马士革铜金属层的方法
US6777807B1 (en) Interconnect integration
CN104851838A (zh) 一种半导体器件表面厚度均一化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant