CN101860894A - 一种移动终端处理器间通讯的系统、方法及移动终端 - Google Patents

Abstract

本发明适用于移动通信领域，提供了一种移动终端处理器间通讯的系统、方法及移动终端，包括第一处理器和第二处理器，所述系统还包括：多端口器件，具有多个上行通道和下行通道，分别与所述第一处理器和第二处理器连接，所述第一处理器通过所述多端口器件的通道中的下行通道发送数据至第二处理器，所述第一处理器通过所述多端口器件的通道中的上行通道接收第二处理器发送的数据。本发明，第一处理器和第二处理器通过多端口器件发送和接收数据，由于多端口器件设定有多通道，并且每个通道具备独立的读写操作，每个通道规定传送不同的内容，不需要经过复用和解复用处理，可以提高两个处理器之间数据传输的速度。

Description

一种移动终端处理器间通讯的系统、方法及移动终端

技术领域

本发明属于移动通信领域，尤其涉及一种移动终端处理器间通讯的系统、方法及移动终端。

背景技术

随着通信技术的飞速发展，无线数据传输速率已从过去2.5/2.75G移动终端的Kbps级发展到了目前采用3.5G高速下行链路分组接入技术(High SpeedDownlink Packet Access，HSPA)的移动终端的Mbps级。全球微波接入互通技术(World Interoperability for Microwave Access，WiMax)、3.9G技术(LongTerm Evolution，LTE)等目前正投入试用或正在研发的移动通信标准将进一步提高数据传输速率，要求智能移动终端的AP处理器和MODEM处理器之间进一步提高数据传输速率。目前的智能移动终端的AP处理器和MODEM处理器之间通信的硬件接口包括SPI、I2C、UART和USB，为了在同一硬件接口上同时支持语音、数据、MMS、AT指令等多种业务，两个处理器都通过07.10(图1中所示的四个通道)的复用协议，AP处理器和MODEM处理器间通过一个硬件接口同时建立一系列会话，会话数据流可承载各种数据，如指令、数据、短信、地址簿维护、电池状态、GPRS等，发送端通过不同的虚拟的逻辑通道承载不同的数据，接收端按照协议来分别判断和处理数据。

现有的AP处理器和MODEM处理器间的通讯方法具有以下缺点：

1、目前的硬件接口速度慢，功耗高，睡眠逻辑控制复杂。

SPI接口能支持20Mbps以上的数据传输速率，没有统一的规范，一般可支持约16Mbps的数据传输速率。这导致不同基带处理器上不同的SPI接口会对设计人员提出不同的挑战，难以将两个不同基带处理器成功配对，以实现最佳SPI速度。

I2C规范提出了吞吐量高达3.4Mbps的高速模式，但目前可用的大多数设备只能支持400Kbps到1Mbps的数据传输速率。I2C对目前的通信需求来说太慢了。

UART的典型数据传输速率约为1.5Mbps，而高速UART则支持高达5Mbps的速率。显然这种数据传输速率还是不能满足高带宽处理器间通信的要求。

USB接口：FS-USB的最大数据传输速率为12Mbps，由于USB协议本身的数据包开销较高，其实际吞吐量约为6Mbps。USB连接技术不能满足HSPA移动终端的数据传输速率要求，而且USB功耗比较大。

以上四种接口就较慢网络上的文本消息和简单的数据传输而言，基本还算够用。但是，由于HSPA移动终端的数据传输速度可达14.4Mbps，甚至更高，以上这些目前流行的接口将难以以高效、最佳的方式支持所需吞吐量。

2、由于采用复用技术，AP处理器的复用驱动需要将原始数据包发送给硬件接口驱动，最后发送给MODEM处理器，MODEM处理器经过解复用，区分是命令、数据或语音等后才能处理。反过来，AP处理器接收数据也需要同样经过同样的处理，导致专用CPU资源增加，AP处理器和MODEM处理器之间的数据传输速率直接下降。

发明内容

本发明的目的在于提供一种移动终端处理器间通讯的系统，旨在解决现有技术提供的硬件接口难以以高效、最佳的方式支持HSPA移动终端所需吞吐量以及AP处理器和MODEM处理器之间数据传输速率下降的问题。

本发明是这样实现的，一种移动终端处理器间通讯的系统，包括第一处理器和第二处理器，所述系统还包括：

多端口器件，具有多个上行通道和下行通道，分别与所述第一处理器和第二处理器连接，所述第一处理器通过所述多端口器件的通道中的下行通道发送数据至第二处理器，所述第一处理器通过所述多端口器件的通道中的上行通道接收第二处理器发送的数据。

本发明的另一目的在于提供一种移动终端，所述移动终端包括如上所述的移动终端处理器间通讯的系统。

本发明的另一目的在于提供一种利用如上所述的系统实现移动终端处理器间通讯的方法，所述方法包括下述步骤：

第一处理器通过多端口器件的通道中的下行通道发送数据至第二处理器；

第一处理器通过多端口器件的通道中的上行通道接收第二处理器发送的数据。

本发明的另一目的在于提供一种处理器，所述处理器包括：

应用层和驱动层；

所述应用层包括：

写数据指令发送单元，用于接收输入的发送下行数据的指令，并根据所述指令向驱动层发送向接收数据的处理器写数据的指令；

所述驱动层包括：

信号量获取单元，用于根据接收到的向接收数据的处理器写数据的指令向多端口器件发送获取下行信号量的指令，从多端口器件获取下行信号量；

数据写入单元，用于当成功获取下行信号量后，向多端口器件的缓存写入数据；

中断信号发送单元，用于向接收数据的处理器发送读取数据的中断信号。

本发明的另一目的在于提供一种处理器，所述处理器包括：

应用层、驱动层和中断服务模块；

所述中断服务模块，用于接收数据发送方的处理器发送的中断信号；

所述应用层包括：

数据读取单元，用于从驱动层的缓冲区中读取数据；

所述驱动层包括：

中断信号量接收单元，用于接收所述中断处理模块发送的中断信号量；

上行信号量获取单元，用于接收到中断信号量后，向多端口器件发送获取上行信号量的指令，从多端口器件获取上行信号量；

数据读取单元，用于当成功获取上行信号量后，从多端口器件的缓存读取数据并存入驱动层的缓冲区中。

在本发明中，第一处理器通过多端口器件的通道中的下行通道发送数据至第二处理器，也可以通过多端口器件的通道中的上行通道接收第二处理器发送的数据，由于多端口器件设定有多通道，并且每个通道具备独立的读写操作，每个通道规定传送的内容(AT命令、VP、数据、USSD等)，不需要经过复用和解复用处理，可以提高两个处理器之间数据传输的速度。

附图说明

图1是现有技术提供的移动终端的AP处理器和MODEM处理器之间通过普通硬件接口通信时所使用的通道示意图；

图2是本发明实施例提供的实现移动终端处理器间通讯的系统的结构框图；

图3是本发明实施例提供的实现移动终端处理器间通讯的系统进行数据传输的示意图；

图4是本发明实施例提供的移动终端处理器间通讯时发送下行数据的方法的流程图；

图5是本发明实施例提供的移动终端处理器间通讯时接收上行数据的方法的流程图；

图6是本发明实施例提供的通过多端口器件实现移动终端的AP处理器和MODEM处理器之间通信时所使用的通道示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

在本发明实施例中，第一处理器通过多端口器件的通道中的下行通道发送数据至第二处理器，也可以通过多端口器件的通道中的上行通道接收第二处理器发送的数据，由于多端口器件设定有多通道，并且每个通道具备独立的读写操作，每个通道规定传送的内容(AT命令、VP、数据、USSD等)，不需要经过复用和解复用处理，可以提高两个处理器之间数据传输的速度。

图2为本发明实施例提供的实现移动终端处理器间通讯的系统的结构图，为了便于说明，仅示出了本发明实施例相关的部分，其中，该系统可以是内置于移动终端的软件单元，硬件单元或者软硬结合的单元。其中，该系统包括：第一处理器1、多端口器件2和第二处理器3。其中，在本实施例中，第一处理器1是AP处理器，第二处理器2是MODEM处理器。

其中，多端口器件2具有两套或多套完全独立的数据线、地址线、读/写控制线，允许多个处理器对多端口器件2中的存储器的同一单元进行同时存取，并且具有多套完全独立的中断逻辑来实现处理器之间的握手控制信号，另外，还具有独立的“忙”逻辑，保证处理器间同时对同一单元进行读/写操作的正确性，此外，多端口器件的兼容性强，读/写时序与普通单端口器件的存储器完全一样，存取速度完全满足各种处理器的要求。

多端口器件2可以采用DPRAM等。

具体的多端口器件2采用多通道技术实现：

将多端口的RAM或SPRAM，划分为多个通道，各个通道的作用如下：系统参数区、AT指令通道、VP通道、两个数据通道、非结构化补充数据业务(Unstructured Supplementary Service Data，USSD)通道等，各个通道互相独立，具体的多端口器件的多通道进行数据传输时的方法如图3所示。其中，AP处理器可以通过通道中的下行通道发送数据至MODEM处理器，也可以通过通道中的上行通道接收MODEM处理器发送的数据。

其中，第一处理器1包括：应用层11和驱动层12。

其中，应用层11包括：写数据指令发送单元111。

写数据指令发送单元111用于在发送数据时，接收输入的发送下行数据的指令，根据该指令向驱动层发送向对端的处理器写数据的指令。

其中，驱动层12包括：信号量获取单元121、数据写入单元122、中断信号发送单元123。

信号量获取单元121用于根据接收到的向对端的处理器写数据的指令向多端口器件发送获取下行信号量的指令，从多端口器件获取下行信号量。

数据写入单元122用于当获取下行信号量成功后，向多端口器件的缓存写入数据。作为本发明的一个实施例，预先将多端口器件的下行缓存设计成多个大小相等块，每个块的大小足以容纳最大的下行数据帧，系统上电时，第一处理器的驱动层向多端口器件的控制区写入空闲块数。当第一处理器向多端口器件的缓存写数据时，首先通过第一处理器的驱动层向多端口器件获取下行多端口器件的信号量，如果获取失败，当前线程睡眠10ms，直至获取成功为止，当成功获取信号量后，从多端口器件的控制区读取当前下行剩余块数，如果剩余块数为0，则释放信号量，同时控制写线程睡眠10ms，直至有剩余块可用，然后将当前帧写入空闲块，同时更新写指针和剩余块数，释放信号量，同时向对端的处理器发送读取数据的邮箱中断。

中断信号发送单元123用于向对端的处理器发送读取数据的中断信号。作为本发明的一个实施例，处理器的驱动层向对端的处理器发送读取数据的中断信号，该中断可以是邮箱中断，也可以是外部中断。

作为本发明的一个优选实施例，驱动层还包括：下行信号量释放单元，该单元用于当向多端口器件的缓存写入数据成功后，释放获取的下行信号量。

作为本发明的另一个优选实施例，驱动层还包括：当前写信息写入单元，该单元用于向多端口器件的缓存写完数据后，写当前信息至处理器的应用层的控制区，其中，当前信息包括写入数据的长度，写入的数据在多端口器件的缓存中的存储位置等信息。

其中，第二处理器3包括：应用层31、驱动层32和中断服务模块33。

其中，应用层31包括：数据读取单元311，该数据读取单元311用于在接收数据时，从驱动层的缓冲区中读取数据。

其中，驱动层32包括：中断信号量接收单元321、上行信号量获取单元322和数据读取单元323。

中断信号量接收单元321用于接收到中断处理模块33发送的中断信号量。

上行信号量获取单元322用于接收到中断信号量后，向多端口器件发送获取上行信号量的指令，从多端口器件获取上行信号量。

数据读取单元323用于当获取上行信号量成功后，从多端口器件的缓存读取数据并存入驱动层的缓冲区中。作为本发明的一个实施例，当处理器接收到对端处理器发送的上行数据帧中断信号(读取数据的中断信号)时，处理器的中断服务模块向处理器的驱动层的接收线程发送中断信号量，接收线程获取到该中断信号量后，开始获取多端口器件的上行信号量，获取成功后，在确认接收缓存非满和多端口器件的上行数据缓存非空时，取得上行缓存里的数据帧数(非空闲块数)，然后循环将这些数据读入处理器的驱动层的缓存区，同时更新处理器的应用层的控制区读指针和空闲块数。

作为本发明的另一个优选实施例，驱动层还包括：上行信号量释放单元，该单元用于当从多端口器件的缓存中读取数据成功后，释放获取的上行信号量，这样，一次读取过程完成。

作为本发明的另一个优选实施例，驱动层还包括：当前读信息写入单元，该单元用于当处理器的应用层的读线程读取完驱动层的缓冲区中的数据后，写当前信息至处理器的应用层的控制区，其中，当前信息包括读取的数据的长度，读取的数据在处理器的应用层的缓存中的存储位置等信息。

中断服务模块33用于接收对端处理器发送的中断信号，该中断可以是邮箱中断，也可以是外部中断。

另外，作为本发明的一个优选实施例，第一处理器1和第二处理器3采用多处理器分别睡眠机制，当移动终端系统上电或唤醒后，启动一预先设置的时间，比如2s的通信口睡眠超时定时器，当2s内有数据收发时，重启定时器；当2s内无数据收发，定时器超时，在超时函数里设置通信口空闲标志，即通信口的睡眠条件满足，处理器进入睡眠状态，当系统其它部分也满足睡眠条件时，系统即进入睡眠状态。

图4是本发明实施例提供的第一处理器向第二处理器发送数据的方法的流程图，详述如下：

在步骤S401中，第一处理器的应用层接收输入的发送下行数据的指令，根据该指令向驱动层发送向对端的第二处理器写数据的指令。

在步骤S402中，第一处理器的驱动层根据接收到的向对端的第二处理器写数据的指令向多端口器件发送获取下行信号量的指令，从多端口器件获取下行信号量。

在步骤S403中，当获取下行信号量成功后，第一处理器的驱动层向多端口器件的缓存写入数据。

作为本发明的一个实施例，预先将多端口器件的下行缓存设计成多个大小相等块，每个块的大小足以容纳最大的下行数据帧，系统上电时，第一处理器的驱动层向多端口器件的控制区写入空闲块数。当第一处理器向多端口器件的缓存写数据时，首先通过第一处理器的驱动层向多端口器件获取下行多端口器件的信号量，如果获取失败，当前线程睡眠10ms，直至获取成功为止，当成功获取信号量后，从多端口器件的控制区读取当前下行剩余块数，如果剩余块数为0，则释放信号量，同时控制写线程睡眠10ms，直至有剩余块可用，然后将当前帧写入空闲块，同时更新写指针和剩余块数，释放信号量，同时向对端的第二处理器发送读取数据的邮箱中断。其中，步骤S301、步骤S302和步骤S303是第一处理器向多端口器件的缓存写入数据的过程，第一处理器每次向多端口器件的缓存写入一帧数据。

在步骤S404中，第一处理器的驱动层向对端的第二处理器发送读取数据的中断信号。

作为本发明的一个实施例，第一处理器的驱动层向对端的第二处理器发送读取数据的中断信号，该中断可以是邮箱中断，也可以是外部中断。作为本发明的一个优选实施例，在步骤S404之前，还包括下述步骤：当向多端口器件的缓存写入数据成功后，第一处理器的驱动层释放获取的下行信号量。

作为本发明的另一个实施例，在步骤S404之后，还包括下述步骤：第一处理器的驱动层写当前信息至第一处理器的应用层的控制区，其中，当前信息包括写入数据的长度，写入的数据在多端口器件的缓存中的存储位置等信息。

图5是本发明实施例提供的第二处理器接收第一处理器发送的数据的方法的流程图，详述如下：

在步骤S501中，第二处理器的中断服务模块接收第一处理器发送的上行数据帧中断信号。

在步骤S502中，当第二处理器的中断服务模块接收到第一处理器发送的上行数据帧中断信号时，向第二处理器的驱动层的接收线程发送中断信号量。

在步骤S503中，第二处理器的驱动层的接收线程接收到中断信号量后，向多端口器件发送获取上行信号量的指令，从多端口器件获取上行信号量。

在步骤S504中，当获取上行信号量成功后，第二处理器的驱动层从多端口器件的缓存读取数据并存入驱动层的缓冲区中。

作为本发明的一个实施例，当第二处理器的中断服务模块接收到第一处理器发送的上行数据帧中断信号(读取数据的中断信号)时，在第二处理器的中断服务模块向第一处理器的驱动层的接收线程发送中断信号量，接收线程获取到该中断信号量后，开始获取多端口器件的上行信号量，获取成功后，在确认接收缓存非满和多端口器件的上行数据缓存非空时，取得上行缓存里的数据帧数(非空闲块数)，然后循环将这些数据读入第二处理器的驱动层的缓存区，同时更新第二处理器的应用层的控制区读指针和空闲块数。

作为本发明的一个优选实施例，当从多端口器件的缓存中读取数据成功后，第二处理器的驱动层释放获取的上行信号量，这样，一次读取过程完成。

在步骤S505中，当数据成功存入驱动层的缓冲区后，第二处理器的应用层的读线程从驱动层的缓冲区中读取数据。

作为本发明的一个实施例，当从多端口器件读取的数据存入驱动层的缓冲区中之后，第二处理器的应用层的读线程从驱动层的缓冲区中读取数据。作为本发明的一个优选实施例，当第二处理器的应用层的读线程读取完驱动层的缓冲区中的数据后，第二处理器的驱动层写当前信息至第一处理器的应用层的控制区，其中，当前信息包括读取的数据的长度，读取的数据在第二处理器的应用层的缓存中的存储位置等信息。

在本发明实施例中，采用多端口器件实现AP处理器和MODEM处理器之间的互连机制，能支持两者之间的高速数据传输，而且也有助于降低处理器间通信的功耗。其中，多端口器件的存储器的存取时间仅为40ns，能支持高达400Mbps的数据传输速度，这不仅足以满足目前HSPA移动终端要求，而且还为今后吞吐量需求的进一步提升奠定了坚实的基础(比方说LTE标准)。随着移动终端方面技术的日益复杂，处理器间传输的数据量肯定会不断加大，利用多端口互连技术，移动终端的设计人员将不再被处理器间通信瓶颈的问题所困扰。

多端口器件设定有多通道，并且每个通道具备独立的读写操作，每个通道规定传送不同的内容(AT命令、VP、数据、USSD等)，不需要经过复用和解复用处理(如图6所示)，可以提高两个处理器之间的速度。多端口互连技术不仅能支持当前移动终端设计方案的高带宽与低功耗要求，采用多通道技术，可以进一步提高数据速率，帮助设计人员灵活地推出成本更低、质量更高、上市速度更快的移动终端。除了高速之外，低功耗也是本发明的特点。如果在整个数据传输过程中两个基带处理器都要求保持工作状态(如SPI、UART、I2C或USB一样)，那么肯定会影响电池使用寿命。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种移动终端处理器间通讯的系统，包括第一处理器和第二处理器，其特征在于，所述系统还包括：

多端口器件，具有多个上行通道和下行通道，分别与所述第一处理器和第二处理器连接，所述第一处理器通过所述多端口器件的通道中的下行通道发送数据至第二处理器，所述第一处理器通过所述多端口器件的通道中的上行通道接收第二处理器发送的数据。

2.如权利要求1所述的系统，其特征在于，所述第一处理器包括：

应用层和驱动层；

所述应用层包括：

写数据指令发送单元，用于接收输入的发送下行数据的指令，并根据所述指令向驱动层发送向第二处理器写数据的指令；

所述驱动层包括：

信号量获取单元，用于根据接收到的向第二处理器写数据的指令向多端口器件发送获取下行信号量的指令，从多端口器件获取下行信号量；

数据写入单元，用于当获取下行信号量成功后，向多端口器件的缓存写入数据；

中断信号发送单元，用于向第二处理器发送读取数据的中断信号。

3.如权利要求1所述的系统，其特征在于，所述第二处理器包括：

应用层、驱动层和中断服务模块；

所述中断服务模块，用于接收第一处理器发送的中断信号；

所述应用层包括：

数据读取单元，用于从驱动层的缓冲区中读取数据；

所述驱动层包括：

中断信号量接收单元，用于接收所述中断处理模块发送的中断信号量；

上行信号量获取单元，用于接收到中断信号量后，向多端口器件发送获取上行信号量的指令，从多端口器件获取上行信号量；

数据读取单元，用于当成功获取上行信号量后，从多端口器件的缓存读取数据并存入驱动层的缓冲区中。

4.如权利要求2所述的系统，其特征在于，所述第一处理器的驱动层还包括：

下行信号量释放单元，用于当向多端口器件的缓存成功写入数据后，释放获取的下行信号量。

5.如权利要求2所述的系统，其特征在于，所述第一处理器的驱动层还包括：

当前写信息写入单元，用于当向多端口器件的缓存写数据成功后，写当前信息至处理器的应用层的控制区。

6.如权利要求3所述的系统，其特征在于，所述第二处理器的驱动层还包括：

上行信号量释放单元，用于当从多端口器件的缓存中读取数据成功后，释放获取的上行信号量。

7.如权利要求3所述的系统，其特征在于，所述第二处理器的驱动层还包括：

当前读信息写入单元，用于当第二处理器的应用层的读线程读取完驱动层的缓冲区中的数据后，写当前信息至第二处理器的应用层的控制区。

8.一种移动终端，其特征在于，所述移动终端包括如权利要求1至7任一项所述的移动终端处理器间通讯的系统。

9.一种利用如权利要求1至7任一项所述的系统实现移动终端处理器间通讯的方法，其特征在于，所述方法包括下述步骤：

第一处理器通过多端口器件的通道中的下行通道发送数据至第二处理器；

第一处理器通过多端口器件的通道中的上行通道接收第二处理器发送的数据。

10.如权利要求9所述的方法，其特征在于，所述第一处理器通过多端口器件的通道中的下行通道发送数据至第二处理器的步骤具体为：

第一处理器的应用层接收输入的发送下行数据的指令，并根据所述指令向驱动层发送向第二处理器写数据的指令；

第一处理器的驱动层根据接收到的第二处理器写数据的指令向多端口器件发送获取下行信号量的指令，从多端口器件获取下行信号量；

当获取下行信号量成功后，第一处理器的驱动层向多端口器件的缓存写入数据；

当写入数据成功后，第一处理器的驱动层向第二处理器发送读取数据的中断信号。

11.如权利要求9所述的方法，其特征在于，所述第一处理器通过多端口器件的通道中的上行通道接收第二处理器发送的数据的步骤具体为：

第一处理器的中断服务模块接收第二处理器发送的读取数据的中断信号；

第一处理器的中断服务模块向第一处理器的驱动层的接收线程发送中断信号量；

第一处理器的驱动层的接收线程接收到中断信号量后，向多端口器件发送获取上行信号量的指令，从多端口器件获取上行信号量；

当成功获取上行信号量后，第一处理器的驱动层从多端口器件的缓存读取数据并存入驱动层的缓冲区中；

当数据成功存入驱动层的缓冲区后，第一处理器的应用层的读线程从驱动层的缓冲区中读取数据。

12.如权利要求10所述的方法，其特征在于，在所述第一处理器的驱动层向第二处理器发送读取数据的中断信号的步骤之前，所述方法还包括下述步骤：

当向多端口器件的缓存成功写入数据后，第一处理器的驱动层释放获取的下行信号量。

13.如权利要求10所述的方法，其特征在于，在所述第一处理器的驱动层向第二处理器发送读取数据的中断信号的步骤之后，所述方法还包括下述步骤：

第一处理器的驱动层写当前信息至处理器的应用层的控制区。

14.如权利要求11所述的方法，其特征在于，在所述第一处理器的应用层的读线程从驱动层的缓冲区中读取数据的步骤之前，所述方法还包括下述步骤：

当从多端口器件的缓存中读取数据成功后，第一处理器的驱动层释放获取的上行信号量。

15.如权利要求11所述的方法，其特征在于，在所述第一处理器的应用层的读线程从驱动层的缓冲区中读取数据的步骤之后，所述方法还包括下述步骤：

当第一处理器的应用层的读线程读取完驱动层的缓冲区中的数据后，第一处理器的驱动层写当前信息至第一处理器的应用层的控制区。

Images