CN101847969A - D类放大器电路 - Google Patents

D类放大器电路 Download PDF

Info

Publication number
CN101847969A
CN101847969A CN201010148905.5A CN201010148905A CN101847969A CN 101847969 A CN101847969 A CN 101847969A CN 201010148905 A CN201010148905 A CN 201010148905A CN 101847969 A CN101847969 A CN 101847969A
Authority
CN
China
Prior art keywords
signal
pulse
triangular
width
pulse signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010148905.5A
Other languages
English (en)
Inventor
辻信昭
川合博贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN101847969A publication Critical patent/CN101847969A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2173Class D power amplifiers; Switching amplifiers of the bridge type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/03Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/351Pulse width modulation being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/384Amplifier without output filter, i.e. directly connected to the load

Abstract

本发明涉及D类放大器电路。一种D类放大器电路包括信号生成部,该信号生成部基于输入信号生成第一脉冲宽度调制信号和第二脉冲宽度调制信号。当输入信号的电平是零时,信号生成部生成:第一脉冲宽度调制信号,其包括重复的具有宽的宽度的第一宽宽度脉冲信号部分和重复的具有比第一宽宽度脉冲信号的宽的宽度窄的窄的宽度的第一窄宽度脉冲信号部分;和第二脉冲宽度调制信号,其包括重复的具有窄的宽度的第二窄宽度脉冲信号部分和重复的具有比第二窄宽度脉冲信号部分的窄的宽度宽的宽的宽度的第二宽宽度脉冲信号部分。

Description

D类放大器电路
技术领域
本发明涉及一种D类放大器电路
背景技术
D类放大器电路将输入信号转换为具有恒定幅度的脉冲宽度调制信号并且放大功率。例如,D类放大器电路用于音频信号的功率放大。D类放大器电路二元操作并且因此能够显著减少晶体管的损耗。而且,D类放大器电路具有如下优点,即其具有高于线性放大器的效率,而与输入信号的幅度是大还是小无关。
D类放大器电路包括:例如,用于对输入信号进行积分的积分电路;用于在积分电路的输出信号和预定的三角波信号之间进行比较的比较电路;以及,用于输出基于比较电路而进行脉冲宽度调制的脉冲宽度调制信号的脉冲宽度放大器。脉冲宽度放大器的输出信号被反馈到积分电路的输入中。脉冲宽度放大器的输出信号通过由线圈、电容器等构成的低通滤波器并且变为用于驱动扬声器等的负载的模拟信号。
作为D类放大器电路,例如,如专利文献1和2中公开的那些D类放大器电路是已知的。
[专利文献1]JP-A-2006-42296
[专利文献2]US-B-7339425
顺便提及,在如上文所述的该D类放大器电路中,低通滤波器变为功率损耗的因素。而且,低通滤波器的存在阻碍整体设备的小型化、精简、成本降低等。到目前为止,已提出了试图回避滤波器中的损耗和规模扩大的D类放大器电路(参考专利文献1)或者不需要滤波器的D类放大器电路(参考专利文献2)。然而,特别地,后者常常涉及出现失真等各种缺陷并且仍未提供完全理想的技术。
例如,为了实现滤波器少的配置,可以使用具有如三角波信号的从正峰到负峰的垂直改变的锯齿波形的设备或者可以执行适当地移位脉冲宽度调制信号的相位作为差动信号等的操作。然而,根据前者,存在对于出现与具有无限倾斜的改变部分相对应的失真的忧虑;根据后者,存在担心出现因相位混乱引起的各种缺陷的必要。
发明内容
本发明的目的在于提供一种能够解决上述问题中的至少一些并且优选地实现滤波器少的配置等的D类放大器电路。
为了实现上述目的,根据本发明,提供了一种D类放大器电路,包括:
信号生成部,所述信号生成部基于输入信号生成第一脉冲宽度调制信号和第二脉冲宽度调制信号,
其中当输入信号的电平是零时,信号生成部生成:
第一脉冲宽度调制信号,所述第一脉冲宽度调制信号具有重复的第一宽宽度脉冲信号部分和重复的第一窄宽度脉冲信号部分,所述第一宽宽度脉冲信号部分具有宽的宽度,所述第一窄宽度脉冲信号部分具有比所述第一宽宽度脉冲信号的宽宽度更窄的窄宽度;以及
第二脉冲宽度调制信号,所述第二脉冲宽度调制信号具有重复的第二窄宽度脉冲信号部分和重复的第二宽宽度脉冲信号部分,所述第二窄宽度脉冲信号部分具有窄的宽度,所述第二宽宽度脉冲信号部分具有比所述第二窄宽度脉冲信号部分的窄宽度更宽的宽宽度;
其中所述第二窄宽度脉冲信号部分的上升时间点出现在所述第一宽宽度脉冲信号部分的上升时间点之后,并且所述第二窄宽度脉冲信号部分的下降时间点出现在所述第一宽宽度脉冲信号部分的下降时间点之前;以及
其中所述第一窄宽度脉冲信号部分的上升时间点出现在所述第二宽宽度脉冲信号部分的上升时间点之后,并且所述第一窄宽度脉冲信号部分的下降时间点出现在所述第二宽宽度脉冲信号部分的下降时间点之前。
优选地,当输入信号的电平不是零时,所述第一宽宽度脉冲信号部分和所述第一窄宽度脉冲信号部分变窄,并且所述第二窄宽度脉冲信号部分和所述第二宽宽度脉冲信号部分变宽;或者所述第一宽宽度脉冲信号和所述第一窄宽度脉冲信号变宽,并且所述第二窄宽度脉冲信号部分和所述第二宽宽度脉冲信号部分变窄。
优选地,D类放大器电路进一步包括:运算部,所述运算部对通过组合所述输入信号和反馈信号而提供的复合信号进行积分并且输出积分信号,通过反馈所述第一脉冲宽度调制信号和第二脉冲宽度调制信号中的至少之一来提供所述反馈信号;以及三角波生成部,所述三角波生成部生成三角波信号。所述信号生成部基于所述积分信号和所述三角波信号之间的比较结果来生成所述第一和第二脉冲宽度调制信号。所述三角波信号具有与所述第一脉冲宽度调制信号和第二脉冲宽度调制信号相对应的第一三角波信号和第二三角波信号,并且所述第一三角波信号和第二三角波信号在形式上相互不同。
优选地,在第2n个时间点处,连接所述第一三角波信号中包含的高峰和低峰的线段的出现时间出现在连接所述第二三角波信号中包含的高峰和低峰的线段的出现时间之后,其中n是自然数。在第(2n+1)个时间点处,连接所述第一三角波信号中包含的高峰和低峰的所述线段的出现时间出现在连接所述第二三角波信号中包含的高峰和低峰的所述线段的出现时间之前。
优选地,所述第一三角波信号中包含的高峰和低峰按顺序重复值A2、B1、A1、B2、A2、B1、A1、B2、...(其中A1>A2>B2>B1)。所述第二三角波信号中包含的高峰和低峰按顺序重复值A1、B2、A2、B1、A1、B2、A2、B1...。所述第一三角波信号中具有值A2的峰的时间点与所述第二三角波信号中具有值A1的峰的时间点相同。所述第一三角波信号中的峰的出现间隔与所述第二三角波信号中的峰的出现间隔相同。
优选地,所述第一宽宽度脉冲信号的宽度中心点与所述第二窄宽度脉冲信号的宽度中心点相同。所述第一窄宽度脉冲信号的宽度中心点与所述第二宽宽度脉冲信号的宽度中心点相同。
此外,在说明书中的描述中,本发明的各种修改实施例提供的优点是显而易见的。
附图说明
通过参照附图详细描述本发明的优选示例性实施例,本发明的上述目的和优点将变得更加明显,其中:
图1是示出根据本发明的实施例的D类放大器电路的配置的框图;
图2示出了三角波生成部生成的三角波信号(TRIa和TRIb)、PWM信号生成部生成的第一和第二脉冲宽度调制信号(Pa和Pb)及其之间的差信号的输出信号(OUT)、以及通过输出信号流入图1中的扬声器的电流(lout)的波形示例;
图3详细地示出图2中的波形的示例;
图4是描述用于确定三角波信号的形式的优选条件的示意图;
图5示出了基于图2中的第一和第二脉冲宽度调制信号的当输入信号不是0时的第一和第二脉冲宽度调制信号的波形示例;
图6是示出根据本发明的另一实施例的D类放大器电路的配置的框图;并且
图7示出了图5中的脉冲信号生成电路生成的脉冲信号的波形示例。
具体实施方式
下文将参照图1讨论本发明的实施例:在附图(例如,还包含图2中的波形示例,等等)以及图1中,在适当的情况中,每个部件的尺寸比例可以不同于实际的比例。
如图1中所示,D类放大器电路100包括运算放大部10、三角波生成部30和PWM(脉冲宽度调制)信号生成部40。在该实施例中,例如,像正输入端子和负输入端子一样,响应于正和负,下标“a”和“b”被用于符号(附图标记)。然而,在该实施例的描述中,如果不需要在其之间进行区分,则可以省略符号的描述(例如,“三角波生成部30”是用于三角波生成部30a和30b的通用名称并且“积分信号X”(后面描述)是用于正侧积分信号Xa和负侧积分信号Xb的通用名称,等等)。
出于一般的观点,D类放大器电路100包括正输入端子和负输入端子以及正输出端子和负输出端子。输入信号Vin+被提供给正输入端子并且输入信号Vin-被提供给负输入端子。第一脉冲宽度调制信号Pa从正输出端子输出并且第二脉冲宽度调制信号Pb从负输出端子输出。即,输入信号Vin以不同输入格式给出。第一脉冲宽度调制信号Pa和第二脉冲宽度调制信号Pb被提供给扬声器70。
在运算放大部10中,输入信号Vin+经由电阻器12a被提供给全差动运算放大器11的正输入端子并且反馈信号FBa经由电阻器13a也被提供给全差动运算放大器11的正输入端子。另一方面,输入信号Vin-经由电阻器12b被提供给全差动运算放大器11的负输入端子并且反馈信号FBb经由电阻器13b也被提供给全差动运算放大器11的负输入端子。电阻器13a和13b用作运算放大部10中的输入电阻器。信号FBa和FBb中的反馈信号FBa具有通过电阻器51a和52a分压的电压。同样地,反馈信号FBb具有通过电阻器51b和52b分压的电压。
电容器14a被提供在全差动运算放大器11的负输出端子和正输入端子之间,并且电容器14b被提供在全差动运算放大器11的正输出端子和负输入端子之间。
因此,运算放大部10用作积分电路并且输出积分信号Xa和Xb,该积分电路用于分别组合输入信号Vin+和Vin-以及反馈信号FBa和FBb并且对它们进行积分。
三角波生成部30a和30b生成三角波信号TRIa和TRIb,每个三角波信号TRIa和TRIb均具有预定的幅度和预定的相位。三角波信号TRI的频率被设定为高于输入信号Vin+和Vin-的频率。
三角波生成部30a和30b生成不同的三角波。三角波生成部30a生成三角波信号TRIa,该三角波信号TRIa从一个时间点到另一个时间点的峰时间处的幅度不同或者具有适当调节的幅度。三角波生成部30b也生成与三角波信号TRIa相似的三角波信号TRIb。这些主题在后面详细进行描述。
PWM信号生成部40基于三角波信号TRI和积分信号X生成脉冲宽度调制的第一和第二脉冲宽度调制信号。
PWM信号生成部40具有比较器41和全桥电路60。积分信号X被提供给比较器41的正输入端子;另一方面,三角波信号TRI被提供给比较器41的负输入端子。比较器41生成比较信号,当积分信号X的电平超过三角波信号TRI的电平时该比较信号走高,并且当积分信号X的电平下降到低于三角波信号TRI的电平时该比较信号走低。
另一方面,全桥电路60由分别与比较器41a和41b相对应的两个半桥电路61a和61b构成。半桥电路61a具有由MOSFET(金属氧化物半导体场效应晶体管)等构成的两个开关;所述开关中的一个具有被设定为GND电位的一端和连接到所述开关中的另一个的一端的不同端。所述开关中的另一个的不同端被设定为Vdd电位。这些开关响应比较器41a的输出而打开/闭合。半桥电路61a的主题也适用于半桥电路61b。
下面将除了参照图1之外还参考图2~4讨论根据上述实施例的D类放大器电路100的功能、操作和优点。该实施例的特征在于下述状态中的操作,在该状态中输入信号Vin+和Vin-的电平是0,即,从扬声器70没有产生声音,并且因此描述将集中于这一点。
在该状态中,三角波生成部30a和30b生成如图2的顶部分处示出的三角波。在图中,实线表示由三角波生成部30a生成的三角波信号并且虚线表示由三角波生成部30b生成的三角波信号。如图中所示,三角波信号TRIa和TRIb在形式上相互不同。每个三角波信号TRIa和TRIb从一个时间点到另一个时间点的峰时间处的幅度不同。
即,三角波信号TRIa从图的左侧起按顺序取峰值A2、B1、A1、B2、A2、B1、...(在该实施例中,“峰”包含正侧峰和负侧峰)。定性地,可以认为,在将注意力集中于正侧和负侧中的任一侧时,该三角波信号是具有交替布置的较高峰和较低峰的信号(在图2中,如果将注意力集中于正侧,则峰被布置为A2、A1、A2、A1、...,并且如果将注意力集中于负侧,则峰被布置为B1、B2、B1、B2、...)其中A1>A2>B2>B1。
因此,可以认为,峰值A2、B1、A1和B2轮回的时间是三角波信号TRIa的一个周期。
当构成三角波信号TRIa的单位三角形在电平LQ处相交时形成沿电平LQ的三角形的边之间的宽度从一个单位三角形到另一个单位三角形而变化。例如,如图2中所示,在具有峰值A1的单位三角形中,当电平LQ与该三角形相交时的宽度是W1;在具有峰值A2的单位三角形中,当电平LQ与该三角形相交时的宽度是W2,其中由于A1>A2因此W1>W2。
该主题基本上也适用于三角波信号TRIb。然而,三角波信号TRIb从图2的左侧起按顺序取峰值A1、B2、A2、B1、A1、B2、...。
三角波信号TRIa和TRIb在形式上相互不同之处在于它们被异相地排列。即,如由上文给出的描述显而易见的,三角波信号TRIa采取峰值A2、B1、A1、B2、...的排列,而三角波信号TRIb采取峰值A1、B2、A2、B1、...的排列。因此,三角波信号TRIa被排列为与三角波信号TRIb相位相差半周期(这里提到的“周期”是基于上文所述的“一个周期”)。
然而,从三角波信号TRIa和TRIb的峰位置的观点,这两个信号并无不同。例如,在图2的最左侧,三角波信号TRIa的峰值是A2并且三角波信号TRIb的峰值是A1,并且因此在该意义上它们是不同的,但是它们在峰值出现的时间点上并无不同。形成三角波信号TRIa的正侧峰(即,具有值A2、A1、A2、A1、...的峰)之间的间隔和形成三角波信号TRIb的正侧峰(即,具有值A1、A2、A1、A2、...的峰)之间的间隔是相同的。对于负侧峰之间的间隔存在相似的情况。
这样,对于三角波信号TRIa和TRIb,可以认为:在一个时间点处三角波信号TRIa出现在三角波信号TRIb之后并且在下一时间点处(参看图2中的符号DL2)三角波信号TRIb出现在三角波信号TRIa之后。之后进行重复。
就此而言,在图2中的紧挨着符号DL1之前的时间点处(参看图2中的符号DL1p),三角波信号TRIa出现在三角波信号TRIb之前;在紧挨着符号DL2之前的时间点处(参看图2中的符号DL2p),三角波信号TRIa出现在三角波信号TRIb之后。
在该情况中,优选地,两个三角波信号TRIa和TRIb切换如上文所述关系的时间点(即,图2中两个三角波信号TRIa和TRIb的波形相互相交的点)存在于预定电平LQ上(如图2中所示)。
优选地,该三角波信号TRI可被确定为使得对于如图4中所示定义的三角形的面积S1、S2、S3、S4、...,满足S1+S3=S2+S4。在图4中,电平HL被给出为(A1+B1)/2。图4中示出的关系意味着,在一个周期中(参看图4中的符号P1),从电平HL观察的向上投影的单位三角形的面积之和(图4中S1和S3之和)等于向下投影的单位三角形的面积之和(图4中S2和S4之和)。
当前面参照图1描述的比较器41a和141b以及PWM信号生成部40基于具有该特征的三角波信号TRIa和TRIb操作时,最终,通过三角波信号TRIa和TRIb以及表示声信号的积分信号Xa和Xb之间的关系(还参看关于W1、W2、DL1、DL2等的描述),第一和第二脉冲宽度调制信号Pa和Pb被提供为具有如图2的第二和第三阶段处示出的波形的信号。即,第一脉冲宽度调制信号Pa是具有从图左侧起较窄宽度的脉冲和较宽宽度的脉冲的按顺序交替图案的信号,并且第二脉冲宽度调制信号Pb是具有从图左侧起的较宽宽度的脉冲和较窄宽度的脉冲的按顺序交替图案的信号。在该情况中,形成一部分第二脉冲宽度调制信号Pb的较窄宽度的脉冲信号的上升时间点出现在形成一部分第一脉冲宽度调制信号Pa的较宽宽度的脉冲信号的上升时间点之后。前者的下降时间点出现在后者的下降时间点之前。
参考图3详细地解释信号(TRIa、TRIb、Xa、Xb、Pa、Pb、OUT、lout)的波形之间的关系。在图3中,积分信号Xa和Xb的波形被添加到图2的上部阶段处所示的波形。由于图3的其它部分类似于图2中的部分,因此这里省略了图2和图3的相似部分的描述。
在图3中,在LQ电平附近,积分信号Xa和Xb在幅度上随时间上移位和下移位。即使与对角地下降到右侧(例如,范围B的附近)的三角波信号TRIa和TRIb相比,对角地上升到右侧(例如,在范围A的附近)的三角波信号TRIa和TRIb彼此靠得更近,由于范围A的附近的积分信号Xa和Xb的幅度值彼此不同,因此第一和第二脉冲宽度调制信号Pa和Pb中的一个的上升时间点相对于第一和第二脉冲宽度调制信号Pa和Pb中另一个的上升时间点是延迟的。因此,在范围A的附近输出正脉冲信号作为输出信号(OUT)。
另一方面,对角地下降到右侧(例如,范围B的附近)的三角波信号TRIa和TRIb的波形基本上彼此平行,这意味着,三角波信号TRIa和TRIb的波形在时间上移位。因为范围B附近的积分信号Xa和Xb的幅度值基本上彼此相同,因此第一和第二脉冲宽度调制信号Pa和Pb中的一个的下降时间点相对于第一和第二脉冲宽度调制信号Pa和Pb中另一个的下降时间点是基于范围B附近的三角波信号TRIa和TRIb的幅度值之间的差而被延迟的。因此,在范围B的附近输出正脉冲信号作为输出信号(OUT)。
在该示例中,在范围A和B的附近输出正脉冲信号作为输出信号(OUT)。然而可以基于三角波信号TRIa和TRIb的相位以及积分信号Xa和Xb的相位的状况(condition),来输出负脉冲信号作为输出信号(OUT)。
最后,根据第一和第二脉冲宽度调制信号Pa和Pb之间的差,提供如图2的第四阶段处所示的输出信号OUT。即,如果负侧上的第二脉冲宽度调制信号Pb的脉冲宽度比正侧上的第一脉冲宽度调制信号Pa的脉冲宽度宽,则输出信号OUT具有突出到负侧的脉冲;在相反的情况中,输出信号OUT具有突出到正侧的脉冲。
通过三角波信号TRIa和TRIb之间的关系(特别地,两个信号之间的峰位置匹配的关系),例如,第二脉冲宽度调制信号Pb中的一个脉冲宽度的中心和第一脉冲宽度调制信号Pa中的与之对应的一个脉冲宽度的中心匹配(参看图2中的符号Ct)。
由此以及关于上升时间点和下降时间点的条件,输出信号OUT中的上述“突出到负侧的脉冲”由以中心Ct为中心相互等间距隔开的两个脉冲构成,如图2中所示,并且“突出到正侧的脉冲”由相互等间距隔开的两个脉冲构成。最终,输出信号OUT变为具有两个负脉冲和两个正脉冲的交替图案的信号。这些脉冲的宽度和高度(施加的电压)全部相同。
已描述了当输入信号Vin+和Vin-是0时的操作。当输入信号Vin+和Vin-不是0时,例如,第一和第二脉冲宽度调制信号Pa和Pb变为如图5中所示的信号。图5的上部阶段示出了正侧上的输入信号Vin+为正的示例并且图5的下部阶段示出了负侧上的输入信号Vin-为正的示例。在前者的情况中(Vin+>Vin-),第一脉冲宽度调制信号Pa的脉冲宽度变得大于图2的第二阶段处的脉冲宽度,并且第二脉冲宽度调制信号Pb的脉冲宽度变得小于图2的第三阶段处的脉冲宽度。在后者的情况中(Vin+<Vin-),第一脉冲宽度调制信号Pa的脉冲宽度变得小于图2的第二阶段处的脉冲宽度,并且第二脉冲宽度调制信号Pb的脉冲宽度变得大于图2的第三阶段处的脉冲宽度。在以上两种情况的任一情况中,中心Ct未在第一和第二脉冲宽度调制信号Pa和Pb之间移位。这意味着,这两个信号(Pa和Pb)没有异相。
具有如上文所述的配置和功能的D类放大器电路100提供了如下优点:
该实施例的D类放大器电路100提供了如上文所述的输出信号OUT,由此如图2的底部分处示出的电流Iout流入扬声器70中。由于电流Iout在时间平均上变为0,因此未从扬声器70产生声音。如由上文给出的描述所见,这是在不需要用于第一和第二脉冲宽度调制信号Pa和Pb(参看图1)的低通滤波器的情况下实现的。
因此,根据该实施例,不需要安装滤波器,并且因此可以实现小型化、精简等。出于相同的原因,在该实施例中,不存在担心出现源于低通滤波器等的失真的必要。
就此而言,在该实施例中,为了提供如图2的第四阶段处示出的输出信号OUT,例如,不使用具有从正峰到负峰的垂直改变的锯齿波形的三角波信号,或者未执行使第一和第二脉冲宽度调制信号Pa和Pb的相位适当地移位等的操作。根据前者,存在出现与具有无限倾斜的改变部分相对应的失真的忧虑;根据后者,存在担心出现因相位混乱引起的各种缺陷的必要。
在这一点上,在该实施例中,如图2中所示,三角波信号TRI不具有特殊的形式并且上述信号基本上具有相同的周期(包含声时间;参看图5)。因此,根据该实施例,出现上述缺点的可能性是极低的。
尽管描述了根据本发明的实施例,但是应当理解,根据本发明的D类放大器电路100不限于上述特定实施例并且可以以各种修改方案来实施。
(1)该实施例已描述了假设三角波信号TRIa和TRIb采取如图2中所示的形式,但是本发明不限于该模式。取决于峰值、相位等各种观点的情况,三角波信号可以采取不同于图2中所示形式的任何形式。
(2)上述实施例的D类放大器电路100使用三角波信号TRI生成第一和第二脉冲宽度调制信号,但是本发明不限于该实施例。
例如,根据本发明的D类放大器电路还可以采用如图6中示出的形式。在图6中,D类放大器电路101包括脉冲信号生成电路92。
如通过与图1的比较而显而易见的,D类放大器电路101不包括D类放大器电路100所包括的三角波生成部30或比较器41。脉冲信号生成电路92替代了三角波生成部30等。
更具体地,脉冲信号生成电路92生成下述脉冲信号,该脉冲信号的输出脉冲宽度响应于积分信号Xa和Xb而按阶段变化。例如,图7示出了如何生成该脉冲信号。图7在顶部阶段处示出了输入信号Vin+和Vin-均为0(即,不存在声音或不存在信号时)的情况,在中部阶段处示出了输入信号Vin+>Vin-的情况,并且在底部阶段处示出了输入信号Vin+<Vin-的情况。在图中,例如,顶部阶段处的第二脉冲宽度调制信号Pb是OFF、...、OFF、ON、...、ON、OFF、...、OFF的脉冲信号,并且因此是具有脉冲宽度pw1的脉冲信号。
图7的中部阶段和底部阶段处示出的波形和图7的顶部阶段处示出的波形之间的关系基本上与图5和图2(第二阶段和第三阶段)之间的关系相同。
通过使用存储与积分信号Xa和Xb的状态相对应的ON/OFF布置状态的数据表格等,可以简单地生成如图7中示出的脉冲信号。当然,可以采用任何其他技术。
根据上述配置,同样显而易见的是,提供了的优点与上述实施例提供的优点没有本质不同。
如由上述配置的叙述显而易见的,本发明没有必要使用三角波生成部30等来生成如图2(或图5)的第二阶段和第三阶段处示出的第一和第二脉冲宽度调制信号Pa和Pb。简言之,在不存在声音时,如果第一脉冲宽度调制信号Pa是重复宽、窄、宽、窄、...的脉冲信号,并且第二脉冲宽度调制信号Pb是重复窄、宽、窄、宽、...的脉冲信号,并且因此提供如图2的第四部分处示出的每两个正脉冲和两个负脉冲构成的输出信号,则其处于本发明的范围内。
这里,上述实施例的细节总结如下。
根据本发明的一种D类放大器电路包括用于基于输入信号生成脉冲宽度调制信号的信号生成部。作为该脉冲宽度调制信号,当输入信号的电平是零时,信号生成部同时生成第一脉冲宽度调制信号和第二脉冲宽度调制信号,其中所述第一脉冲宽度调制信号具有第一宽宽度脉冲信号和第一窄宽度脉冲信号的重复,所述第一宽宽度脉冲信号具有宽的宽度,所述第一窄宽度脉冲信号具有比所述第一宽宽度脉冲信号的宽宽度更窄的窄宽度,所述第二脉冲宽度调制信号具有第二窄宽度脉冲信号和第二宽宽度脉冲信号的重复,所述第二窄宽度脉冲信号具有窄的宽度,所述第二宽宽度脉冲信号具有比所述第二窄宽度脉冲信号的窄宽度更宽的宽宽度。第二脉冲宽度调制信号中的第二窄宽度脉冲信号的上升时间点出现在第一脉冲宽度调制信号中的第一宽宽度脉冲信号的上升时间点之后,并且第二窄宽度脉冲信号的下降时间点出现在第一宽宽度脉冲信号的下降时间点之前,并且第一脉冲宽度调制信号中的第一窄宽度脉冲信号的上升时间点出现在第二脉冲宽度调制信号中的第二宽宽度脉冲信号的上升时间点之后,并且第一窄宽度脉冲信号的下降时间点出现在第二宽宽度脉冲信号的下降时间点之前。
根据本发明,第一脉冲宽度调制信号是具有宽宽度、窄宽度、宽宽度、窄宽度、...的脉冲串的信号,而第二脉冲宽度调制信号是具有窄宽度、宽宽度、窄宽度、宽宽度、...的脉冲串的信号。在该情况中,第二(或第一)脉冲宽度调制信号中的第二(或第一)窄宽度脉冲信号的上升时间点和下降时间点与第一(或第二)脉冲宽度调制信号中的第一(或第二)宽宽度脉冲信号具有如上所述的关系,并且因此如同第二(或第一)窄宽度脉冲信号落入第一(或第二)宽宽度脉冲信号中的情况下的第二(或第一)窄宽度脉冲信号和第一(或第二)宽宽度脉冲信号之间的关系成立。因此,如果获取第一和第二脉冲宽度调制信号之间的差,则宽宽度脉冲信号的本体被窄宽度脉冲信号截去并且仅保留宽宽度脉冲信号的两个末端部分。因此,最终,获得了两个脉冲。考虑到第一和第二脉冲宽度调制信号之一能够具有正极性并且另一个能够具有负极性,最终,由该差得到的信号变为具有突出到正侧的两个脉冲和突出到负侧的两个脉冲的交替图案的信号。
至少当输入信号的电平是0时,即当不存在声音或者不存在信号时,产生这样的信号。由于与信号相关的时变电流平均值是0并且因此例如,如果该信号被提供给作为负载的扬声器等,则出现无用的噪声、失真等的可能性几乎不存在。
本发明使得可以在不提供用于第一或第二脉冲宽度调制信号的滤波器等的情况下获得该优点。在本发明中,不存在或者几乎不存在如上文所述的缺陷的忧虑。
优选地,当输入信号的电平不是零时,第二窄宽度脉冲信号的宽度可以变窄并且第一宽宽度脉冲信号的宽度可以变宽。
根据上述配置,例如,如果根据本发明的D类放大器电路连接到作为负载的扬声器等,则可以适当地重现声音信号。
在该情况中,在第一(或第二)脉冲宽度调制信号中的第一(或第二)窄宽度脉冲信号和与之对应的第二(或第一)脉冲宽度调制信号中的第二(或第一)宽宽度脉冲信号中,优选地,前者的宽度中心点(即时间点)和后者的宽度中心点(即时间点)匹配。在这样做时,第一和第二脉冲宽度调制信号未被放置为异相。
优选地,D类放大器电路进一步包括运算部,所述运算部对通过组合所述输入信号和反馈信号而提供的复合信号进行积分并且输出积分信号;和三角波生成部,用于生成三角波信号。该复合信号是通过反馈第一和第二脉冲宽度调制信号中的至少之一来提供的。信号生成部可以基于积分信号和三角波信号之间的比较结果来生成脉冲宽度调制信号。三角波信号可以包含与第一和第二脉冲宽度调制信号相对应的第一和第二三角波信号,并且该第一和第二三角波信号在形式上可以不同。
根据该配置,通过第一三角波信号和与第一脉冲宽度调制信号(反馈信号)相对应的积分信号来生成第一脉冲宽度调制信号,并且通过第二三角波信号和与第二脉冲宽度调制信号(反馈信号)相对应的积分信号来生成第二脉冲宽度调制信号。在该形式中,第一和第二三角波信号在形式上不同,从而可以适当地生成上文所述的如宽、窄、宽、窄、...或窄、宽、窄、宽、...的第一和第二脉冲宽度调制信号。
在本发明的D类放大器电路中,在第2n(其中n是自然数)个时间点处,连接第一三角波信号中包含的高峰和低峰的线段可以出现在连接第二三角波信号中包含的高峰和低峰的线段之后,并且在第(2n+1)个时间点处,连接第一三角波信号中包含的高峰和低峰的线段可以出现在连接第二三角波信号中包含的高峰和低峰的线段之前。
根据该配置,能够更加适当地生成上文所述的如宽、窄、宽、窄、...或窄、宽、窄、宽、...的第一和第二脉冲宽度调制信号。
在该配置中,表述“时间点”并非指仅一个严格的点。这里,“线段的出现时间”是关键(at stake),并且因此“时间点”能够具有如下含义:由在线段投影到时间轴上时的线段所表示的给定长度的时间(或者具有给定宽度的时间)。基于该前提,“第2n个时间点”和“第(2n+1)个时间点”以给定间隔交替出现。优选地,“给定间隔”是高峰和低峰的相邻高峰(或低峰)之间的间隔或间距。
在实施例中关于图2的描述中记载了更加具体的说明。
在本发明的D类放大器电路中,第一三角波信号中包含的高峰和低峰可以按顺序重复值A2、B1、A1、B2、A2、B1、A1、B2、...(其中A1>A2>B2>B1),第二三角波信号中包含的高峰和低峰可以按顺序重复值A1、B2、A2、B1、A1、B2、A2、B1、...,第一三角波信号中具有值A2的峰的时间点可以与第二三角波信号中的具有值A1的峰的时间点匹配,并且第一三角波信号中的峰的出现间隔可以与第二三角波信号中的峰的出现间隔匹配。
该配置是其中可以最适当地生成上文所述的如宽、窄、宽、窄、...或窄、宽、窄、宽、...的第一和第二脉冲宽度调制信号的配置之一。实施例中描述了更加具体的示例。
在上述定义中,第一三角波信号开始于具有值A2的峰并且第二三角波信号开始于具有值A1的峰,但是本发明不限于该配置。例如,第一三角波信号可以开始于具有A1的峰。在该情况中,对于第一三角波信号,重复一组A1、B2、A2、B1。简言之,关于第一和第二三角波信号定义的A1、B2、A2、B1的布置或顺序是重要的。
在实施例中,“匹配”不仅意味着严格匹配,还意味着包含其间的微小偏差的测度的匹配。
尽管已针对特定的优选实施例说明和描述了本发明,但是对于本领域的技术人员显见的是,基于本发明的教导可以进行多种改变和修改。显而易见的是,该改变和修改在如所附权利要求限定的本发明的精神、范围和意图之内。
本申请基于在2009年3月25日提交的日本专利申请No.2009-074070,其内容在此处并入作为参考。

Claims (6)

1.一种D类放大器电路,包括:
信号生成部,所述信号生成部基于输入信号生成第一脉冲宽度调制信号和第二脉冲宽度调制信号,
其中当所述输入信号的电平是零时,所述信号生成部生成:
所述第一脉冲宽度调制信号,所述第一脉冲宽度调制信号具有重复的第一宽宽度脉冲信号部分和重复的第一窄宽度脉冲信号部分,所述第一宽宽度脉冲信号部分具有宽的宽度,所述第一窄宽度脉冲信号部分具有比所述第一宽宽度脉冲信号的宽宽度更窄的窄宽度;以及
所述第二脉冲宽度调制信号,所述第二脉冲宽度调制信号具有重复的第二窄宽度脉冲信号部分和重复的第二宽宽度脉冲信号部分,所述第二窄宽度脉冲信号部分具有窄的宽度,所述第二宽宽度脉冲信号部分具有比所述第二窄宽度脉冲信号部分的窄宽度更宽的宽宽度;
其中所述第二窄宽度脉冲信号部分的上升时间点出现在所述第一宽宽度脉冲信号部分的上升时间点之后,并且所述第二窄宽度脉冲信号部分的下降时间点出现在所述第一宽宽度脉冲信号部分的下降时间点之前;以及
其中所述第一窄宽度脉冲信号部分的上升时间点出现在所述第二宽宽度脉冲信号部分的上升时间点之后,并且所述第一窄宽度脉冲信号部分的下降时间点出现在所述第二宽宽度脉冲信号部分的下降时间点之前。
2.如权利要求1所述的D类放大器电路,其中当所述输入信号的电平不是零时,
所述第一宽宽度脉冲信号部分和所述第一窄宽度脉冲信号部分变窄,并且所述第二窄宽度脉冲信号部分和所述第二宽宽度脉冲信号部分变宽;或者
所述第一宽宽度脉冲信号和所述第一窄宽度脉冲信号变宽,并且所述第二窄宽度脉冲信号部分和所述第二宽宽度脉冲信号部分变窄。
3.如权利要求1或2所述的D类放大器电路,进一步包括:
运算部,所述运算部对通过组合所述输入信号和反馈信号而提供的复合信号进行积分并且输出积分信号,通过反馈所述第一脉冲宽度调制信号和第二脉冲宽度调制信号中的至少之一来提供所述反馈信号;以及
三角波生成部,所述三角波生成部生成三角波信号,
其中所述信号生成部基于所述积分信号和所述三角波信号之间的比较结果来生成所述第一脉冲宽度调制信号和第二脉冲宽度调制信号;以及
其中所述三角波信号具有与所述第一脉冲宽度调制信号和第二脉冲宽度调制信号相对应的第一三角波信号和第二三角波信号,并且所述第一三角波信号和第二三角波信号在形式上相互不同。
4.如权利要求3所述的D类放大器电路,其中在第2n个时间点处,连接所述第一三角波信号中包含的高峰和低峰的线段的出现时间出现在连接所述第二三角波信号中包含的高峰和低峰的线段的出现时间之后,其中n是自然数;以及
其中在第2n+1个时间点处,连接所述第一三角波信号中包含的高峰和低峰的所述线段的出现时间出现在连接所述第二三角波信号中包含的高峰和低峰的所述线段的出现时间之前。
5.如权利要求3所述的D类放大器电路,其中所述第一三角波信号中包含的高峰和低峰按顺序重复值A2、B1、A1、B2、A2、B1、A1、B2、...,其中A1>A2>B2>B1;
其中所述第二三角波信号中包含的高峰和低峰按顺序重复值A1、B2、A2、B1、A1、B2、A2、B1...;
其中所述第一三角波信号中具有值A2的峰的时间点与所述第二三角波信号中具有值A1的峰的时间点相同;以及
其中所述第一三角波信号中的峰的出现间隔与所述第二三角波信号中的峰的出现间隔相同。
6.如权利要求2所述的D类放大器电路,其中所述第一宽宽度脉冲信号的宽度中心点与所述第二窄宽度脉冲信号的宽度中心点相同;以及
其中所述第一窄宽度脉冲信号的宽度中心点与所述第二宽宽度脉冲信号的宽度中心点相同。
CN201010148905.5A 2009-03-25 2010-03-25 D类放大器电路 Pending CN101847969A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009074070A JP5196185B2 (ja) 2009-03-25 2009-03-25 D級増幅回路
JP2009-074070 2009-03-25

Publications (1)

Publication Number Publication Date
CN101847969A true CN101847969A (zh) 2010-09-29

Family

ID=42772455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010148905.5A Pending CN101847969A (zh) 2009-03-25 2010-03-25 D类放大器电路

Country Status (4)

Country Link
US (1) US7948313B2 (zh)
JP (1) JP5196185B2 (zh)
KR (1) KR101120489B1 (zh)
CN (1) CN101847969A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105375888A (zh) * 2014-08-08 2016-03-02 意法半导体股份有限公司 D类开关放大器和控制扬声器的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101683174B1 (ko) * 2010-01-08 2016-12-06 삼성전자주식회사 오디오 신호 증폭 방법 및 그 장치
EP2654205B1 (en) * 2012-04-16 2016-08-17 Nxp B.V. Class D Amplifiers
US8760230B2 (en) * 2012-06-28 2014-06-24 Wen-Hsiung Hsieh Switching amplifier with pulsed current source and sink
JP5655051B2 (ja) * 2012-10-23 2015-01-14 旭化成エレクトロニクス株式会社 スイッチングアンプ
US10063193B2 (en) * 2016-04-13 2018-08-28 Semiconductor Ideas To The Market (Itom) B.V. Class D amplifier
US10469042B1 (en) * 2018-05-14 2019-11-05 Ralph R. Karsten Audio amplifier circuit
WO2019237114A1 (en) 2018-06-08 2019-12-12 Cohen Seth D Clockless programmable pulse width generation using an inverse chaotic map
US11265178B1 (en) * 2018-06-08 2022-03-01 Southern Research Institute Physically unclonable functions using pulse width chaotic maps
WO2019237115A1 (en) 2018-06-08 2019-12-12 Cohen Seth D Clockless time-to-digital converter
JP7239012B2 (ja) * 2019-09-30 2023-03-14 ヤマハ株式会社 D級増幅器
US11733364B2 (en) 2020-05-21 2023-08-22 Kratos Sre, Inc. Target ranging with subsampled noise correlation
US11463052B2 (en) 2020-11-30 2022-10-04 Stmicroelectronics S.R.L. PWM driving circuit and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006042296A (ja) * 2003-11-26 2006-02-09 Yamaha Corp D級増幅器
CN1941613A (zh) * 2005-09-28 2007-04-04 雅马哈株式会社 D类放大器
US7339425B2 (en) * 2006-08-03 2008-03-04 Elite Semiconductor Memory Technology, Inc. Class-D audio amplifier with half-swing pulse-width-modulation
CN101222207A (zh) * 2005-12-27 2008-07-16 原景科技股份有限公司 无滤波电路的d类功率放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3894293B2 (ja) * 2001-11-19 2007-03-14 ソニー株式会社 パワーアンプ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006042296A (ja) * 2003-11-26 2006-02-09 Yamaha Corp D級増幅器
CN1941613A (zh) * 2005-09-28 2007-04-04 雅马哈株式会社 D类放大器
CN101222207A (zh) * 2005-12-27 2008-07-16 原景科技股份有限公司 无滤波电路的d类功率放大器
US7339425B2 (en) * 2006-08-03 2008-03-04 Elite Semiconductor Memory Technology, Inc. Class-D audio amplifier with half-swing pulse-width-modulation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105375888A (zh) * 2014-08-08 2016-03-02 意法半导体股份有限公司 D类开关放大器和控制扬声器的方法
CN105375888B (zh) * 2014-08-08 2018-05-25 意法半导体股份有限公司 D类开关放大器和控制扬声器的方法

Also Published As

Publication number Publication date
JP2010226641A (ja) 2010-10-07
US20100244958A1 (en) 2010-09-30
US7948313B2 (en) 2011-05-24
KR20100107405A (ko) 2010-10-05
JP5196185B2 (ja) 2013-05-15
KR101120489B1 (ko) 2012-02-29

Similar Documents

Publication Publication Date Title
CN101847969A (zh) D类放大器电路
CN101443999B (zh) 驱动装置、驱动方法及信息设备
US7332962B2 (en) Filterless class D power amplifier
CN101807887B (zh) D类放大器
US7385444B2 (en) Class D amplifier
US7242248B1 (en) Class D amplifier
JP4759050B2 (ja) 駆動装置
US8330541B2 (en) Multilevel class-D amplifier
CN102844982B (zh) 单电源d类放大器
KR101765861B1 (ko) 무필터 아날로그 입력 클래스 d 오디오 증폭기 클리핑을 위한 방법 및 장치
US20170149403A1 (en) Class-d amplifier, audio processing apparatus and method of driving class-d amplifier
JP2007124625A (ja) D級増幅器
US7439801B2 (en) Amplifier circuit with multiple power supplies
US7525378B2 (en) Circuit for reducing crosstalk
JP3117597U (ja) Dクラスオーディオアンプの方形波変調設計回路
CN113141163A (zh) D类功率放大器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100929