CN101833063A - 对spi控制芯片进行测试的方法及装置 - Google Patents

对spi控制芯片进行测试的方法及装置 Download PDF

Info

Publication number
CN101833063A
CN101833063A CN 201010157780 CN201010157780A CN101833063A CN 101833063 A CN101833063 A CN 101833063A CN 201010157780 CN201010157780 CN 201010157780 CN 201010157780 A CN201010157780 A CN 201010157780A CN 101833063 A CN101833063 A CN 101833063A
Authority
CN
China
Prior art keywords
control chip
spi
spi control
register
parallel port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010157780
Other languages
English (en)
Other versions
CN101833063B (zh
Inventor
李俊鸿
郑卫国
叶晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RISING MICRO ELECTRONICS CO Ltd
Original Assignee
RISING MICRO ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RISING MICRO ELECTRONICS CO Ltd filed Critical RISING MICRO ELECTRONICS CO Ltd
Priority to CN2010101577802A priority Critical patent/CN101833063B/zh
Publication of CN101833063A publication Critical patent/CN101833063A/zh
Application granted granted Critical
Publication of CN101833063B publication Critical patent/CN101833063B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及芯片测试技术领域,公开了一种对SPI控制芯片进行测试的方法及装置,所述方法包括:选择PC机并口的三个不同打印输出端分别作为SPI控制芯片的时钟端、片选端和数据输入端,并选择PC机并口的一个打印输入端作为SPI控制芯片的数据输出端;利用选择的PC机并口的上述输入端和输出端模拟SPI,对所述SPI控制芯片进行测试。利用本发明,可以大大降低硬件成本,并提高应用的灵活性。

Description

对SPI控制芯片进行测试的方法及装置
技术领域
本发明涉及芯片测试技术领域,具体涉及一种对SPI(Serial PeripheralInterface,串行外设接口)控制芯片进行测试的方法及装置。
背景技术
SPI是一种串行同步通讯协议接口,由一个主设备和一个或多个从设备组成,主设备启动一个与从设备的同步通讯,从而完成数据的交换。SPI包括SDI(串行数据输入)、SDO(串行数据输出)、SCK(串行移位时钟)、CS(从使能信号)四种信号,其中,CS决定了唯一的与主设备通信的从设备。通讯时,数据在时钟的上升或下降沿由SDO输出,在紧接着的下降或上升沿由SDI输入,这样经过一定次数时钟的改变,完成相应数据长度数据的传输。在SPI传输中,数据是同步进行发送和接收的。数据传输的时钟基于来自主处理器的时钟脉冲。
对SPI控制芯片进行功能测试时,需要将芯片置于实验板上,通过SPI控制验证芯片功能。
在现有技术中,对被测芯片进行功能测试时,一般是将PC机应用软件通过单片机的串行口向单片机发送读写指令与数据。PC机上的应用软件使用Visual Studio,DELPHI等IDE(Integrated Development,集成开发环境)工具开发,或者使用Labview工具开发,通常是通过固定的界面+若干选项列表来改变软件的配置。
相应地,单片机对SPI总线操作,写入控制信息,读取被测芯片的信息,发送到PC机分析处理。一般通过单片机的片内外设SPI控制器对SPI总线进行操作,对于不带片内外设SPI控制器单片机的单片机,如MCS51系列单片机,可以使用单片机软件来模拟SPI的操作,包括串行时钟、数据输入和数据输出。
如图1所示,是MCS51系列单片机与存储器X25F008(E2PROM)的硬件连接图。
其中,P1.0模拟MCU(MicroControllerUnit,微控制单元)的SPI数据输出端,P1.1模拟SPI的SCK输出端,P1.2模拟SPI的CS端,P1.3模拟SPI的数据输入端。
在实现本发明的过程中,发明人发现采用这种测试方式,至少存在以下缺点:
(1)需要使用单片机作SPI总线的控制器,需要单片机电路板,硬件成本高,发生故障的概率也大。
(2)PC机软件内芯片配置信息的修改受到局限,修改寄存器的配置需要修改软件,重新生成,因此,应用上不够灵活方便。
发明内容
本发明实施例提供一种对SPI控制芯片进行测试的方法及装置,降低硬件成本,并提高应用的灵活性。
为此,本发明实施例提供如下技术方案:
一种对SPI控制芯片进行测试的方法,包括:
选择PC机并口的三个不同打印输出端分别作为SPI控制芯片的时钟端、片选端和数据输入端,并选择PC机并口的一个打印输入端作为SPI控制芯片的数据输出端;
利用选择的PC机并口的上述输入端和输出端模拟SPI,对所述SPI控制芯片进行测试。
优选地,所述方法还包括:
获取所述SPI控制芯片的寄存器描述信息;
解析所述寄存器描述信息,得到各寄存器的相关参数,所述相关参数包括:名称、位段起始和结束地址、读写属性;
所述对所述SPI控制芯片进行测试包括:
根据所述相关参数,对各寄存器进行初始化;
对各寄存器进行读写操作;
根据读写操作的结果验证所述SPI控制芯片的功能。
优选地,所述寄存器描述信息为txt格式文件。
优选地,所述方法还包括:
对所述输入端和输出端的状态进行监测,并显示其状态。
可选地,所述PC机并口的工作方式为以下任意一种:标准方式、ECP方式、EPP方式。
优选地,所述方法还包括:
利用转接电路对所述输入端进行保护,以去除干扰和毛刺。
一种对SPI控制芯片进行测试的装置,包括:
带用并口的PC机,所述PC机并口的三个不同打印输出端分别连接SPI控制芯片的时钟端、片选端和数据输入端,以及一个打印输入端连接SPI控制芯片的数据输出端,对所述SPI控制芯片进行测试。
优选地,所述PC机还包括:
存储器,用于存储所述SPI控制芯片的寄存器描述信息;
处理器,用于获取并解析所述寄存器描述信息,得到各寄存器的相关参数,所述相关参数包括:名称、位段起始和结束地址、读写属性;并根据所述相关参数,对各寄存器进行初始化;对各寄存器进行读写操作,根据读写操作的结果验证所述SPI控制芯片的功能。
优选地,所述装置还包括:
显示单元,用于显示所述输入端和输出端的状态。
优选地,所述装置还包括:
转接电路,用于对所述输入端进行保护,以去除干扰和毛刺。
本发明实施例对SPI控制芯片进行测试的方法及装置,利用PC机的并口模拟SPI串行接口,实现对SPI控制芯片的测试,从而可以大大降低硬件成本,提高应用的灵活性和安全性。
附图说明
图1是现有的一种SPI总线接口示意图;
图2是本发明实施例对SPI控制芯片进行测试的方法的流程图;
图3是本发明实施例对SPI控制芯片进行测试的装置的结构示意图;
图4是本发明实施例对SPI控制芯片进行测试的装置中PC机并口管脚与转接电路的一种连接示意图;
图5是本发明实施例对SPI控制芯片进行测试的装置中PC机并口管脚与转接电路的另一种连接示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例的方案,下面结合附图和实施方式对本发明实施例作进一步的详细说明。
本发明实施例对SPI控制芯片进行测试的方法及装置,针对现有技术对SPI控制芯片进行测试时,使用单片机作为SPI总线的控制器,从而使得硬件成本高,应用不够灵活的问题,利用PC机的并口模拟SPI串行接口,实现对SPI控制芯片的测试,从而可以大大降低硬件成本,提高应用的灵活性和安全性。
如图2所示,是本发明实施例对SPI控制芯片进行测试的方法的流程图,包括以下步骤:
步骤201,选择PC机并口的三个不同打印输出端分别作为SPI控制芯片的时钟端、片选端和数据输入端,并选择PC机并口的一个打印输入端作为SPI控制芯片的数据输出端。
比如,使用并口打印输出线中的第2脚作SPI的时钟端SCK,第3脚作SPI的片选端,即CS,第4脚作SPI的数据输入端SDI,使用打印输入线的第12脚做SPI的数据输出端SDO。
当然,各端口的选择并不限于上述这种方式,也可以选择PC机并口的其他打印输出端和打印输入端来模拟SPI串行接口,在此不再一一举例。
需要说明的是,在实际应用中,可以选择PC机的任意一个并口,比如LPT1或LPT2,其工作方式可以是以下任意一种:标准方式、ECP(ExtendedCapabilities Ports,扩展功能端口)方式、EPP(Enhanced Parallel Ports,增强并行口)方式。
步骤202,利用选择的PC机并口的上述输入端和输出端模拟SPI,对所述SPI控制芯片进行测试。
对SPI控制芯片的测试主要包括对所述芯片中各寄存器的读写测试,为此,可以预先建立寄存器描述信息,并将其按一定方式进行保存,比如可以将其保存为txt格式文件,并与PC机的应用软件存放在同一目录下。
在对SPI控制芯片进行测试时,可以首先获取所述SPI控制芯片的寄存器描述信息,然后解析所述寄存器描述信息,得到各寄存器的相关参数,所述相关参数包括:名称、位段起始和结束地址、读写属性等信息。
这样,就可以根据所述相关参数,对各寄存器进行初始化,并对各寄存器进行读写操作,根据读写操作的结果验证所述SPI控制芯片的功能,实现对SPI控制芯片的测试。
在本发明实施例中,对PC机并口的驱动可以使用用户编制的驱动程序,也可以使用第三方比如DriverLINX并口驱动软件DLPortIO.DLL的驱动程序。
另外,需要说明的是,对于不同的SPI控制芯片,其所要求的SPI接口的串口速度也可能不同,为此,可以通过对PC机软件延时来满足不同SPI控制芯片串口速度的需求。
为了进一步方便用户对所述SPI控制芯片测试结果的观察,在本发明实施例中,还可进一步包括以下步骤:
对所述输入端和输出端的状态进行监测,并显示其状态,比如为“高”或“低”电平,可以将这些状态显示在PC机显示器的主窗口中,当然也可以通过其他方式显示。
同样,对所述SPI控制芯片的各寄存器的读写操作的结果也可以直接显示到所述主窗口中。
另外,在本发明实施例中,还可进一步包括以下步骤:利用转接电路对所述输入端进行保护,以去除干扰和毛刺。所述转接电路可以是分别与所述三个不同打印输出端相连的RC滤波电路,当然,也可以是其他类似功能电路。
可见,本发明实施例对SPI控制芯片进行测试的方法,利用PC机的并口模拟SPI串行接口,实现对SPI控制芯片的测试,从而可以大大降低硬件成本,有效地提高了应用的灵活性和安全性。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,所述的程序可以存储于一计算机可读取存储介质中,所述的存储介质,如:ROM/RAM、磁碟、光盘等。
相应地,本发明实施例还提供一种对SPI控制芯片进行测试的装置,如图3所示,是该装置的结构示意图。
在该实施例中,所述对SPI控制芯片进行测试的装置300包括:
带用并口的PC机301,所述PC机301并口的三个不同打印输出端分别连接SPI控制芯片100的时钟端、片选端和数据输入端,以及一个打印输入端连接SPI控制芯片100的数据输出端,对所述SPI控制芯片进行测试。
需要说明的是,在实际应用中,可以选择PC机的任意一个并口,比如LPT1或LPT2,其工作方式可以是以下任意一种:标准方式、ECP方式、EPP方式。
对SPI控制芯片100的测试主要包括对所述芯片中各寄存器的读写测试,为此,在本发明的一个优选实施例中,所述PC机301还包括:
存储器311,用于存储所述SPI控制芯片100的寄存器描述信息,所述寄存器描述信息可以是txt格式文件,当然,所述寄存器描述信息也可以是以其他方式进行保存。
处理器312,用于获取并解析所述寄存器描述信息,得到各寄存器的相关参数,所述相关参数包括:名称、位段起始和结束地址、读写属性;并根据所述相关参数,对各寄存器进行初始化;对各寄存器进行读写操作,根据读写操作的结果验证所述SPI控制芯片100的功能。
为了进一步方便用户对所述SPI控制芯片测试结果的观察,在本发明实施例的装置300中,还可进一步包括:
显示单元302,用于显示所述输入端和输出端的状态。
另外,在本发明实施例中,还可进一步包括转接电路(未图示),用于对所述输入端进行保护,以去除干扰和毛刺。
在实际应用中,所述转接电路可以有多种实现方式,比如,可以是分别与所述三个不同打印输出端相连的RC滤波电路,当然,也可以是其他类似电路。
如图4所示,是本发明实施例对SPI控制芯片进行测试的装置中PC机并口管脚与转接电路的一种连接示意图。
在该示意图中,使用并口打印输出线中的第2脚作SPI的时钟端SCK,第3脚作SPI的片选端,即CS,第4脚作SPI的数据输入端SDI,使用打印输入线的第12脚做SPI的数据输出端SDO。而且,所述时钟端SCK、片选端和数据输入端SDI分别通过一个RC滤波电路对其输出端口进行保护,其中,电阻可以选用4.7K,电容可以选择220pF,当然,根据SPI控制芯片的不同,也可以选择不同的电阻值和电容值。
如图5所示,是本发明实施例对SPI控制芯片进行测试的装置中PC机并口管脚与转接电路的另一种连接示意图。
在该示意图中,使用并口打印输出线中的第2脚作SPI的时钟端SCK,第3脚作SPI的片选端,即CS,第4脚作SPI的数据输入端SDI,使用打印输入线的第12脚做SPI的数据输出端SDO。
因为PC机并口是5VTTL电平,在被测芯片工作电压不同如3.3VTTL电平时,进行电平转换后连接各接口。该图中的IC1,IC2是同型号的电平转换芯片,如74HC245等。
当然,各端口的选择以及所述转接电路并不限于上述这种方式,也可以选择PC机并口的其他打印输出端和打印输入端来模拟SPI串行接口,以及其他电路方式,在此不再一一举例。
可见,本发明实施例对SPI控制芯片进行测试的装置,利用PC机的并口模拟SPI串行接口,实现对SPI控制芯片的测试,从而可以大大降低硬件成本,有效地提高了应用的灵活性和安全性。
以上对本发明实施例进行了详细介绍,本文中应用了具体实施方式对本发明进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及设备;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种对SPI控制芯片进行测试的方法,其特征在于,包括:
选择PC机并口的三个不同打印输出端分别作为SPI控制芯片的时钟端、片选端和数据输入端,并选择PC机并口的一个打印输入端作为SPI控制芯片的数据输出端;
利用选择的PC机并口的上述输入端和输出端模拟SPI,对所述SPI控制芯片进行测试。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
获取所述SPI控制芯片的寄存器描述信息;
解析所述寄存器描述信息,得到各寄存器的相关参数,所述相关参数包括:名称、位段起始和结束地址、读写属性;
所述对所述SPI控制芯片进行测试包括:
根据所述相关参数,对各寄存器进行初始化;
对各寄存器进行读写操作;
根据读写操作的结果验证所述SPI控制芯片的功能。
3.根据权利要求2所述的方法,其特征在于,所述寄存器描述信息为txt格式文件。
4.根据权利要求2所述的方法,其特征在于,所述方法还包括:
对所述输入端和输出端的状态进行监测,并显示其状态。
5.根据权利要求1所述的方法,其特征在于,所述PC机并口的工作方式为以下任意一种:标准方式、ECP方式、EPP方式。
6.根据权利要求1至5任一项所述的方法,其特征在于,所述方法还包括:
利用转接电路对所述输入端进行保护,以去除干扰和毛刺。
7.一种对SPI控制芯片进行测试的装置,其特征在于,包括:
带用并口的PC机,所述PC机并口的三个不同打印输出端分别连接SPI控制芯片的时钟端、片选端和数据输入端,以及一个打印输入端连接SPI控制芯片的数据输出端,对所述SPI控制芯片进行测试。
8.根据权利要求7所述的装置,其特征在于,所述PC机还包括:
存储器,用于存储所述SPI控制芯片的寄存器描述信息;
处理器,用于获取并解析所述寄存器描述信息,得到各寄存器的相关参数,所述相关参数包括:名称、位段起始和结束地址、读写属性;并根据所述相关参数,对各寄存器进行初始化;对各寄存器进行读写操作,根据读写操作的结果验证所述SPI控制芯片的功能。
9.根据权利要求7所述的装置,其特征在于,所述装置还包括:
显示单元,用于显示所述输入端和输出端的状态。
10.根据权利要求7至9任一项所述的装置,其特征在于,所述装置还包括:
转接电路,用于对所述输入端进行保护,以去除干扰和毛刺。
CN2010101577802A 2010-04-26 2010-04-26 对spi控制芯片进行测试的方法及装置 Expired - Fee Related CN101833063B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101577802A CN101833063B (zh) 2010-04-26 2010-04-26 对spi控制芯片进行测试的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101577802A CN101833063B (zh) 2010-04-26 2010-04-26 对spi控制芯片进行测试的方法及装置

Publications (2)

Publication Number Publication Date
CN101833063A true CN101833063A (zh) 2010-09-15
CN101833063B CN101833063B (zh) 2012-07-04

Family

ID=42717203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101577802A Expired - Fee Related CN101833063B (zh) 2010-04-26 2010-04-26 对spi控制芯片进行测试的方法及装置

Country Status (1)

Country Link
CN (1) CN101833063B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110249316A (zh) * 2017-12-07 2019-09-17 深圳市汇顶科技股份有限公司 调试器以及芯片调试方法
CN112100013A (zh) * 2020-11-18 2020-12-18 北京智芯微电子科技有限公司 安全芯片spi接口测试方法、装置及系统
CN112858876A (zh) * 2021-01-04 2021-05-28 北京智芯微电子科技有限公司 一种自适应的芯片自动化测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020116168A1 (en) * 1998-11-17 2002-08-22 Mahn Bok Kim Method and system for design verification of electronic circuits
CN1529250A (zh) * 2003-10-17 2004-09-15 清华大学 基于通用串行总线的计算机多道分析器
CN1577285A (zh) * 2003-07-29 2005-02-09 联想(北京)有限公司 一种计算机电压拉偏和环境测试系统
CN1682203A (zh) * 2002-08-01 2005-10-12 泰瑞达公司 用于通用总线测试仪的灵活接口
CN2735439Y (zh) * 2004-03-03 2005-10-19 兰州兰大小精灵新技术有限责任公司 基于计算机pci接口的高速信号转换装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020116168A1 (en) * 1998-11-17 2002-08-22 Mahn Bok Kim Method and system for design verification of electronic circuits
CN1682203A (zh) * 2002-08-01 2005-10-12 泰瑞达公司 用于通用总线测试仪的灵活接口
CN1577285A (zh) * 2003-07-29 2005-02-09 联想(北京)有限公司 一种计算机电压拉偏和环境测试系统
CN1529250A (zh) * 2003-10-17 2004-09-15 清华大学 基于通用串行总线的计算机多道分析器
CN2735439Y (zh) * 2004-03-03 2005-10-19 兰州兰大小精灵新技术有限责任公司 基于计算机pci接口的高速信号转换装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《嵌入式系统》 20060731 董希彦 嵌入式计算机并口用作电参数测试仪中数字I/O 92-93 , 2 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110249316A (zh) * 2017-12-07 2019-09-17 深圳市汇顶科技股份有限公司 调试器以及芯片调试方法
CN112100013A (zh) * 2020-11-18 2020-12-18 北京智芯微电子科技有限公司 安全芯片spi接口测试方法、装置及系统
CN112100013B (zh) * 2020-11-18 2021-09-21 北京智芯微电子科技有限公司 安全芯片spi接口测试方法、装置及系统
CN112858876A (zh) * 2021-01-04 2021-05-28 北京智芯微电子科技有限公司 一种自适应的芯片自动化测试方法

Also Published As

Publication number Publication date
CN101833063B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
TWI259406B (en) A method and an apparatus of flash cards access
US20080229005A1 (en) Multi Partitioned Storage Device Emulating Dissimilar Storage Media
US20070180181A1 (en) USB interface provided with host/device function and its control method
CN103631534B (zh) 数据存储系统以及其管理方法
CN101441592A (zh) 嵌入式系统的测试系统及方法
CN107844165A (zh) 硬盘热插拔实现装置
CN101833063B (zh) 对spi控制芯片进行测试的方法及装置
US8265919B1 (en) Emulating a peripheral mass storage device with a portable device
CN110046104A (zh) 记忆卡控制器、记忆卡、方法以及电子装置
CN116049014A (zh) Amba总线的验证平台生成方法及装置
CN110780189B (zh) 一种基于fpga的sdio接口测试设备与方法
CN101739322B (zh) 嵌入式系统的测试装置及方法
CA2596124A1 (en) Method and system for determining support for a memory card
CN101004659A (zh) 支持sata和usb接口的移动存储方法及装置
CN104615558B (zh) 一种数据传送方法及电子装置
CN100477005C (zh) 支持分区的闪存存贮器件
CN102305906B (zh) 芯片测试方法及装置
CN103049403A (zh) 嵌入式终端设备与手机进行通讯的方法
Lu et al. The reading/writing SD card system based on FPGA
CN112231251A (zh) 板卡槽位识别方法、装置、通信设备及可读存储介质
CN112417802A (zh) 一种模拟存储芯片的方法、系统、设备及存储介质
CN101499049A (zh) 手持电子设备存储卡之间数据转移的方法
EP2071762A1 (en) Modem
CN107704417A (zh) 与被测设备通信的方法及其通信系统
CN103870368A (zh) Sas扩展卡测试系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20210426

CF01 Termination of patent right due to non-payment of annual fee