CN101826936A - 64b/66b编码测试装置 - Google Patents

64b/66b编码测试装置 Download PDF

Info

Publication number
CN101826936A
CN101826936A CN201010114466A CN201010114466A CN101826936A CN 101826936 A CN101826936 A CN 101826936A CN 201010114466 A CN201010114466 A CN 201010114466A CN 201010114466 A CN201010114466 A CN 201010114466A CN 101826936 A CN101826936 A CN 101826936A
Authority
CN
China
Prior art keywords
data
mentioned
sequence pattern
encoded
produces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010114466A
Other languages
English (en)
Inventor
伊藤智宏
粟野贵之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Publication of CN101826936A publication Critical patent/CN101826936A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供一种64B/66B的编码测试装置，其可以对64B/66B编码或解码的处理器的任意模式的测试正确且以高再现性地进行。本发明中，比以太网(注册商标)的物理编码子层靠上位的帧数据从帧发生器(21)中发生，并输入到64B/66B编码处理器(22)从而进行物理编码子层的64B/66B的编码处理。一方面，序列模式发生器(23)产生预先写入的任意66B序列模式。控制器(50)在序列模式发生器(23)中写入所希望的序列模式的同时，控制数据选择器(24)，选择通过64B/66B编码处理器(22)进行过编码的数据与从序列模式发生器(23)输出的序列模式中的任意一个而传给被测试对象装置。

Description

64B/66B编码测试装置
技术领域
本发明涉及一种对具有10千兆(Gigabit)以太网(Ethernet：注册商标)的接口的各种传输设备或通信设备的，在IEEE802.3中规定的10(Gigabase)GBASE-R PCS(Physical Coding Sub layer：物理编码子层)的64B/66B编码或解码的处理器的任意模式的测试，可以正确且以高再现性地进行的技术。另外，64B/66B的B表示比特。64B/66B编码方式是对比物理编码子层靠上位的帧的发送数据按每64比特添加2比特的同步标题进行编码而总共形成66比特传送的编码方式。
另外，在64B/66B编码测试中，通过帧发生器产生比物理编码子层靠上位的帧数据，并产生通过64B/66B编码处理器对帧数据进行上述物理编码子层的64B/66B编码处理而被编码的66B数据，且输入到被测试对象装置。
此外，对经由被测试对象装置的66B数据通过64B/66B解码处理器进行66B数据的解码处理与误差检测，从而测试被测试对象装置能否正确传送66B数据的数据。
背景技术
如下述非专利文献1所述，上述10GBASE-R PCS的64B/66B编码序列的基本流程，为：RX-INT(初期状态)→RX-C(控制编码处理状态)→RX-D(数据处理状态)→RX-T(终止编码状态)，在此为了接收侧的解码序列的测试，例如即使要测试RX-C状态中输入终止编码时，在通常的编码处理中会进行RX-C→RX-E(误差编码处理状态)的转移，而在来自上位层的数据的编码处理中无法进行测试。
当发生如上所述异常状态时，通过光输出的开/关或在物理层中的误差插入等给予在物理层中的数据的损失来实施测试是目前的现状。
非专利文献1：IEEE802.3 Receive State Machine
然而，在利用如上所述方法的测试中，由于缺少再现性并且发生由装置引起的初始化而不能成为所想的动作，因此存在不能进行正确的测试的问题。
发明内容
本发明的目的在于，解决上述问题并提供一种对64B/66B编码或解码处理器的任意模式的测试正确且以高再现性进行的64B/66B编码测试装置。
为了实现上述目的，根据本发明的第一方面的64B/66B编码测试装置，其特征在于，具有：
帧发生器(21)，产生比以太网的物理编码子层靠上位的帧数据；
64B/66B编码处理器(22)，产生对上述帧数据进行上述物理编码子层的64B/66B编码处理而被编码的64B/66B编码；
序列模式发生器(23)，产生任意的66B序列模式；
数据选择器(24)，选择通过上述64B/66B编码处理器被编码的66B数据与从上述序列模式发生器输出的66B序列模式中的任意一个，并传给上述被测试对象装置。
而且，根据本发明第二方面的64B/66B编码测试装置，在根据本发明第一方面所述的64B/66B编码测试装置中，具有：帧发生器(21)，产生比以太网的物理编码子层靠上位的帧数据；64B/66B编码处理器(22)，产生对上述帧数据进行上述物理编码子层的64B/66B编码处理而被编码的66B数据，并将通过上述64B/66B编码处理器被编码的66B数据传给被测试对象装置从而进行该被测试对象装置的测试，其特征在于，具有：
序列模式发生器(23)，产生预先写入的任意66B序列模式；
数据选择器(24)，选择通过上述64B/66B编码处理器被编码的66B数据与从上述序列模式发生器输出的66B序列模式中的任意一个，并传给被测试对象装置；
控制器(50)，在上述序列模式发生器中写入所希望的66B序列模式的同时，控制上述数据选择器而将66B序列模式传给上述被测试对象装置。
此外，根据本发明第三方面的64B/66B编码测试装置，在根据本发明第一或第二方面所述的64B/66B编码测试装置中，其特征在于，
具有用于存储从外部输入的66B数据中满足预定条件的66B数据的66B数据存储器(30)，
上述控制器可根据存储在上述66B数据存储器中的66B数据而产生上述66B序列模式并写入到上述序列模式发生器中。
另外，根据本发明第四方面的64B/66B编码测试装置，在根据本发明第一或第二方面所述的64B/66B编码测试装置中，其特征在于，
上述66B数据存储部存储从外部输入的66B数据中通过预先设定的通过条件的过滤电路(32)的66B数据。
此外，根据本发明第五方面的64B/66B编码测试装置，在根据本发明第三或第四方面的任意一方面所述的64B/66B编码测试装置中，其特征在于，
具有进行从外部输入的66B数据的解码处理与误差检测的64B/66B解码处理器(27)，
上述66B数据存储部在从外部输入的66B数据中根据利用上述64B/66B解码处理器的误差检测结果存储66B数据。
此外，根据本发明第六方面的64B/66B编码测试装置，在根据本发明第三至第五方面的任意一方面所述的64B/66B编码测试装置中，其特征在于，
上述66B数据存储部通过触发电路(33)判断从外部输入的66B数据是否满足预先设定的存储终止条件，并根据该判断结果使上述66B数据的存储停止。
另外，根据本发明第七方面的64B/66B编码测试方法，在根据本发明第一方面的64B/66B编码测试方法中，其特征在于，包括：
帧发生步骤，产生比以太网的物理编码子层靠上位的帧数据；
64B/66B编码处理步骤，产生对上述帧数据进行上述物理编码子层的64B/66B编码处理而被编码的64B/66B编码；
序列模式存储步骤，存储任意的66B序列模式；
序列模式发生步骤，产生上述存储的66B序列模式；
数据选择步骤，选择在上述64B/66B编码处理步骤中被编码的66B数据与在上述序列模式发生步骤中产生的66B序列模式中的任意一个，并传给上述被测试对象装置。
此外，根据本发明第八方面的64B/66B编码测试方法，包括：帧发生步骤，产生比以太网的物理编码子层靠上位的帧数据；64B/66B编码处理步骤，产生对上述帧数据进行上述物理编码子层的64B/66B编码处理而被编码的66B数据，并将通过上述64B/66B编码处理步骤被编码的66B数据传给被测试对象装置从而进行该被测试对象装置的测试，其特征在于，具有：
序列模式存储步骤，存储任意的66B序列模式；
序列模式发生步骤，产生上述存储的66B序列模式；
数据选择步骤，选择在上述64B/66B编码处理步骤中被编码的66B数据与在上述序列模式发生步骤中发生的66B序列模式中的任意一个，并传给上述被测试对象装置。
如此本发明的64B/66B编码测试装置由于可以产生任意的66B序列模式并传给被测试对象装置，因此对被测试对象装置的64B/66B编码或解码处理器，无须利用光输出的开/关或在物理层中插入误差等方法就可以高再现性并正确地进行所想的测试。
而且，由于可以存储从外部输入的66B数据，并基此产生用于发送的66B序列模式，从而使66B序列模式的制作变得容易，还有当指定了存储时的条件时，可简单地产生由所希望条件的66B数据形成的序列模式，从而有效进行测试。
附图说明
图1是本发明的实施例的结构图。
图2是表示64B/66B数据结构的图。
图3是表示关于数据发送的处理的流程图。
图4是表示序列模式的制作、编辑画面的一个例子的图。
图5是表示存储数据的表示例的图。
图6是表示关于从外部输入66B数据的存储处理的流程图。
附图符号说明
20…64B/66B编码测试装置
21…帧发生器
22…64B/66B编码处理器
23…序列模式发生器
24…数据选择器
27…64B/66B解码处理器
28…帧分析器
30…66B数据存储部
31…数据存储器
32…过滤电路
33…触发电路
34…存储控制电路
50…控制器
51…操作器
52…表示器
S：起始编码(包前头位置)
D：数据编码
C：控制编码
T：结束编码(包终止位置)
O：有序集(链接的状态信息)
具体实施方式
以下，基于附图说明本发明的实施方式。
图1表示应用本发明的64B/66B编码测试装置20的结构。
图1中，帧发生器21产生比以太网(注册商标)的物理编码子层靠上位的帧数据，并传给64B/66B编码处理器22。
64B/66B编码处理器22对输入的帧数据进行物理编码子层的从64B到66B的编码处理。
进而，将64B/66B方块结构示于图2。66B方块主要分为：由2比特的(01)的同步标题(Sync)和8比特的8个数据编码D构成的数据块格式的方块、具有(10)的同步标题的控制块格式的方块。
在控制块格式的方块的前头有8比特的方块类型区域，并且在其他56比特的区域中组合存储控制编码C、有序集O(链接的状态信息)、数据编码D、起始编码S(包前头位置)、结束编码T(包终止位置)。此编码的组合是按照方块类型区域的数据而指定的。
一方面，序列模式发生器23产生预先写入的任意66B序列模式，并传给数据选择器。
进而，对此序列模式发生器23的66B序列模式的写入是通过后述的控制器50进行的。
数据选择器24选择性地输出通过64B/66B编码处理器22进行编码的数据以及从序列模式发生器23输出的序列模式中的任意一个，并传给被测试对象装置(例如传输设备或通信设备的64B/66B解码处理器)。
上述各电路构成该64B/66B编码测试装置20的发送器，并具有将帧数据编码成66B数据传给被测试对象装置的方式、向被测试对象装置传给66B序列模式的方式，通过确认对这些的被测试对象装置的动作来进行测试。
另外，该64B/66B编码测试装置20具有用于监视外部的66B数据信号以及进行帧分析的接收功能。
即，64B/66B解码处理器27进行从外部输入的66B数据的解码处理与误差检测。
由该解码处理而获得的64B数据的以太帧数据传到帧分析器28上并进行该帧分析处理。
此外，66B数据存储部30在从外部输入的66B数据中，存储满足预定条件的66B数据。
而且，上述控制器50可基于存储于该66B数据存储部30的66B数据产生66B序列模式并写入序列模式发生器23中。
在此，在66B数据存储部30上有用于存储66B数据的数据存储器31、过滤电路32、触发电路33、存储控制电路34。
过滤电路32从外部输入的66B数据中，将满足任意设定的通过条件的数据输入到数据存储器31中。
在此，通过条件之一是数据的特定位置的模式是否与预先设定的模式一致或不一致(模式一致或不一致)。另外作为另一个通过条件是误差的有无(任何一个都可以)，并且此误差有无的判断利用来自64B/66B解码处理器27的误差检测信号。此外模式的一致/不一致的条件可以对同步标题、方块类型、开始编码、结束编码等进行任意的指定。
一方面，由于触发电路33也与过滤电路32形成相同的结构，因此当输入满足对上述各编码的模式一致或不一致、误差有无等任意指定的存储终止条件的数据时，将指示存储终止的信号传给存储控制电路34。
存储控制电路34从后述的控制器50接收数据的存储指示，并将从过滤电路32输出的数据依次存储于数据存储器31中，从触发电路33接收指示存储终止的信号而停止向数据存储器31的数据存储，并将数据存储停止通知到控制器50。进而，在此虽然表示了利用专用的存储控制电路34向数据存储器31进行数据的存储处理的例子，但该处理也可在控制器50的处理中进行。
控制器50由计算机构成，并且构成为随着操作器51的操作，可以一边在显示器52上显示必要的信息，一边进行上述序列模式的制作、写入处理、数据选择器24的替换处理、66B数据存储部30的各存储条件的指定处理、帧分析器28的分析结果的显示处理等。
图3是表示向测试对象装置发送数据时的控制器50的动作的流程图，下面按照此流程图说明一直到此装置的数据发送的处理。
首先，保留用于存储序列模式的内部存储器的区域(S1)，并选择使用者设定或在66B数据存储部30中存储的66B数据的使用与否(S2、S3)。
在此，当指定了使用者设定时，例如将如图4所示的能够进行制作、编辑模式的画面显示在显示器52，并通过操作器51的操作而输入66B序列模式(S4)。
而且，若指定使用存储于66B数据存储部30的66B数据，则如图5所示显示存储在66B数据存储部30的数据存储器31中的66B数据的一览，并选择其中任意的66B数据(一个也可以，多个也可以)(S5)。该选择的66B数据被添加到上述图4的制作编辑画面上。
进行这种处理而制作所希望的序列模式后，将此序列模式写入到保留上述区域的内部存储器中(S6)。
然后，让使用者选择要发送的数据(S7)，当选择了序列模式时，将数据选择器24连接在序列模式发生器23侧，并使写入于上述内部存储器的序列模式在序列模式发生器23中产生(S8)，而当选择了帧数据时，将数据选择器24连接在64B/66B编码处理器22侧，并选择从该64B/66B编码处理器22输出的66B数据(S9)，发送在该数据选择器24中选择的数据(S10)。
如此可将发送数据的模式设为任意的66B序列模式，因此对于在编码通常的帧数据而获得的66B数据的模式中不能获得的特殊模式的测试也变为可能，例如，如上所述，像在RX-C的状态中输入终止编码时一样，对于以往再现性不好的异常状态也可以再现性良好地确实产生。
一方面，例如从进行66B数据通信的电线接收66B数据而进行监视时，与利用66B数据存储部30的数据存储相关的处理，例如图6的流程图表示。
即，当要求数据存储条件的设定处理(S11)时，成为用于设定过滤条件(S12a)、设定触发条件(S12b)的方式，若这些条件设定结束，按照该条件形成利用66B数据存储部30的数据存储处理(S13)，若形成触发检测(S14)，则数据存储结束(S15)。
进而，此触发检测时的数据存储的终止形式是任意的，例如触发发生后在数据存储器31的整个区域写入数据之后终止存储的形式、触发发生后在数据存储器31的区域的一半上写入数据之后终止存储的形式、触发发生后直接终止对数据存储器31的存储的形式等任意一种都可以。
如此，在从外部输入的66B数据中存储所希望条件的数据，并基此可以产生用于发送的66B序列模式，因此使66B序列模式的制作变得更容易，并且可以指定存储时的条件，因此可以简单地产生由所希望条件的66B数据形成的序列模式，从而有效进行测试。
例如，当监视电线上连接的终端发生异常时选择性地存储好输入到该终端的数据，并且可以向发生异常的终端(从网络上断开而设置)多次连续传送该数据，从而可以更容易进行对该数据的终端的动作分析。

Claims (8)

1.一种64B/66B编码测试装置，其特征在于，具有：
帧发生器(21)，产生比以太网的物理编码子层靠上位的帧数据；
64B/66B编码处理器(22)，产生对上述帧数据进行上述物理编码子层的64B/66B编码处理而被编码的64B/66B编码；
序列模式发生器(23)，产生任意的66B序列模式；
数据选择器(24)，选择通过上述64B/66B编码处理器被编码的66B数据与从上述序列模式发生器输出的66B序列模式中的任意一个，并传给上述被测试对象装置。
2.如权利要求1所述的64B/66B编码测试装置，具有：帧发生器(21)，产生比以太网的物理编码子层靠上位的帧数据；64B/66B编码处理器(22)，产生对上述帧数据进行上述物理编码子层的64B/66B编码处理而被编码的66B数据，并将通过上述64B/66B编码处理器被编码的66B数据传给被测试对象装置从而进行该被测试对象装置的测试，其特征在于，具有：
序列模式发生器(23)，产生预先写入的任意66B序列模式；
数据选择器(24)，选择通过上述64B/66B编码处理器被编码的66B数据与从上述序列模式发生器输出的66B序列模式中的任意一个，并传给被测试对象装置；
控制器(50)，在上述序列模式发生器中写入所希望的66B序列模式的同时，控制上述数据选择器而将66B序列模式传给上述被测试对象装置。
3.如权利要求1或2所述的64B/66B编码测试装置，其特征在于，
具有用于存储从外部输入的66B数据中满足预定条件的66B数据的66B数据存储器(30)，
上述控制器可根据存储在上述66B数据存储器中的66B数据而产生上述66B序列模式并写入到上述序列模式发生器中。
4.如权利要求1或2所述的64B/66B编码测试装置，其特征在于，
上述66B数据存储部存储从外部输入的66B数据中通过预先设定的通过条件的过滤电路(32)的66B数据。
5.如权利要求3或4所述的64B/66B编码测试装置，其特征在于，
具有进行从外部输入的66B数据的解码处理与误差检测的64B/66B解码处理器(27)，
上述66B数据存储部在从外部输入的66B数据中根据利用上述64B/66B解码处理器的误差检测结果存储66B数据。
6.如权利要求3至5中的任意一项所述的64B/66B编码测试装置，其特征在于，
上述66B数据存储部通过触发电路(33)判断从外部输入的66B数据是否满足预先设定的存储终止条件，并根据该判断结果使上述66B数据的存储停止。
7.如权利要求1所述的64B/66B编码测试方法，其特征在于，包括：
帧发生步骤，产生比以太网的物理编码子层靠上位的帧数据；
64B/66B编码处理步骤，产生对上述帧数据进行上述物理编码子层的64B/66B编码处理而被编码的66B编码；
序列模式存储步骤，存储任意的66B序列模式；
序列模式发生步骤，产生上述存储的66B序列模式；
数据选择步骤，选择在上述64B/66B编码处理步骤中被编码的66B数据与在上述序列模式发生步骤中产生的66B序列模式中的任意一个，并传给上述被测试对象装置。
8.如权利要求7所述的64B/66B编码测试方法，包括：帧发生步骤，产生比以太网的物理编码子层靠上位的帧数据；64B/66B编码处理步骤，产生对上述帧数据进行上述物理编码子层的64B/66B编码处理而被编码的66B数据，并将通过上述64B/66B编码处理步骤被编码的66B数据传给被测试对象装置从而进行该被测试对象装置的测试，其特征在于，具有：
序列模式存储步骤，存储任意的66B序列模式；
序列模式发生步骤，产生上述存储的66B序列模式；
数据选择步骤，选择在上述64B/66B编码处理步骤中被编码的66B数据与在上述序列模式发生步骤中发生的66B序列模式中的任意一个，并传给上述被测试对象装置。
CN201010114466A 2009-02-27 2010-02-26 64b/66b编码测试装置 Pending CN101826936A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP045596/09 2009-02-27
JP2009045596A JP5256076B2 (ja) 2009-02-27 2009-02-27 ６４ｂ／６６ｂ符号化試験装置

Publications (1)

Publication Number Publication Date
CN101826936A true CN101826936A (zh) 2010-09-08

Family

ID=42667065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010114466A Pending CN101826936A (zh) 2009-02-27 2010-02-26 64b/66b编码测试装置

Country Status (3)

Country Link
US (1) US8194723B2 (zh)
JP (1) JP5256076B2 (zh)
CN (1) CN101826936A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020129307A1 (en) * 2001-03-06 2002-09-12 Walker Richard C. Data communication system with self-test facility
US20080040643A1 (en) * 2006-08-11 2008-02-14 Futurewei Technologies, Inc. Forward Error Correction for 64b66b Coded Systems
WO2008052858A2 (en) * 2006-11-03 2008-05-08 International Business Machines Corporation Forward error correction encoding for multiple link transmission compatible with 64b/66b scrambling

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7406118B2 (en) * 2003-09-11 2008-07-29 Xilinx, Inc. Programmable logic device including programmable multi-gigabit transceivers
JP2005130177A (ja) * 2003-10-23 2005-05-19 Yokogawa Electric Corp フレーム表示装置及びフレーム表示方法
JP4375219B2 (ja) * 2003-11-27 2009-12-02 横河電機株式会社 試験装置
US7676733B2 (en) * 2006-01-04 2010-03-09 Intel Corporation Techniques to perform forward error correction for an electrical backplane
JP5311199B2 (ja) * 2008-10-02 2013-10-09 横河電機株式会社 試験装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020129307A1 (en) * 2001-03-06 2002-09-12 Walker Richard C. Data communication system with self-test facility
US20080040643A1 (en) * 2006-08-11 2008-02-14 Futurewei Technologies, Inc. Forward Error Correction for 64b66b Coded Systems
WO2008052858A2 (en) * 2006-11-03 2008-05-08 International Business Machines Corporation Forward error correction encoding for multiple link transmission compatible with 64b/66b scrambling

Also Published As

Publication number Publication date
JP5256076B2 (ja) 2013-08-07
JP2010200235A (ja) 2010-09-09
US20100220777A1 (en) 2010-09-02
US8194723B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
CN104159113B (zh) 安卓系统中视频编码方式的选择方法和装置
CN101651683B (zh) 一种信令消息解析源代码生成方法
CN102857604B (zh) 移动通信终端测试装置及移动通信终端测试方法
CN103036740B (zh) 一种epon系统中对网络终端千兆以太网接口信号的测试方法
ATE466466T1 (de) Verfahren und einheit zum effizienten melden von planungsinformationen (scheduling information) in einem drahtlosen telekommunikationssystem
CN104040976B (zh) 用于丢失实时媒体分组恢复的方法和装置
CN110262370B (zh) Plc的批量读写方法、装置及系统
JP6289435B2 (ja) 誤り率測定装置及び誤り率測定方法
CN104081701B (zh) 光网络系统的通信方法、系统及装置
CN103746840B (zh) 网络设备软件版本信息自动核对方法和系统
CN106855839A (zh) 一种服务器故障指示方法及装置
RU2017104832A (ru) Crum-модуль и устройство формирования изображений для аутентификации и связи и способы для этого
CN104871488A (zh) 同时测试多数据包信号收发器的方法
CN105281810A (zh) 一种传输数据的方法、设备和系统
CN104579548B (zh) 基于管理数据输入输出多源协议的传输方法及装置
CN106877873A (zh) 基于fpga的曼彻斯特码的编解码器及编解码方法
CN106375151A (zh) 一种以太网误码测试方法及系统
CN103812610B (zh) 一种数据通信方法、终端及信息安全设备
CN208739118U (zh) 一种误码检测装置
CN106452812B (zh) 灵活以太网子链路的自协商方法及装置
US20080307283A1 (en) Complex Pattern Generator for Analysis of High Speed Serial Streams
CN205545212U (zh) 基于fpga的曼彻斯特码的编解码器
CN101645767B (zh) K接口误码测试方法及其系统
CN105190454B (zh) 可编程显示器
CN101826936A (zh) 64b/66b编码测试装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100908