CN101819917A - 半导体装置的制造方法及系统 - Google Patents
半导体装置的制造方法及系统 Download PDFInfo
- Publication number
- CN101819917A CN101819917A CN200910046900A CN200910046900A CN101819917A CN 101819917 A CN101819917 A CN 101819917A CN 200910046900 A CN200910046900 A CN 200910046900A CN 200910046900 A CN200910046900 A CN 200910046900A CN 101819917 A CN101819917 A CN 101819917A
- Authority
- CN
- China
- Prior art keywords
- wafer
- msub
- mrow
- critical dimension
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 238000009826 distribution Methods 0.000 claims abstract description 99
- 230000008569 process Effects 0.000 claims abstract description 77
- 238000012545 processing Methods 0.000 claims abstract description 59
- 238000004364 calculation method Methods 0.000 claims description 22
- 238000005516 engineering process Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 11
- 238000001459 lithography Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 abstract description 131
- 238000012544 monitoring process Methods 0.000 abstract description 3
- 230000006872 improvement Effects 0.000 abstract description 2
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 description 9
- 238000011161 development Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Drying Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种半导体装置的制造方法和系统,所述方法包括:由参照晶片获得关键尺寸均匀度分布的目标值;按照参照晶片的工艺菜单对晶片进行半导体加工工艺,并获得所述晶片的关键尺寸均匀度的分布值;计算所述晶片和参照晶片的关键尺寸均匀度分布的相关性因子;当相关性因子小于设定值时更新所述工艺菜单。相应的,本发明还提供一种半导体装置的制造系统。所述半导体装置的制造方法及系统,不必对每批不满足目标值要求的晶片、甚至每一不满足目标值要求的晶片都重新进行工艺菜单的更新,通过引入晶片的相关性因子监测,当经过半导体加工的晶片的相关性因子小于设定值时才更新工艺菜单,能够提高生产效率降低,有利于芯片制造的产能提升。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种半导体装置的制造方法及系统。
背景技术
集成电路制造过程中,对工艺一致性的控制十分重要,不仅要保证不同批次晶片之间的工艺一致性,而且对同一批次的不同晶片也要保证工艺一致性,否则,就要对相关的工艺参数进行调整。
随着对超大规模集成电路高集成度和高性能的需求逐渐增加,半导体技术向着65nm甚至更小特征尺寸的技术节点发展,栅极的关键尺寸(Critical Dimension,CD)越来越小,对栅极关键尺寸的控制要求也越来也高。通常所说的关键尺寸均匀度(Critical Dimension Uniformity,CDU)是指实际工艺得到的整个晶片上栅极的线宽相对于目标值的变化,通过显影后检测(after development inspection,ADI)或刻蚀后检测(after etch inspection,AEI)可以测得CDU在整个晶片上的分布。实际的集成电路生产中,许多关键工艺后都需要对CDU进行检测,例如整个晶片上各个芯片的CDU分布,或者每个晶片上所有芯片的平均CDU等,以便及时改进工艺,提高良率。
例如,公开号US 2006/0262287A1的美国专利申请提供了一种改善光刻分布均匀性的方法,首先对晶片进行曝光,显影后检测晶片上的CDU,判断整个晶片上的CDU分布是否达到目标值,如果是,则继续进行另一晶片的光刻工艺,如果否,则计算检测到的CDU分布与目标值的差别数据,然后根据所述差别数据生成更新的工艺菜单,采用更新的工艺菜单对另一晶片进行光刻。
上述方法可以通过DoseMapper系统来实现,DoseMapper为半导体设备制造商阿斯麦(ASML)生产的Ultra-k1TM光刻系统的关键部分,对CDU的偏差进行修正或补偿从而改善整个晶片上的CDU,采用DoseMapper可以保证同一批次的各个晶片的CDU分布保持一致,对同一批次的其他晶片均采用同样的工艺菜单(recipe),当检测到CDU偏离目标值时,就更新工艺菜单,以保证同一批次各个晶片CDU的一致性。
实际上,从晶片CDU分布与目标值的差别数据得到更新的工艺菜单需要较长的时间,因此在实际生产过程中,每隔几个批次的晶片才进行一次工艺菜单的更新,然而问题在于,由于CDU的影响因素有很多,比如设备相关的或非设备相关的,因此会导致不同批次晶片之间、同一批次的不同晶片之间CDU分布都有差别,也就是说每一晶片CDU分布都可能不同,但是对每批(lot)不满足目标值要求的晶片、甚至每一不满足目标值要求的晶片都重新进行工艺菜单的更新会消耗大量的时间,使生产效率降低,影响芯片制造的产能。
发明内容
本发明解决的问题是提供一种半导体装置的制造方法及系统,能够改善CDU分布的均匀性并提高生产效率。
为解决上述问题,本发明提供一种半导体装置的制造方法,包括:
由参照晶片获得关键尺寸均匀度分布的目标值;
按照所述参照晶片的工艺菜单对晶片进行半导体加工工艺,并获得所述晶片的关键尺寸均匀度的分布值;
计算所述晶片和参照晶片的关键尺寸均匀度分布的相关性因子;
当所述相关性因子小于设定值时更新所述工艺菜单。
计算所述晶片和参照晶片的关键尺寸均匀度分布的相关性因子包括:
将所述关键尺寸均匀度分布的目标值作为第一阵列xi,将所述晶片的关键尺寸均匀度的分布值作为第二阵列yi,将所述第一阵列和第二阵列带入以下公式而计算出相关性系数rxy;
计算所述相关性系数的平方值而获得相关性因子。
当所述相关性因子小于设定值时更新工艺菜单包括:
获得所述晶片的关键尺寸均匀度的分布值与所述关键尺寸均匀度分布的目标值的偏差;
根据所述偏差对工艺菜单进行修正从而将工艺菜单更新。
所述半导体加工工艺为光刻或刻蚀。
所述关键尺寸为栅极线宽。
所述由参照晶片获得关键尺寸均匀度分布的目标值、以及获得所述晶片的关键尺寸均匀度的分布值通过DoseMapper而实现。
相应的,本发明还提供一种半导体装置的制造系统,包括:关键尺寸均匀度分布值获取装置,半导体加工装置,数据处理装置和控制装置;其中,
所述关键尺寸均匀度分布值获取装置,用于由参照晶片获得关键尺寸均匀度分布的目标值、获得经所述半导体加工装置加工后的晶片的关键尺寸均匀度的分布值;
所述半导体加工装置,用于按照所述控制装置提供的工艺菜单对晶片进行半导体加工工艺;
所述数据处理装置,用于根据所述关键尺寸均匀度分布值获取装置输出的所述晶片和参照晶片的关键尺寸均匀度的分布值计算相关性因子;
所述控制装置,用于根据所述数据处理装置计算得到的相关性因子与设定值进行比较,当所述相关性因子小于设定值时,更新工艺菜单并提供给所述半导体加工装置。
所述控制装置包括:比较单元,计算单元和更新单元;其中,
比较单元,用于从所述数据处理装置获得相关性因子并与设定值进行比较,当所述相关性因子小于设定值时向计算单元发出计算命令;
计算单元,用于根据比较单元的计算命令通过运算获得所述晶片的关键尺寸均匀度的分布值与所述关键尺寸均匀度分布的目标值的偏差;
更新单元,用于根据计算单元输出的所述偏差对参照晶片的工艺菜单进行修正从而将工艺菜单更新,并提供给半导体加工装置。
所述半导体加工装置包括光刻装置或刻蚀装置。
与现有技术相比,上述技术方案具有以下优点:
所述的半导体装置的制造方法及系统,不必对每批不满足目标值要求的晶片、甚至每一不满足目标值要求的晶片都重新进行工艺菜单的更新,通过引入晶片的相关性因子监测,当经过半导体加工的晶片的相关性因子小于设定值时才更新工艺菜单,能够提高生产效率降低,有利于芯片制造的产能提升。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为本发明实施例中半导体装置的制造方法的流程图;
图2为本发明实施例中半导体装置的制造系统的示意图;
图3为本发明实施例中制造系统的控制装置的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制造中应包含长度、宽度及深度的三维空间尺寸。
在目前的集成电路制造工艺中,通过DoseMapper系统来实现对CDU的偏差进行修正从而改善整个晶片上CDU,采用DoseMapper可以保证同一批次的各个晶片的CDU分布保持一致,对同一批次的其他晶片均采用同样的工艺菜单(recipe),当检测到CDU偏离目标值时,就生成新的工艺菜单,以保证同一批次各个晶片CDU的一致性。
实际上,从晶片CDU分布与目标值的差别数据得到新的工艺菜单需要较长的时间,因此在实际生产过程中,每隔几个批次的晶片才进行一次工艺菜单的更新,然而问题在于,由于CDU的影响因素有很多,比如设备相关的或非设备相关的,因此会导致不同批次晶片之间、同一批次的不同晶片之间CDU分布都有差别,也就是说每一晶片CDU分布都可能不同,但是对每批(lot)不满足目标值要求的晶片、甚至每一不满足目标值要求的晶片都重新进行工艺菜单的更新会消耗大量的时间,使生产效率降低,影响芯片制造的产能。
基于此,本发明的实施例提供一种半导体装置的制造方法及系统,能够实时监测半导体加工工艺后的晶片的CDU分布,改善CDU分布的均匀性并提高生产效率,具体的,所述方法包括:
由参照晶片获得关键尺寸均匀度分布的目标值;
按照所述参照晶片的工艺菜单对晶片进行半导体加工工艺,并获得所述晶片的关键尺寸均匀度的分布值;
计算所述晶片和参照晶片的关键尺寸均匀度分布的相关性因子;
当所述相关性因子小于设定值时更新所述工艺菜单。
计算所述晶片和参照晶片的关键尺寸均匀度分布的相关性因子包括:
将所述关键尺寸均匀度分布的目标值作为第一阵列xi,将所述晶片的关键尺寸均匀度的分布值作为第二阵列yi,将所述第一阵列和第二阵列代入以下公式而计算出相关性系数rxy:
计算所述相关性系数的平方值而获得相关性因子。
当所述相关性因子小于设定值时更新工艺菜单包括:
获得所述晶片的关键尺寸均匀度的分布值与所述关键尺寸均匀度分布的目标值的偏差;
根据所述偏差对工艺菜单进行修正从而将工艺菜单更新。
所述半导体加工工艺为光刻或刻蚀。
所述关键尺寸为栅极线宽。
所述由参照晶片获得关键尺寸均匀度分布的目标值、以及获得所述晶片的关键尺寸均匀度的分布值通过DoseMapper而实现。
相应的,本发明的实施例还提供一种半导体装置的制造系统,包括:关键尺寸均匀度分布值获取装置,半导体加工装置,数据处理装置和控制装置;其中,
所述关键尺寸均匀度分布值获取装置,用于由参照晶片获得关键尺寸均匀度分布的目标值、获得经所述半导体加工装置加工后的晶片的关键尺寸均匀度的分布值;
所述半导体加工装置,用于按照所述控制装置提供的工艺菜单对晶片进行半导体加工工艺;
所述数据处理装置,用于根据所述关键尺寸均匀度分布值获取装置输出的所述晶片的关键尺寸均匀度的分布值计算相关性因子;
所述控制装置,用于根据所述数据处理装置计算得到的相关性因子与设定值进行比较,当所述相关性因子小于设定值时,更新工艺菜单并提供给所述半导体加工装置。
所述控制装置包括:比较单元,计算单元和更新单元;其中,
比较单元,用于从所述数据处理装置获得相关性因子并与设定值进行比较,当所述相关性因子小于设定值时向计算单元发出计算命令;
计算单元,用于根据比较单元的计算命令通过运算获得所述晶片的关键尺寸均匀度的分布值与所述关键尺寸均匀度分布的目标值的偏差;
更新单元,用于根据计算单元输出的所述偏差对参照晶片的工艺菜单进行修正从而将工艺菜单更新,并提供给半导体加工装置。
所述半导体加工装置包括光刻装置或刻蚀装置。
以下通过一个具体实施例对所述半导体装置的制造方法进行详细说明。
参照图1所示,本实施例中所述半导体装置的制造方法包括以下步骤:
步骤S1,由参照晶片获得关键尺寸均匀度分布的目标值。
所述参照晶片采用初始工艺菜单进行半导体加工工艺,加工完成之后可以通过DoseMapper获得其关键尺寸均匀度(Critical Dimension Uniformity,CDU)的分布值,也即,所述参照晶片上各个芯片区(die或field)的关键尺寸,将该CDU分布值作为目标值,用来控制后续晶片加工工艺的一致性。
本实施例中,所述关键尺寸例如为栅极线宽,栅极线宽通常为集成电路芯片中最小的物理尺寸,对其制造精度的控制十分重要。当然并不仅限于此,关键尺寸也可以为集成电路芯片中的其他物理尺寸,例如沟槽宽度等。
步骤S2,按照所述参照晶片的工艺菜单对晶片进行半导体加工工艺,并获得所述晶片的关键尺寸均匀度的分布值。
其中,所述半导体加工工艺例如为光刻工艺,包括旋涂光刻胶、曝光、显影,显影后检查的过程中通过DoseMapper获得所述晶片的关键尺寸均匀度的分布值;
所述半导体加工工艺又例如为等离子体刻蚀工艺,以图案化的光刻胶层为掩膜对所述晶片进行刻蚀,去除未被光刻胶保护的部分,而后清洗去除光刻胶层,在刻蚀后检查的过程中通过DoseMapper获得所述晶片的关键尺寸均匀度的分布值。
所述晶片和参照晶片包括半导体衬底及其表面形成的半导体器件层,所述半导体衬底可以包括元素半导体材料,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以包括化合物半导体材料,例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合;也可以是绝缘体上硅(SOI)。此外,所述半导体衬底还可以包括其它的材料,例如外延层或掩埋层的多层结构。
所述晶片和参照晶片可以在同一批次之中,也可以为不同批次的晶片。
步骤S3,计算所述晶片和参照晶片的关键尺寸均匀度分布的相关性因子。
具体的,由于所述晶片和参照晶片上具有至少两个集成电路芯片构成的芯片阵列,各个芯片的关键尺寸均匀度的分布值就组成一个数据阵列,于是首先将所述参照晶片的关键尺寸均匀度分布的目标值作为第一阵列xi,将所述晶片的关键尺寸均匀度的分布值作为第二阵列yi;
接着,将所述第一阵列xi和第二阵列yi带入以下公式(1)而计算出相关性系数rxy:
然后,计算所述相关性系数的平方值而获得相关性因子RSQ(square of the Pearson correlation coefficient),也即:RSQ=rxy 2......(2)
例如,在光刻工艺中,提供三个待加工的晶片(wafer),分别记为WF1、WF2和WF3,WF2和WF3通过DoseMapper而获得关键尺寸均匀度的分布值,而WF1没有采用DoseMapper系统,将WF2作为参照晶片,则其关键尺寸均匀度的分布值为目标值,其相关性因子为1。如果以WF2作为参照晶片,则将WF2的关键尺寸均匀度的分布值作为第一矩阵xi,将WF1或WF3的关键尺寸均匀度的分布值作为第二矩阵yi,代人公式(1)和公式(2)中得到RSQ。
表1列出了由本实施例的方法得到的所述三个晶片的RSQ。可见,没有采用DoseMapper系统的WF1相关性因子小很多,应用DoseMapper系统的WF2和WF3相关性因子较接近。
表1
步骤S4,当所述相关性因子小于设定值时,更新工艺菜单。
例如相关性因子的设定值为0.95,则晶片WF1的相关性因子小于设定值,而晶片WF2的相关性因子大于设定值,首先,获得所述晶片WF1的关键尺寸均匀度的分布值与所述关键尺寸均匀度分布的目标值(即WF2的CDU分布值)的偏差;
然后,根据所述偏差对WF2的光刻工艺菜单进行修正,生成新的工艺菜单,从而将工艺菜单更新。采用新的工艺菜单对WF1重新进行光刻工艺,以保证工艺一致性。
其中,相关性因子的设定值并不是固定不变的,可以根据有限次的试验并结合实际加工的晶片尺寸和电路设计要求而确定。
在本实施例中,所述由参照晶片获得关键尺寸均匀度分布的目标值、以及获得所述晶片的关键尺寸均匀度的分布值通过DoseMapper而实现。
由此可见,相对于现有技术,本实施例所述的半导体装置的制造方法,不必对每批不满足目标值要求的晶片、甚至每一不满足目标值要求的晶片都重新进行工艺菜单的更新,通过引入晶片的相关性因子监测,当经过半导体加工的晶片的相关性因子小于设定值时才更新工艺菜单,能够提高生产效率降低,有利于芯片制造的产能提升。
下面结合附图详细说明所述半导体装置的制造系统的一个具体实施例。
如图2所示,半导体装置的制造系统包括:关键尺寸均匀度分布值获取装置201,半导体加工装置204,数据处理装置202和控制装置203;其中,
所述关键尺寸均匀度分布值获取装置201,用于由参照晶片获得关键尺寸均匀度分布的目标值、获得经所述半导体加工装置204加工后的晶片的关键尺寸均匀度的分布值;该装置可以应用DoseMapper系统;
所述半导体加工装置204,用于按照所述控制装置203提供的工艺菜单对晶片进行半导体加工工艺;所述半导体加工装置204包括光刻装置或刻蚀装置,可以对晶片进行光刻或刻蚀工艺;所述光刻装置例如包括:涂胶设备、曝光设备、显影设备等;所述刻蚀装置例如包括等离子体刻蚀设备;
所述数据处理装置202,用于根据所述关键尺寸均匀度分布值获取装置201输出的所述晶片和参照晶片的关键尺寸均匀度分布的计算相关性因子;
所述控制装置203,用于根据所述数据处理装置202计算得到的相关性因子与设定值进行比较,当所述相关性因子小于设定值时,更新工艺菜单并提供给所述半导体加工装置204。
具体的,如图3所示,所述控制装置203包括:比较单元301,计算单元302和更新单元303,其中,
比较单元301,用于从所述数据处理装置202(见图3)获得相关性因子并与设定值进行比较,当所述相关性因子小于设定值时向计算单元302发出计算命令;
计算单元302,用于根据比较单元301的计算命令通过运算获得所述晶片的关键尺寸均匀度的分布值与所述关键尺寸均匀度分布的目标值的偏差;
更新单元303,用于根据计算单元302输出的所述偏差对参照晶片的工艺菜单进行修正从而将工艺菜单更新,并提供给半导体加工装置204(见图2)。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种半导体装置的制造方法,其特征在于,包括:
由参照晶片获得关键尺寸均匀度分布的目标值;
按照所述参照晶片的工艺菜单对晶片进行半导体加工工艺,并获得所述晶片的关键尺寸均匀度的分布值;
计算所述晶片和参照晶片的关键尺寸均匀度分布的相关性因子;
当所述相关性因子小于设定值时更新所述工艺菜单。
2.根据权利要求1所述的半导体装置的制造方法,其特征在于,计算所述晶片和参照晶片的关键尺寸均匀度分布的相关性因子包括:
将所述关键尺寸均匀度分布的目标值作为第一阵列xi,将所述晶片的关键尺寸均匀度的分布值作为第二阵列yi,将所述第一阵列和第二阵列带入以下公式而计算出相关性系数rxy;
计算所述相关性系数的平方值而获得相关性因子。
3.根据权利要求1或2所述的半导体装置的制造方法,其特征在于,当所述相关性因子小于设定值时更新工艺菜单包括:
获得所述晶片的关键尺寸均匀度的分布值与所述关键尺寸均匀度分布的目标值的偏差;
根据所述偏差对工艺菜单进行修正从而将工艺菜单更新。
4.根据权利要求1所述的半导体装置的制造方法,其特征在于,所述半导体加工工艺为光刻或刻蚀。
5.根据权利要求1所述的半导体装置的制造方法,其特征在于,所述关键尺寸为栅极线宽。
6.根据权利要求1所述的半导体装置的制造方法,其特征在于,所述由参照晶片获得关键尺寸均匀度分布的目标值、以及获得所述晶片的关键尺寸均匀度的分布值通过DoseMapper而实现。
7.一种半导体装置的制造系统,其特征在于,包括:关键尺寸均匀度分布值获取装置,半导体加工装置,数据处理装置和控制装置;其中,
所述关键尺寸均匀度分布值获取装置,用于由参照晶片获得关键尺寸均匀度分布的目标值、获得经所述半导体加工装置加工后的晶片的关键尺寸均匀度的分布值;
所述半导体加工装置,用于按照所述控制装置提供的工艺菜单对晶片进行半导体加工工艺;
所述数据处理装置,用于根据所述关键尺寸均匀度分布值获取装置输出的所述晶片和参照晶片的关键尺寸均匀度的分布值计算相关性因子;
所述控制装置,用于根据所述数据处理装置计算得到的相关性因子与设定值进行比较,当所述相关性因子小于设定值时,更新工艺菜单并提供给所述半导体加工装置。
8.根据权利要求7所述半导体装置的制造系统,其特征在于,所述控制装置包括:比较单元,计算单元和更新单元;其中,
比较单元,用于从所述数据处理装置获得相关性因子并与设定值进行比较,当所述相关性因子小于设定值时向计算单元发出计算命令;
计算单元,用于根据比较单元的计算命令通过运算获得所述晶片的关键尺寸均匀度的分布值与所述关键尺寸均匀度分布的目标值的偏差;
更新单元,用于根据计算单元输出的所述偏差对参照晶片的工艺菜单进行修正从而将工艺菜单更新,并提供给半导体加工装置。
9.根据权利要求7所述半导体装置的制造系统,其特征在于,所述半导体加工装置包括光刻装置或刻蚀装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100469009A CN101819917B (zh) | 2009-02-27 | 2009-02-27 | 半导体装置的制造方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100469009A CN101819917B (zh) | 2009-02-27 | 2009-02-27 | 半导体装置的制造方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101819917A true CN101819917A (zh) | 2010-09-01 |
CN101819917B CN101819917B (zh) | 2012-04-18 |
Family
ID=42654954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100469009A Active CN101819917B (zh) | 2009-02-27 | 2009-02-27 | 半导体装置的制造方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101819917B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102478841A (zh) * | 2010-11-22 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 一种平衡机台产能的方法和装置 |
CN103943525A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 一种生成离线辅助程式方案的方法 |
-
2009
- 2009-02-27 CN CN2009100469009A patent/CN101819917B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102478841A (zh) * | 2010-11-22 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 一种平衡机台产能的方法和装置 |
CN102478841B (zh) * | 2010-11-22 | 2013-07-31 | 中芯国际集成电路制造(上海)有限公司 | 一种平衡机台产能的方法和装置 |
CN103943525A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 一种生成离线辅助程式方案的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101819917B (zh) | 2012-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7498106B2 (en) | Method and apparatus for controlling etch processes during fabrication of semiconductor devices | |
US9196491B2 (en) | End-cut first approach for critical dimension control | |
US6859746B1 (en) | Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same | |
CN104730858B (zh) | 采用反馈控制改善晶圆图案化的均匀性 | |
TWI249803B (en) | System for controlling manufacturing process, method for controlling manufacturing process and method for manufacturing a semiconductor device | |
US9087793B2 (en) | Method for etching target layer of semiconductor device in etching apparatus | |
TWI392987B (zh) | 由半導體晶圓製造積體電路的裝置和方法 | |
US8062810B2 (en) | Method of correcting a mask pattern and method of manufacturing a semiconductor device | |
CN101819917B (zh) | 半导体装置的制造方法及系统 | |
US10664638B1 (en) | Measuring complex structures in semiconductor fabrication | |
Huff | Important Considerations Regarding Device Parameter Process Variations in Semiconductor-Based Manufacturing | |
US20030115005A1 (en) | System and method for controlling critical dimension in a semiconductor manufacturing process | |
Hargrove et al. | Review of virtual wafer process modeling and metrology for advanced technology development | |
US6808946B1 (en) | Method of using critical dimension measurements to control stepper process parameters | |
US7236840B2 (en) | Manufacturing process developing method for semiconductor device | |
TW201539534A (zh) | 半導體的製造方法及曝光系統 | |
JP3913145B2 (ja) | パターン形成方法 | |
US8108807B2 (en) | Delay time adjusting method of semiconductor integrated circuit | |
Kurihara et al. | Gate CD control considering variation of gate and STI structure | |
US6778876B1 (en) | Methods of processing substrates based upon substrate orientation | |
JP2007214410A (ja) | 自立薄膜の応力管理方法及びステンシルマスクの製造方法 | |
US7153711B2 (en) | Method for improving a drive current for semiconductor devices on a wafer-by-wafer basis | |
CN117320443A (zh) | 半导体元件的制备方法 | |
CN117525035A (zh) | 半导体元件及其制备方法 | |
CN118280983A (zh) | 半导体结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |