CN101803012B - 在集成电路小片和印刷电路板之间形成低型面线结合部的方法 - Google Patents

在集成电路小片和印刷电路板之间形成低型面线结合部的方法 Download PDF

Info

Publication number
CN101803012B
CN101803012B CN2008801078701A CN200880107870A CN101803012B CN 101803012 B CN101803012 B CN 101803012B CN 2008801078701 A CN2008801078701 A CN 2008801078701A CN 200880107870 A CN200880107870 A CN 200880107870A CN 101803012 B CN101803012 B CN 101803012B
Authority
CN
China
Prior art keywords
wire
die
bond
wire bond
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801078701A
Other languages
English (en)
Other versions
CN101803012A (zh
Inventor
K·西尔弗布鲁克
拉瓦尔·C-L-S
K·坦贡琼鲁斯库尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memjet Technology Ltd
Original Assignee
Silverbrook Research Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silverbrook Research Pty Ltd filed Critical Silverbrook Research Pty Ltd
Publication of CN101803012A publication Critical patent/CN101803012A/zh
Application granted granted Critical
Publication of CN101803012B publication Critical patent/CN101803012B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Peptides Or Proteins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种在电路小片上的一排接触垫和在支承结构上的相应一组导体之间形成一系列线结合部的方法，该方法通过以下步骤：通过各线结合部来使得电路小片上的各接触垫与支承结构上的相应导体电连接，各线结合部成弧形从接触垫向导体延伸；以及在各线结合部上单独推动，以便塌缩弧形和使得线结合部塑性变形，使得该塑性变形将线结合部保持为更扁平的型面形状。

Description

在集成电路小片和印刷电路板之间形成低型面线结合部的方法
技术领域
本发明涉及集成电路领域。特别是，本发明涉及在电路板和集成电路小片上的接触垫之间的线结合部。
背景技术
在硅晶片上制造的集成电路通常称为“小片”。在本说明书中，术语小片用于指利用平版印刷(在半导体制造中通常使用的公知蚀刻和沉积技术)在晶片基质上制造的集成电路。集成电路(IC)小片通过线结合部而与印刷电路板电连接。线结合部是非常细的线，大约25至40微米直径，沿晶片基质侧部从接触垫伸向印刷电路板(PCB)上的触点。由于现代线结合机器(通常称为线结合器)的速度和精确性，线结合是广泛使用的电相互连接技术。
线结合器是自动装置，它将来自PCB上的导体的较小长度线焊接在集成电路小片的接触垫上。线通过结合工具来供给，结合工具利用压力、热和/或超声波能量的某些组合来通过固相焊接技术将线安装在结合垫上。两种最常见类型的线结合称为楔形结合和球形结合。这些涉及结合工具和线结合部自身的结构。对于两种线结合器，各线结合部成弧形从集成电路(IC)小片上的结合垫延伸至PCB上的导体。这是因为从接触垫至PCB的线制成为比所需更长，以便适应在PCB和结合垫之间的间隙变化(由于热膨胀、部件的柔性等)。
为了保护和加强线结合部，它们密封在称为封装物的环氧树脂小珠中。线的弧形的顶部通常高于接触垫大约300微米，尽管一些线结合部可以延伸甚至更高。如名称所述，封装物需要封装线的总长度，这样，封装物小珠将从接触垫延伸500微米至600微米。
当电路小片只是电子微处理器时，几乎不需要精密控制封装物小珠的尺寸。不过，当电路小片是具有有效上表面的微电机械系统(MEMS)装置时，可能需要或希望使得电路小片的有效表面紧邻另一表面。一个这样的情况是喷墨打印头。打印介质接近喷嘴阵列的程度将影响打印质量。类似的，当清洁表面横过喷嘴被擦拭时，封装物小珠可能防碍擦拭接触。
另一问题的产生是由于封装物小珠的侧部并不平直。用于沉积封装物的一种常用技术包括将它从针头直接挤出至该排线结合部上。封装物的容积和在电路小片上的位置并不是非常精确。泵的压力变化或针头速度的稍微不均匀使得接触有效表面的小珠的侧部适度弯曲。因为小珠的侧部并不平直，因此它必须离有效表面上的任意有效部分较大间距，以便充裕地容纳波动。使电触点远离有效表面的有效部分(例如喷墨喷嘴)将耗尽有价值的晶片实际的价值(real estate)，并减少了可由晶片盘制造的电路小片数目。
考虑到喷墨打印头的广泛使用，本发明将特别参考它在该领域中的应用来介绍。不过，普通技术人员应当知道，这只是示例说明，本发明同样可用于线结合到PCB或其它支承结构的其它集成电路。
发明内容
根据第一方面，本发明提供了一种在电路小片上的一排接触垫和在支承结构上的相应一组导体之间成形一系列线结合部的方法，该方法包括以下步骤：
通过各线结合部来使得电路小片上的各接触垫与支承结构上的相应导体电连接，各线结合部成弧形从接触垫向导体延伸；
在各线结合部上单独推动，以便塌缩弧形和使得线结合部塑性变形，这样，该塑性变形使得线结合部保持为更扁平的型面形状；
将各线结合部覆盖在封装物小珠中；以及
用成形刀片成形各封装物小珠，从而使各封装物小珠的顶部移动至支承结构侧，以在封装物小珠上形成扁平的顶部表面。
已知线结合部的强度相对较小，为大约3至5克力。不过，本申请人的研究发现，线结合部结构很坚固，足以承受由塑性变形引起的一定程度加工硬化。线结合部的弧形可以变形成更扁平型面，而不会损害与PCB的电连接。本申请人的上述参考文献USSN 11/860539(我们的Docket MPN008US)公开了一种用于同时推动所述排线结合部中的一些或全部线环的技术。这种所谓的群线(gang wire)推动技术很有效，但是进一步的研发显示，在高容量制造处理中，单独塌缩各线结合部更可控制和更容易实施。
优选是，在所述排线结合部中的相邻线结合部被顺序推动。在还一优选形式中，形成所述排线结合部的步骤使用线结合器，该线结合器有结合工具，用于在接触垫和它们的各相应导体之间运动，且该排线结合部由线结合器上的线接合结构来顺序推动。优选是，线接合结构和结合工具用于同步运动。优选是，线接合结构推动的线结合部紧邻当前由结合工具形成的线结合部。优选是，线结合器为楔形线结合器，结合工具为楔形件，在远端处具有线夹，这样，在使用过程中，在运动至PCB上的相应导体以便焊接线的另一端和形成线结合部之前，线夹使得一个线与电路小片上的一个接触垫接触，以便形成焊接连接，且线接合结构具有线推动表面，该线推动表面与线结合部接触，线推动表面靠近线夹，并相对于楔形件朝着IC电路小片运动的方向在线夹后面1.0mm至1.6mm。在特别优选的形式中，线推动表面更靠近PCB和线夹在50微米至400微米之间。在一些实施例中，该排线结合部并不在IC电路小片的接触垫上面延伸超过150微米。在优选实施例中，该排线结合部并不在IC电路小片的接触垫上面延伸超过50微米。在特别优选的形式中，线结合部安装在接触垫上，且结合强度大于3g力。
优选是，接触垫与PCB上的相应导体间隔开超过1mm。在还一优选形式中，接触垫离PCB上的相应导体在2mm和3mm之间。在一些实施例中，PCB有支承结构和柔性PCB，并需要支承结构，这样，导体邻近电路小片上的接触垫。在特殊实施例中，支承结构有用于支承电路小片的芯片安装区域，电路小片有与芯片安装区域接触的后部表面和与该后部表面相对的有效表面，有效表面有接触垫，芯片安装区域相对于支承结构的其余部分升高，这样，接触垫相对于导体升高。在特别优选的形式中，支承结构是液晶聚合物(LCP)模件。优选是，有效表面有功能元件，该功能元件与电路小片的接触垫间隔开小于260微米。在特别优选的形式中，电路小片是喷墨打印头IC，功能元件是喷嘴，墨通过该喷嘴来喷射。在一些实施例中，支承结构是液晶聚合物(LCP)模件。
优选是，线结合部覆盖在封装物小珠中，该封装物小珠在电路小片的有效表面上面延伸小于200微米。
优选是，线结合部覆盖在封装物小珠中，该封装物小珠有成形表面，该成形表面为扁平，平行于有效表面并与该有效表面间隔开小于100微米。
优选是，该排线结合部覆盖在封装物小珠中，该封装物小珠有成形表面，该成形表面为扁平，并相对于有效表面倾斜。
优选是，线结合部覆盖在封装物小珠中，该封装物是环氧树脂材料，它在未固化时为触变性。
优选是，线结合部覆盖在封装物小珠中，是环氧树脂材料的该封装物在未固化时具有大于700cp的粘性。
在特殊实施例中，打印头IC安装在打印机中，这样，在使用时，喷嘴离纸张通路小于100微米。
根据第二方面，本发明提供了一种用于使集成电路小片与印刷电路板上的导体电连接的线结合器，该线结合器包括：
结合工具，用于将来自集成电路小片的线结合部安装在印刷电路板的导体上；以及
线接合结构，用于使线结合部变形。
优选是，线接合结构在线结合部上推动，以便使它们塑性变形。
优选是，线接合结构设置成将线结合部推至位于集成电路和印刷电路板的导体之间的粘接剂表面上。
优选是，线接合结构相对于结合工具为柔性。
优选是，线接合结构设置成用于与结合工具同步运动。
优选是，当形成一个线结合部时结合工具从集成电路向导体运动，线接合结构具有线推动表面，该线推动表面在形成线结合部时相对于结合工具运动的方向位于该结合工具后面1.0mm至1.6mm。
优选是，集成电路小片安装在支承表面上，线推动表面比结合工具更靠近支承表面50微米至400微米。优选是，线结合器为楔形线结合器，结合工具为楔形件，具有在远端处的线夹，这样，在使用过程中，在运动至PCB上的相应导体以便焊接线的另一端和形成线结合部之前，线夹使得一个线与电路小片上的一个接触垫接触，以便形成焊接连接。优选是，线推动表面由硬度小于线结合部材料的材料来形成。
优选是，线结合部由规格在15微米和75微米之间的线来形成。在特别优选形式中，该规格为大约25微米。
在一些实施例中，线结合部安装在IC电路小片上的各接触垫上，线结合部并不在IC电路小片的接触垫上面延伸超过150微米。在优选实施例中，该排线结合部并不在IC电路小片的接触垫上面延伸超过50微米。
优选是，接触垫与PCB上的相应导体间隔开超过1mm。在还一优选形式中，接触垫离PCB上的相应导体在2mm和3mm之间。在一些实施例中，PCB有支承结构和柔性PCB，并需要支承结构，这样，导体邻近电路小片上的接触垫。在特殊实施例中，支承结构有用于支承电路小片的芯片安装区域，电路小片有与芯片安装区域接触的后部表面和与该后部表面相对的有效表面，有效表面有接触垫，芯片安装区域相对于支承结构的其余部分升高，这样，接触垫相对于导体升高。在特别优选的形式中，支承结构是液晶聚合物(LCP)模件。优选是，有效表面有功能元件，该功能元件与电路小片的接触垫间隔小于260微米。在特别优选的形式中，电路小片是喷墨打印头IC，功能元件是喷嘴，墨通过该喷嘴来喷射。在一些实施例中，支承结构是液晶聚合物(LCP)模件。
根据第三方面，本发明提供了一种电子装置，它包括：
集成电路小片，该集成电路小片有多个接触垫；
印刷电路板，该印刷电路板有多个导体，这些导体分别与各接触垫相对应；
线结合部，该线结合部使得各接触垫与相应导体电连接；以及
粘接剂表面，该粘接剂表面位于接触垫和相应导体之间；其中，
线结合部固定在粘接剂表面上。
根据第四方面，本发明提供了一种降低在线结合部中的线结合部环的高度的方法，该线结合部使得具有接触垫的集成电路小片与具有导体的印刷电路板电连接，该方法包括以下步骤：
安装集成电路小片，使得接触垫与导体间隔开；
将粘接剂表面定位在接触垫和印刷电路板上的导体之间；
将线安装在接触垫或导体中的一个上；
将线拉向接触垫或导体中的另一个；
使得线能够与粘接剂表面接触；以及
将线安装在接触垫或导体中的另一个上，以便形成线结合部，该线结合部在它的端部中间的点处粘附在粘接剂表面上。
本发明的这些方面使得线结合部能够粘附在底侧支承结构上，而不会对它们的结合强度或功能有不利影响。在线结合部的端部之间粘接线结合部将在线结合部环的高度方面提供可靠和控制的制造。所形成的线结合部的高度可以小于通过引起塑性变形(因为当线接合结构脱开时各线不能向上弹回)而获得的高度。应当知道，使线结合部塑性变形还涉及开始使线弹性变形。当线推动结构退回时，弹性变形将消除。
当通过线结合器形成结合部时，线结合部可以进行粘接，而并不对结合工具产生任何变化。本申请人发现，当形成结合部时，线结合部通常允许线与在电路小片和印刷电路板上的导体之间的表面接触。一旦线焊接至电路小片的接触垫上时，结合工具拉向印刷电路板上的导体。当将其拉过横过在电路小片和印刷电路板之间的间隙时，线向下覆盖并置于底侧表面上。一旦结合工具将线的另一端焊接在导体上，紧挨在结合工具后面的线夹通过拉动供给线直到拉断将供给线断开，在环中的残余拉伸力将使它向上弯曲。当线在超声波焊接至印刷电路板上之前将其拉低以便与粘接剂表面接触时，它不能向上弯曲。
优选是，当形成线结合部时，线结合部通过线结合器而运动成与粘接剂表面接触。
优选是，粘接剂表面是双面胶带的一面。优选是，集成电路小片和PCB安装在支承结构上，这样，它们相互邻近和间隔。优选是，PCB为柔性PCB，支承结构为液晶聚合物(LCP)模件。优选是，集成电路小片通过电路小片安装薄膜而安装在支承结构上，粘接剂表面由电路小片安装薄膜的一部分来提供。
附图说明
下面将通过实例参考附图介绍本发明的实施例，附图中：
图1是用于向线结合施加封装物小珠的普通现有技术的示意图；
图2是安装在支承结构上的电路小片的示意图，该支承结构有相对于柔性PCB安装区域升高的芯片安装区域；
图3A、3B和3C是利用可移动刀片成形为合适形状的封装物小珠的示意图；
图4A至4D是通过塑性变形而成形的线结合的示意图；
图5A和5B表示了由于塑性变形的线结合而引起的封装物小珠高度降低；
图6A至6C表示了利用成形刀片而施加在线结合上的封装物小珠；
图7A和7B表示了成形刀片用于控制在电路小片表面上的封装物小珠的前部；
图8表示了安装在线结合器上的线推动器；
图9表示了在成形中的线推动器和线结合器；以及
图10表示了粘附在电路小片和柔性PCB之间的LCP模件上的线结合。
具体实施方式
图1表示了用于将封装物小珠施加在线结合上的普通技术。电路小片4安装在支承结构6上并邻近柔性PCB 8(柔性印刷电路板)的边缘。电路小片4有沿一边缘的一排接触垫10，柔性PCB 8有相应结合垫12。线结合部16从结合垫10延伸至结合垫12。电和数据通过柔性PCB 8中的导电迹线14而传递给电路小片4。这是安装在很多电子装置中的电路小片的简化表示。如USSN11/014769(DocketNo.RRC001US)(该文献被本文参引)中所述的、安装在LCP(液晶聚合物)模件上以便从相邻柔性PCB接收打印数据的打印头IC电路小片是这种电路小片安装结构的一个实例。普通技术人员应当知道，电路小片也可以直接安装在硬PCB上，该硬PCB上形成有迹线。
线结合部16覆盖于封装物2的小珠中，以便保护和增强该结合部。封装物2从排出针头18直接分配至线结合部16上。通常，封装物小珠2为三个分开的小珠，两个小珠是所谓的“堤”封装物20，一个小珠是“填充”封装物22。堤封装物20有比填充封装物22更高的粘性，并用于形成槽道以便保持填充封装物小珠。小珠2高于电路小片4的高度H通常为大约500-600微米。在大部分电子装置中，这并不会引起问题。不过，当电路小片具有有效表面，该有效表面需要紧邻另一表面操作时，该小珠可能成为障碍。
相对于柔性PCB升高电路小片
图2表示了台阶形支承结构6，该台阶形支承结构6相对于PCB安装区域24(或者至少安装PCB结合垫12的区域)升高了芯片安装区域26。通过在升高的芯片安装区域26上的电路小片4，线结合部16的弧形相对于电路小片4的有效表面28较低。实际上，安装在接触垫10上的线结合部16的端部可以是弧形的顶点(应当记住，线结合部弧形将适应电路小片和PCB的一些相对运动)。当线结合部16由封装物2覆盖时，小珠具有高于电路小片4的有效表面28的减小高度H。当封装物2小珠使用两个堤封装物24小珠和填充封装物22时，小珠的位置、容积和粘性都需要考虑到台阶。小于100微米的小珠高度可以很容易获得，且通过附加措施，例如线弧形塌缩和小珠成形(如后面所述)，小珠的高度可以小于50微米。
当电路小片4升高至比柔性PCB 8高410微米时，线结合部16高于电路小片的高度为大约34微米。当电路小片4升高至比柔性PCB8高610微米时，线结合部16的高度为大约20微米。当为710微米台阶时线结合部的高度也为大约20微米，这表明进一步升高电路小片将几乎不会或者不会进一步降低线结合部的高度。
通过成形刀片来成形封装物小珠
图3A至3C表示了封装物2通过成形刀片30来形成。支承结构6为台阶形，以便减小线结合部16高于电路小片4的高度。在环氧树脂封装物2固化之前，成形刀片30横过电路小片4和线结合部沿预定通路运动。如图3B中所示，刀片30使得小珠30的顶部移动至它的柔性PCB侧，以便形成扁平顶表面32，该扁平顶表面32明显减小了高于电路小片4的高度H。
封装物小珠2可以是多个分开的小珠，如图1和2中所示，或者是一种材料的单个小珠。不过，为了成形封装物的精密尺寸控制，使用的封装物材料应当为触变性-也就是，一旦从排出针头沉积，或者通过刀片30来成形，材料应当不会在它自身重量作用下流动，而是保持它的形状直到它固化。这需要环氧树脂具有大于大约700cp的未固化粘性。合适的封装物为DYMAX 9001-E-v3.1芯片封装物，由DymaxCorporation制造，当未固化时具有大约800cp的粘性。刀片30可以为陶瓷(玻璃)或金属，优选是大约200微米厚。
应当知道，刀片30和电路小片4的相对运动可以精确控制。这使得高度H能够由线结合处理的公差来确定。只要H大于线结合部弧形高于电路小片的标称高度加上最大公差，封装物2将覆盖和保护线结合部16。通过这种技术，高度H可以很容易地从500-600微米减小至小于300微米。当线结合部弧形的高度也减小时，封装物小珠的高度H可以小于100微米。申请人利用这种技术来成形打印头电路小片上的封装物，使它在最低点处降低至50微米的高度。如图3C中所示，最低点在封装物前部，刀片30在小珠2的顶部形成倾斜面32。当从喷嘴面上清洁纸屑和干燥墨时，打印头维护系统利用该倾斜面。这表示该技术不仅能降低封装物小珠的高度，还能形成这样的表面，它能够执行除封装线结合部之外的其它功能。刀片的边缘型面和刀片相对于电路小片的通路可以设置为形成这样的表面，该表面有用于不同目的的多个形状。
线结合部弧形的塑性变形
图4A至4C表示了用于降低线结合部的型面的另一技术。图4A表示电路小片4通过线结合部16而与柔性PCB 8连接。当台阶形支承结构6与扁平支承结构相比，降低了线结合部弧形的高度时，线结合部仍然有向上弯曲的自然趋势，而不是朝着台阶拐角向下弯曲。线16通常为大约32微米直径，具有大约3至5克力的拉力。该拉力是断开与接触垫10或结合垫12的连接所需的拉伸负载。由于这些结构脆弱(一个原因是由于施加封装物)，通常明智的是避免在线结合部弧形和其它固体表面之间的任何接触。
如图4B中所示，线结合部16的弧形可以通过线推动器34而塌缩。线推动器34使得线结合部16充分移动，以便使得该弧形弹性和塑性变形。本申请人已经表明，与线推动器34的接触可能使得线局部加工硬化，但是只要推动力不过大，它不会断开。线推动器34的端部为圆形，以避免应力集中点。线推动器可以为用于与单个线结合部接合的触针(stylus)，或者可以是同时在多个线结合部上推动的刀片。
下面参考图4C，线推动器34退回，线朝着它的初始形状弹回，以便释放弹性变形。不过，塑性变形将保留，线结合部高于电路小片4的高度大大减小。测试表明，利用这种技术，200微米的初始线结合部环形高度可以减小至大约35微米。测试还表明，塑性变形的线的拉动强度保持为大约3至5克力。
线结合部的塌缩是不受控制的，并使得线结合部有点随机地变形。不过，将线结合部推动得更靠近电路小片将提供更均匀形状塌缩的线结合部。本申请人的工作表明，大约200至300微米的线与电路小片接合将提供最佳结果。
如图4D中所示，电路小片4和柔性PCB 8安装在扁平支承结构6上。如上所述，这意味着线结合部弧形的初始环形高度大大高于电路小片4(大约400微米)。因此，当环形通过线推动器塌缩时，线更加塑性变形。甚至，本申请人的结果表明，在推动后残余的环形高度为大约20-50微米。
图5A和5B表示了由封装物小珠2覆盖的塌缩线结合部16。即使在固化之前没有小珠成形，小珠高于电路小片的高度H也大大低于封装初始未变形线的环形所需的小珠高度。
通过成形刀片来施加封装物
图6A、6B和6C表示使用成形刀片30来施加封装物小珠，而不是使用排出针头(见图1和2)。如前所述，来自排出针头的封装物流速可以变化，这使得封装物前部在电路小片4的有效表面上的位置有较大变化。因此，在电路小片的有效表面中的任何功能元件需要与接触垫10充分间隔，以便允许封装物前部弯曲。
通过成形刀片来施加封装物避免了由于排出针头的流速波动而引起的问题。如图6A中所示，封装物40的小珠可以通过简单地将成形刀片30浸入未固化封装物环氧树脂储存器中而形成于该成形刀片30上。当然，小珠40也可以通过任意其它便利方法而形成，例如使得排出针头沿刀片30的一端运行。
图6B表示刀片30降低，以便使小珠40接触至电路小片4上。当封装物材料接触电路小片表面时，它沿该表面润湿和通过毛细作用吸走，同时保持扣住刀片的边缘。刀片30保持在电路小片4上面预定高度，并在小珠2上面运动，以便使它的型面平坦和降低。通过刀片30而离开小珠2顶部的封装物伸展在小珠2的PCB侧上。当封装物超过所需地伸展在PCB上时并没有关系。只要覆盖了线结合部16和结合垫12，在PCB 8表面上的任何附加封装物都是无害的。
在图6C中，通过根据上述技术塌缩弧形来减小线结合部16的高度。如上所述，一旦线结合部16塌缩，通过排出针头沉积的小珠2不需要大到覆盖线结合部16。而且，当使封装物2成形时，刀片30可以更靠近电路小片4，而并不与线结合部16接触。因此，图6C中的小珠型面大大低于图6B的型面。
封装物前部控制
当封装物材料从排出针头分配时，流速的很小变化可能使得小珠在更高流量点处凸出。因此，小珠与电路小片的有效表面接触的一侧并不平直，而是有明显的波动。这些波动必须容纳于接触垫和有效表面上的任意功能元件之间。在接触垫和功能元件之间的间距消耗了有价值的“芯片实际价值”。本申请人已经预先发展了在接触垫和第一排喷嘴之间有260微米间距的打印头电路小片。封装物前部的更好控制减小了在触点和操作元件之间的间距，因此减小了电路小片的总体尺寸。因此，设计可以更紧凑，并可以由原始晶片盘制造更多芯片。
如图7A和7B中所示，成形刀片30用于控制封装物2小珠的前部36。刀片30位于电路小片4上面，以便确定在它的底边缘和有效表面28之间的间隙42。当排出针头18分配封装物材料44时，它流至有效表面上(在刀片的一侧)，材料带延伸通过间隙42。因为由该间隙产生的流动限制，流量变化对流过间隙的材料带的尺寸的影响减小。因此，封装物前部36与刀片30底边缘的线紧密对应。
如图7B中所示，一旦封装物小珠从排出针头中分配，成形刀片30就已经处于使封装物小珠2成形的位置。刀片30简单地沿远离喷嘴38的方向在电路小片4上面运动。这使得封装物前部36保持就位，并在线结合部16上面使封装物小珠2的型面变平。
通过线结合器压缩线结合部弧形
图8和9表示了利用线结合器使得各线结合部弧形单独变形的技术。这有优于在上面的“线结合弧形的塑性变形”部分中所述和在图4A至4C中所示的技术的多个优点。首先，与在单独的制造步骤中推动所述排线结合部相比，当通过线结合器来安装线结合部时使该线结合部变形将更有时间效率。第二，已经发现使得该排线结合部中的各线单独接合和变形将在线变形和结合强度方面提供均匀的结果。
图8是在接触垫10和柔性PCB 8上的导体12之间形成单独线结合部16的线结合器46的示意透视图。打印头IC4表示为粘附在电路小片安装薄膜58的一侧。而电路小片安装薄膜58安装在LCP模件6上。穿过电路小片安装薄膜58的激光熔化孔将墨供给喷嘴38阵列。LCP模件6有台阶形表面60，这样，打印头IC 4相对于柔性PCB 8升高。如上所述，这有助于降低线结合部16的高度。
线结合器46通常在行业中称为“楔形”线结合器。楔形件48在它的尖端接收供给线56原料。利用压力、热和超声波能量的某些组合，线结合部16的端部焊接在柔性PCB 8的一个导体12上或者焊接在打印头集成电路4的一个接触垫10上。图8包括放大的插图，它表示在线结合部16和导体12之间的连接。线的端部有通过楔形件48的尖端而产生的扁平部分54。颈部部分52邻近扁平部分54，在该颈部部分52处，线16过渡至它的圆形截面。线的该颈部部分加工硬化，并特别易于塑性变形。由于在颈部部分52处更倾向于塑性变形，因此线结合器46装配有线接合结构50，该线接合结构50在该区域推至线结合部16上。不过，线接合结构50并不在太靠近颈部部分52处接触线结合部16，因为这可能使线断开。技术人员应当知道，加工硬化增加了金属的脆性。本申请人的测试表明，将线接合结构50定位成使它的尖端处于楔形件的尖端后面(相对于它从电路小片向柔性PCB的运动)1.0mm和1.6mm之间并在楔形件的尖端下面50微米至600微米，这将产生合适的结果。特别是，通过使线接合结构50的尖端定位在楔形件的尖端后面1.2mm至1.5mm处和楔形件的尖端下面100微米至300微米处，产生最好的结果。该结构使得线结合部16高出喷嘴阵列38小于50微米，它们各自有3.5g和5g之间的结合强度。
线接合结构50由表面硬度小于线的材料而形成。这避免在线上的表面凹入，该表面凹入可能在以后成为应力集中部位。
粘接线结合部以便减小环形高度
图10是用于降低线结合部环形的高度的另一技术的示意剖视图。粘接剂表面62位于LCP模件6上并在打印头IC 4的接触垫10和柔性PCB 8上的相应导体12之间。本申请人发现，线结合器总是能够使线结合部16向下覆盖和接触在电路小片和PCB之间的表面，同时使线粘接在PCB导体上。一旦线已经焊接在电路小片上的接触垫上，结合工具将它拉向在印刷电路板上的导体。当拉动它横过在电路小片和印刷电路板之间的间隙时，线向下覆盖和置于底侧表面上。一旦结合工具已经将线的另一端焊接在导体上，且紧挨在结合工具后面的线夹通过拉动供给线直到拉断而使供给线断开时，在环中的残余拉伸力将使它向上弯曲。通过将粘接剂62布置在线和LCP 6之间的接触点处，线结合部16不能向上弯曲至相同高度。
粘接剂表面62可以是双面胶带、粘接浆或者是当电路小片4和柔性PCB固定时喷射在LCP 6上的树脂，或者它可以只是电路小片安装薄膜58的延伸部分。
这里已经通过实例介绍了本发明。普通技术人员很容易知道多种变化和改变，这些变化和改变并不脱离本发明的精神和范围。

Claims (9)

1.一种成形一系列线结合部的方法，所述一系列线结合部将电路小片上的一排接触垫和在支承结构上的相应一组导体连接起来，所述方法包括以下步骤：
通过各线结合部来使得电路小片上的每一接触垫与支承结构上的相应导体电连接，每一线结合部成弧形从接触垫向导体延伸；以及
在各线结合部上单独推动，以便使弧形塌缩并使线结合部塑性变形，从而所述塑性变形使得线结合部保持更扁平的型面形状；
将各线结合部覆盖在封装物小珠中；以及
用成形刀片成形各封装物小珠，从而使各封装物小珠的顶部移动至支承结构侧，以在封装物小珠上形成扁平的顶部表面。
2.根据权利要求1所述的方法，其中：在各线结合部上单独推动的步骤顺序地推动所述一系列线结合部中的相邻线结合部。
3.根据权利要求1所述的方法，其中：形成所述一系列线结合部的步骤使用线结合器，所述线结合器具有结合工具，用于在接触垫和它们的各相应导体之间运动，所述一系列线结合部由线结合器上的线接合结构顺序地推动。
4.根据权利要求3所述的方法，其中：紧邻当前由结合工具形成的线结合部的线结合部由线接合结构推动。
5.根据权利要求1所述的方法，其中：所述一系列线结合部被推动到在IC电路小片的接触垫上方不超过150微米的位置处。
6.根据权利要求1所述的方法，其中：所述一系列线结合部被推动到在IC电路小片的接触垫上方不超过50微米的位置处。
7.根据权利要求1所述的方法，其中：线结合部连接在接触垫上，其结合强度大于3g的力。
8.根据权利要求1所述的方法，其中：支承结构具有用于支承电路小片的芯片安装区域，所述电路小片具有与芯片安装区域接触的后部表面和与所述后部表面相对的有效表面，将各线结合部覆盖在封装物小珠中的步骤用封装物小珠覆盖线结合部，所述封装物小珠在电路小片的有效表面上方延伸小于200微米。
9.根据权利要求8所述的方法，其中：线结合部被覆盖在封装物小珠中，所述封装物小珠具有成形表面，所述成形表面为扁平的、平行于有效表面并与所述有效表面间隔小于100微米的距离。
CN2008801078701A 2007-09-25 2008-03-12 在集成电路小片和印刷电路板之间形成低型面线结合部的方法 Expired - Fee Related CN101803012B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/860,539 US7988033B2 (en) 2007-09-25 2007-09-25 Method of reducing wire bond profile height in integrated circuits mounted to circuit boards
US11/860,539 2007-09-25
PCT/AU2008/000333 WO2009039554A1 (en) 2007-09-25 2008-03-12 Method of forming low profile wire bonds between integrated circuits dies and printed circuit boards

Publications (2)

Publication Number Publication Date
CN101803012A CN101803012A (zh) 2010-08-11
CN101803012B true CN101803012B (zh) 2012-05-30

Family

ID=40472105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801078701A Expired - Fee Related CN101803012B (zh) 2007-09-25 2008-03-12 在集成电路小片和印刷电路板之间形成低型面线结合部的方法

Country Status (4)

Country Link
US (1) US7988033B2 (zh)
CN (1) CN101803012B (zh)
TW (1) TWI435673B (zh)
WO (1) WO2009039554A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8233279B2 (en) * 2010-11-04 2012-07-31 Ge Intelligent Platforms, Inc. Wedge lock for use with a single board computer and method of assembling a computer system
JP7129304B2 (ja) * 2018-10-03 2022-09-01 Ｔｏｙｏ Ｔｉｒｅ株式会社 タイヤ
US11546991B2 (en) 2020-03-11 2023-01-03 Peter C. Salmon Densely packed electronic systems
US10966338B1 (en) 2020-03-11 2021-03-30 Peter C. Salmon Densely packed electronic systems
US11393807B2 (en) 2020-03-11 2022-07-19 Peter C. Salmon Densely packed electronic systems
US11523543B1 (en) 2022-02-25 2022-12-06 Peter C. Salmon Water cooled server
US11445640B1 (en) 2022-02-25 2022-09-13 Peter C. Salmon Water cooled server

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4595938A (en) * 1983-06-10 1986-06-17 Ing. C. Olivetti & C., S.P.A. Ink jet print head
US5863488A (en) * 1995-09-22 1999-01-26 Japan Gore-Tex Inc. Molded article of liquid crystal polymer
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5577319A (en) * 1995-03-31 1996-11-26 Motorola, Inc. Method of encapsulating a crystal oscillator
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
US6022583A (en) * 1997-12-16 2000-02-08 Nordson Corporation Method of encapsulating a wire bonded die
US6329709B1 (en) * 1998-05-11 2001-12-11 Micron Technology, Inc. Interconnections for a semiconductor device
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
CN1525910A (zh) 2001-07-09 2004-09-01 诺德森公司 真空辅助底部填充电子元件的方法及装置
US20030160311A1 (en) * 2002-02-28 2003-08-28 Aminuddin Ismail Stacked die semiconductor device
US6885093B2 (en) * 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
US20040241906A1 (en) * 2003-05-28 2004-12-02 Vincent Chan Integrated circuit package and method for making same that employs under bump metalization layer
US7475802B2 (en) * 2004-04-28 2009-01-13 Texas Instruments Incorporated Method for low loop wire bonding
US7091581B1 (en) * 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US7745944B2 (en) * 2005-08-31 2010-06-29 Micron Technology, Inc. Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
US20070273023A1 (en) * 2006-05-26 2007-11-29 Broadcom Corporation Integrated circuit package having exposed thermally conducting body
US20080237887A1 (en) * 2007-03-29 2008-10-02 Hem Takiar Semiconductor die stack having heightened contact for wire bond
US20090032926A1 (en) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc. Integrated Support Structure for Stacked Semiconductors With Overhang

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4595938A (en) * 1983-06-10 1986-06-17 Ing. C. Olivetti & C., S.P.A. Ink jet print head
US5863488A (en) * 1995-09-22 1999-01-26 Japan Gore-Tex Inc. Molded article of liquid crystal polymer
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages

Also Published As

Publication number Publication date
CN101803012A (zh) 2010-08-11
WO2009039554A1 (en) 2009-04-02
TWI435673B (zh) 2014-04-21
US7988033B2 (en) 2011-08-02
US20090081832A1 (en) 2009-03-26
TW200938031A (en) 2009-09-01

Similar Documents

Publication Publication Date Title
US8039974B2 (en) Assembly of electronic components
US7824013B2 (en) Integrated circuit support for low profile wire bond
CN101803012B (zh) 在集成电路小片和印刷电路板之间形成低型面线结合部的方法
US8063318B2 (en) Electronic component with wire bonds in low modulus fill encapsulant
WO2009111818A1 (en) Method of adhering wire bond loops to reduce loop height
US7946465B2 (en) Wirebonder forming low profile wire bonds between integrated circuits dies and printed circuit boards
US8293589B2 (en) Wire bond encapsulant control method
US7802715B2 (en) Method of wire bonding an integrated circuit die and a printed circuit board
US20100071456A1 (en) Tack adhesion testing device
US7803659B2 (en) Method of encapsulating wire bonds
US20090079097A1 (en) Electronic component with wire bonds in low modulus fill encapsulant
US7915091B2 (en) Method of controlling satellite drops from an encapsulant jetter
US8025204B2 (en) Method of wire bond encapsulation profiling
US20100075464A1 (en) Method of reducing voids in encapsulant
TWI471998B (zh) 於安裝至電路板的積體電路中降低線接合剖面高度的方法
US20100075465A1 (en) Method of reducing voids in encapsulant
US20100072473A1 (en) Tack adhesion testing device
US20100075446A1 (en) Method of forming assymetrical encapsulant bead

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZAMTEC LTD.

Free format text: FORMER OWNER: SILVERBROOK RESEARCH PTY LTD.

Effective date: 20140326

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140326

Address after: Dublin, Ireland

Patentee after: Silverbrook Research Pty Ltd.

Address before: New South Wales, Australia

Patentee before: Silverbrook Research Pty Ltd.

C56 Change in the name or address of the patentee

Owner name: MAGTE TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: ZAMTEC LTD.

CP01 Change in the name or title of a patent holder

Address after: Dublin, Ireland

Patentee after: MEMJET TECHNOLOGY LTD.

Address before: Dublin, Ireland

Patentee before: Silverbrook Research Pty Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20190312

CF01 Termination of patent right due to non-payment of annual fee