TWI435673B - 具有以低模數填充封裝之線結合的電子組件 - Google Patents

具有以低模數填充封裝之線結合的電子組件 Download PDF

Info

Publication number
TWI435673B
TWI435673B TW097136901A TW97136901A TWI435673B TW I435673 B TWI435673 B TW I435673B TW 097136901 A TW097136901 A TW 097136901A TW 97136901 A TW97136901 A TW 97136901A TW I435673 B TWI435673 B TW I435673B
Authority
TW
Taiwan
Prior art keywords
die
package
pcb
electronic component
microns
Prior art date
Application number
TW097136901A
Other languages
English (en)
Other versions
TW200938031A (en
Inventor
Kiangkai Tankongchumruskul
Laval Chung-Long-Shan
Susan Williams
Original Assignee
Zamtec Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zamtec Ltd filed Critical Zamtec Ltd
Publication of TW200938031A publication Critical patent/TW200938031A/zh
Application granted granted Critical
Publication of TWI435673B publication Critical patent/TWI435673B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Peptides Or Proteins (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

具有以低模數填充封裝之線結合的電子組件
本發明相關於積體電路包裝的領域。本發明尤其相關於在一電路板及該積體電路晶粒上的該等接觸墊之間的該等線結合的封裝。
在晶圓基板上製造的積體電路係藉由線結合電連接至印刷電路板。該等線結合係非常細的線一直徑大約25至40微米一從接觸墊沿著該晶圓基版的該側延伸以接觸在該印刷電路板(PCB)上。為了保護及強化該等線結合，該等線結合被密封在被稱為封裝的一環氧樹脂珠粒之中。由該等接觸墊至該PCB的該等線被作成比所需更長，以考慮因為熱膨脹、在該等組件中的可撓等所導致之在該PCB與該等接觸墊之間的間隙中的改變。這些比所需更長的線，自然地形成在該等接觸墊與該PCB之間的一弧形。該線弧形的頂點係通常在該等接觸墊之上約300微米，儘管一些線結合可能延伸甚至更長。如該名稱建議，該封裝須封裝該線的全部長度，故該封裝珠粒將延伸高於該等接觸墊500微米至600微米。
在晶圓上所製造的積體電路通常被稱為“晶粒”。為了此說明書的目的，該名詞晶粒將被用作，使用在半導體製作中通常使用習知蝕刻及沉積技術在晶圓基板上所製造之積體電路的參照。如果該晶粒純粹是電子微處理器，則維持該封裝珠粒尺寸的緊密控制的需求小。然而，如果該晶粒是具有主動上表面的微電子機器系統(MEMS)，則有需要或想要將該晶粒的主動表面帶到至與另一表面緊密鄰近。此情況之一適用於噴墨印刷頭。該噴墨媒體至該噴口陣列的鄰近影響該印刷品質。相似地，如果乾淨表面擦拭過該等噴口，則該封裝的珠粒可妨礙該擦拭接觸。
線結合器係自動裝置，其焊接從在該PCB上的導體至在一積體電路上的晶粒之線的小長度。線經由一結合工具被給料，該結合工具使用壓力、熱及/或超音波能量的結合以將該線經由一固相焊接處理而附接至該等結合墊。線結合器之兩最通用的類型被稱為楔形結合及球形結合。這些相關於該結合工具及該線結合本身的組態。以線結合器之兩種類型，該等個別的線以一弧形延伸結合，該弧形從在該積體電路(IC)晶粒上的該結合墊至在該PCB上的該導體。這是因為自該等接觸墊至該PCB的線被製作成比所需更長以考慮因為熱膨脹、在該等組件中的可撓等所導致之在該PCB與該等結合墊之間的間隙中的改變。
楔形結合器具有較低環高度的優點。球形結合器將一金屬球焊接至一接觸件，其係以該線自該球以直角延伸遠離至該接觸表面。相對地，該楔形結合器將該線的側部頂著該接觸件壓，且因此該線至該接觸件平面的入射角較低。因此該環高度亦較低。然而在焊接至該接觸件的線及以一角度自該接觸件延伸離開的線之間的過渡點有一弱點。此點通常被稱作該線結合的後跟(heel)且由彎曲及該超音波焊接處理被大幅地應變硬化。該金屬變得易碎且對裂縫擴散有較少抵抗。藉由該楔形所導致的局部變形係一壓力集中，其提供一裂縫起始地點且熱循環的疲乏損壞將很快地發生。
封裝的該珠粒加強該線，但在該線及該下層支持之間的熱膨脹的差異仍足以導致該後跟的彎曲及最終的疲乏損壞。
精確地將封裝的珠粒沉積在該等結合墊上係有問題。用於沉基該封裝的一通常使用技術，包含將其由一針直接地延伸至線結合的線上。在該晶粒上的封裝量及佈置並非很精確。來自碰撞的變動或該針在速度中的些許非均勻，導致包含該主動表面之該珠粒的側變得合理地彎曲。隨著該珠粒側不是直線，則需要寬大地設置空間在該主動表面上之任何主動部，以寬裕地收納該等擾動。從該主動層的主動部(例如，噴墨噴口)遠離設置的電接觸，用盡有價值的晶圓實際資源且減少由一晶圓碟製造的晶粒數量。
「噴出」係另一通常的封裝沉積技術。一噴口將環氧樹脂(epoxy)封裝之相對較大的滴狀物(drop)(10至50微微公升)直接地噴出在該等線結合上。就尺寸的精確而言，此係一較精確的沉積方法。然而，噴出封裝下至該等線結合上可在該珠粒之內產生困住空氣的氣泡。當該環氧樹脂硬化，該熱增加在該等氣泡中的壓力且導致在該環氧樹脂中的裂縫。此可破壞或暴露該等線，使其過早地失效。
當在該等線結合之下具有複雜地形之時，該等空氣氣泡傾向形成。例如，深溝或呈梯形的形成可呈現無法完全地以未硬化環氧樹脂填充的形狀及幾何。在具有比該未硬化環氧樹脂的彎月面曲率更窄之區段的表面幾何中，該環氧樹脂流釘在該窄區段且無法弄濕整個下層表面，因此困住一空氣氣泡。
與噴射封裝相關的另一問題，係附屬滴狀物，其由封裝的主滴狀物分出。該附屬滴狀物比該主滴狀物小數個等級的量，且因此易受空氣擾動的影響。以正常的積體電路晶粒，方向錯誤的附屬滴狀物係屬於小後果。然而，如果作為主動表面的晶粒，例如一噴墨印刷頭晶粒，則該小附屬滴狀物可在任何MEMS結構的操作上具有不利的效果。
按照噴墨印刷頭的廣泛用途，本發明將以參照在此領域中其之用途的具體參照加以描述。然而，通常的人員將領會此純粹是舉例性且該發明係可同等地應用至其他積體電路及微裝置(諸如實驗室晶片裝置)，其線結合至一PCB或其他支撐結構。
依照第一觀點，本發明提供一微電子裝置，包含：一支撐結構，具有複數個電導體；
一系列的線結合，各該等線結合分別地自該等電導體之其一延伸，各該等線結合具有接觸該電導體的一端部及與該端部相連的一中間部；
壩封裝的一珠粒，封裝該等電導體及各該等線結合的端部；
填充封裝的一珠粒，接觸壩封裝的該珠粒且封裝各該等線結合的中間部；其中，
該壩封裝具有比該填充封裝更高的彈性模數。
具有較高彈性模數的封裝，增強焊接至PCB上的傳導軌跡之線結合的端部。此區段包含討論於上之該線結合的後跟，其具有最低的疲乏強度。該較低模數封裝材料包住各線結合的中間部。各線結合的中間部係離開元件而被密封但該較低模數容納藉由熱膨脹差(在該PCB及該等線結合的金屬之間)所導致的移動。此使得線結合的循環負擔被轉移至具有較大疲乏強度的部分。尤其，該最大的負擔發生在該高及低模數封裝之間的介面。
較佳地，該支撐結構包含一印刷電路板(PCB)且該等電導體係連接至在該PCB上之傳導軌跡(conductive trace)的PCB接觸件(PCB contact)。在一更佳形式中，該微處理器裝置另包含安裝至該支撐結構上之一晶片安裝區域的一晶粒，該晶粒具有與該晶片安裝區域接觸的一背表面及相對於該背表面的一主動表面，該主動表面具有電接觸墊；使得，
該等線結合電連接該等PCB接觸件及在該晶粒上的該等電接觸墊，其中，
壩封裝的一第二珠粒，係與填充封裝的該珠粒相鄰且封裝該等電接觸墊。
較佳地，當硬化時，該壩封裝具有在1GPa及3GPa之間的一彈性模數，且當硬化時，該填充封裝具有在10MPa及500MPa之間的一彈性模數。
在一些實施例中，該支撐結構具有一PCB安裝區域，且該支撐結構係組態使得該晶片安裝區域係相關於該PCB而昇起。
藉由相關於該PCB的座(rest)或至少連接至該等線結合之該PCB端的該等導體而昇起該晶片安裝區域，則藉由該層所形成之弧形的頂點係大幅地更靠近該晶粒的主動表面。此依序允許封裝的該珠粒具有相關於該主動表面之一較低的輪廓。以此較低的封裝珠粒，該主動表面可被帶入更緊密靠近另一表面而不造成接觸。例如，在一印刷頭陣列上的該噴口陣列可離開該紙路徑300微米至400微米。
較佳地，該晶片安裝區域相關於該等PCB接觸件昇起大於100微米。較佳地，該支撐結構具有該在晶片安裝區域與該導體安裝區域之間的一階段。在特別較佳形式中，該支撐結構包含一黏著晶粒附接膜，其提供該晶片安裝區域。
較佳地，該PCB係一可撓性印刷電路板(flex PCB)，且該等PCB接觸件係沿著最靠近該晶粒的一邊緣之一線狀的結合墊，該等結合墊係自該晶粒上的該等接觸墊大於2mm。
較佳地，該等線結合係以小於40微米的直徑而由線形成且在該晶粒之主動表面之上以小於100微米延伸。
較佳地，各線結合的該中間部在該等PCB接觸件與在該晶粒上的該等接觸墊之間形成一弧形，各該等線的該端部結合作為一彎曲後根(curved heel)，該彎曲後跟連接該中間部到被焊接至該PCB接觸件的一足區段(foot segment)，具有一對應後跟的一第二端部連接該中間部到被焊接至在該晶粒上之該等接觸墊的一足區段，以及位於該等PCB接觸件的該彎曲後跟具有比位於該晶粒上之該等接觸墊的該對應後跟較小的曲率半徑，使得該中間部的該弧形具有偏斜向該PCB的一頂點。
較佳地，該主動表面具有與該晶粒的該等接觸墊間距小於260微米的功能元件。在特別較佳形式中，其中該晶粒係一噴墨印刷頭IC且該等功能元件係墨水可經由其噴墨的噴口。在一些實施例中，該支持結構包含一液晶聚合物(LCP)模製(molding)。
較佳地，封裝的該珠粒在該晶粒的主動表面之上延伸小於200微米。
較佳地，該等線結合被覆蓋在封裝的一珠粒中，該封裝的該珠粒具有平坦、水平於、且由該主動表面間距小於100微米的一輪廓表面。
較佳地，該等線結合被覆蓋在封裝的一珠粒中，該封裝的該珠粒具有平坦且相關於該主動表面傾斜的一輪廓表面。
較佳地，該等線結合被覆蓋在封裝的一珠粒中，當未硬化時，該封裝係一觸變性環氧樹脂材料。
較佳地，該等線結合被覆蓋在封裝的一珠粒中，當未硬化時，該封裝係具有大於700cp之黏度的一環氧樹脂材料。
在特別實施例中，該印刷頭IC係安裝在一印表機中，使得在使用期間該墨水噴口由紙路徑(paper path)小於100微米。
依照第二觀點，本發明提供噴出封裝滴狀物之封裝噴出器的一控制方法，該等滴狀物包含主滴狀物(primary drop)及附屬滴狀物(satellite drop)，其係遠小於該等主滴狀物，該方法包含下列步驟：
提供一系列的線結合，電連接一微電子裝置至一系列的導體；
由該噴出器噴出封裝的該等滴狀物；以及
以足以在一預定方向中吸引該等附屬滴狀物遠離該系列線結合，同時在該等主滴狀物上具有可忽視的效果之速度誘導一空氣流。
申請人已找到相對低速度空氣流，將吸引附屬滴狀物離開噴出滴狀物的串流且在該等主滴狀物上不具任何顯著效果。因此，當該等線結合被密封在封裝中之時，由該晶粒遠離的空氣流有效地避免附屬滴狀物沉積在該主動表面上。如討論於上的先前技術中，該等附屬滴狀物可嚴重地有害於具有主動表面，諸如印刷頭IC，的一晶粒。
較佳地，該空氣流具有每秒小於2米的速度。在更佳形式中，該空氣流被橫向至由該噴出器延伸至該等線結合的一預期軌跡。較佳地，該等主滴狀物具有至少比該等附屬滴狀物大100倍的質量。在一些實施例中，該氣體流藉由高於大氣的氣壓源所產生。非必要地，該氣體流藉由低於大氣的氣壓源所產生。
非必要地，該等線結合電連接一印刷電路板(PCB)至一晶粒。在一些較佳形式中，該方法另包含分別地在該晶粒上及在該PCB上噴出壩封裝的珠粒，以及在該晶粒及該PCB上的珠粒之間噴出填充封裝的珠粒。較佳地，當噴出該壩封裝之時使用的氣體流的速度不同於當噴出該填充封裝之時使用的氣體流的速度。
較佳地，該晶粒具有具有功能元件的主動表面，該等接觸墊背行程在該主動表面的一邊緣，該線結合具有小於40微米的直徑且在該晶粒的主動表面之上延伸大於100微米。較佳地，該氣體流係橫向由該噴出至該等線結合延伸的一滴狀物軌跡，且自該晶粒導離。
較佳地，該等線結合被形成使得它們在該晶粒的主動表面之上延伸小於150微米。在更佳的形式中，該等線結合在該晶粒的主動表面之上延伸小於90微米。
較佳地，提供一系列之線結合的步驟係使用楔形結合器來執行，將線焊接至該PCB，然後朝向該晶粒移動，然後由該晶粒遠離且接著再次朝向該晶粒以然後焊接線至該晶粒，使得該線結合形成緊接地鄰近該焊接的彎曲後跟至該PCB，且弧形延伸至該晶粒，該弧形因為該彎曲後跟而具有置於靠近該PCB的頂點。
在更佳的形式中，該晶粒的主動表面係平坦且該方法另包含將該晶粒及該PCB置於該噴出器下的步驟使得該滴狀物軌跡係垂直且該晶粒的主動表面係針對水平傾斜，使得該填充封裝的珠粒具有一頂點，與晶粒水平之時所沉積的珠粒比較，該頂點係更遠離該主動表面。較佳地，該主動表面係針對水平傾斜10至15度。
較佳地，當未硬化時，該壩封裝係具有大於700cp之黏度的一環氧樹脂材料。在特別佳的形式中，當未硬化時，該壩封裝係一觸變性環氧樹脂材料。
較佳地，該主動表面具有與該晶粒的該等接觸墊間距小於260微米的功能元件。在特別較佳形式中，該晶粒係一噴墨印刷頭IC且該等功能元件係墨水可經由其噴墨的噴口。在一些實施例中，該印刷頭IC係安裝在一印表機中使得當使用期間該噴口由該紙路徑小於100微米。
較佳地，該支撐結構具有一晶片安裝區域及一導體安裝區域，該晶粒被支撐在該晶片安裝區域上，且至複數墊導體至少部分地被支撐在該導體安裝區域上，其中該晶片安裝區域係相關於該導體安裝區域被昇起。
較佳地，該晶片安裝區域相關於該導體安裝區域被昇起大於100米。較佳地，該支撐結構具有在該晶片安裝區域及該導體安裝區域之間的一階段。在一些實施例中，複數導體以沿著最靠近該晶粒之邊緣的一線的接觸墊被合併入一可撓性印刷電路板(可撓PCB)，該等接觸墊係由該晶粒的該等接觸件大於2mm。
較佳地，該支撐結構係一液晶聚合物(LCP)模製。
依照第三觀點，本發明提供減少在封裝材料的珠粒之內的空隙的方法，該封裝材料沉積在一系列的線結合上，該系列的線結合以沿著一邊緣延伸的晶粒接觸墊而連接一微電子裝置，及在支撐結構上的導體，使得該等線結合跨過該微電子裝置的邊緣及複數導體之間所定義的一間隙而延伸，該方法包含：
在針對該微電子裝置的該邊緣以一角度延伸的間隙中，沉積至少一封裝的橫向珠粒；以及，
在平行於該微電子裝置的該邊緣延伸的間隙中，沉積至少一封裝的長度珠粒。
跨過該晶粒及該PCB之間的間隙的封裝的小橫向珠粒將分斷，諸如該晶粒的邊緣、該晶粒附接膜的邊緣、或在LCO支撐模製的階段中，的任何硬邊緣。這些硬邊緣提供封裝的成長珠粒於該處可釘住其之彎月面的點。如填充在該等彎月面之後的珠粒，其該發明已發現該封裝藉由輪廓表面而不須由該等線結合去除封裝，即可有效地成形。該封裝珠粒的通常凸面上表面以該輪廓表面可被推至該珠粒的一側。以較低封裝珠粒，該主動表面可被帶入與另一表面更靠近鄰近而不接觸。例如，在一印刷頭IC上的該噴口陣列可由該紙路徑係300微米至400微米。在施加及輪跨封裝珠粒之前，藉由崩塌或平坦化該線結合弧線，則在印刷頭IC上的噴口陣列可由該紙路徑小於100微米。
較佳地，該等線結合在由在晶粒上的個別接觸墊至在該支撐結構上的對應導體的一弧形中延伸，且該方法另包含下列步驟：
推在該等線結合上以可塑變形(plastically deform)該等線結合；以及，
釋放該線結合使得可塑變形維持該線結合在一較平坦的輪廓形狀中。
較佳地，該晶粒具有具有功能元件的主動表面，該等接觸墊被形成在該主動表面的一邊緣，該線結合具有小於40微米的直徑且該弧形在該晶粒的主動表面之上延伸大於100微米。
較佳地，該線結合係可塑變形使得其在該晶粒的主動表面之上延伸小於50微米。
較佳地，該線結合藉由與具有用於接觸該線結合之圓邊緣部的一葉片碰觸而被推。
較佳地，封裝的該珠粒具有一平坦的輪廓表面，平行於該主動表面且與該主動表面間距小於100微米。
較佳地，封裝的該珠粒具有平坦且相關於該主動表面傾斜的一輪廓表面。
較佳地，該封裝係當未硬化之時具有大於700cp之黏性的一環氧樹脂材料。
較佳地，該封裝係當未硬化之時為觸變性的一環氧樹脂材料。
較佳地，該方法另包含下列步驟：
將該輪廓表面配置鄰近該主動表面且與該主動表面間距以定義一間隙；以及
施加封裝的該珠粒至該等接觸墊上，使得該珠粒的一側接觸該輪廓表面且一部分的珠粒延伸入該間隙且至該主動表面上。
較佳地，該主動表面具有與該晶粒的該等接觸墊間距小於260微米的功能元件。在特別較佳形式中，其中該晶粒係一噴墨印刷頭IC且該等功能元件係墨水可經由其噴墨的噴口。在一些實施例中，該印刷頭IC係安裝在一印表機中，使得使用期間該等噴口係由該紙路徑小於100微米。
較佳地，該支撐結構具有一晶片安裝區域及一導體安裝區域，該晶粒被支撐在該晶片安裝區域上且複數電導體之至少部分地被支撐在該導體安裝區域上，其中該晶片安裝區域相關於該導體安裝區域被昇起。
較佳地，該晶片安裝區域相關於該導體安裝區域被昇起大於100微米。在特別佳的形式中，該支撐結構具有在該晶片安裝區域及該導體安裝區域之間的一階段。
較佳地，複數導體以沿著最靠近該晶粒之邊緣的一線的接觸墊被合併入一可撓性印刷電路板(可撓PCB)，該等接觸墊係由該晶粒的該等接觸件大於2mm。
較佳地，該支撐結構係一液晶聚合物(LCP)模製。
依照第四觀點，本發明提供施加封裝至安裝至一支持結構的一晶粒的方法，該方法包含下列步驟：
提供安裝至一支撐結構的一晶粒，該晶粒具有與該支撐結構接觸的一背表面及相對於該背表面的一主動表面，該主動表面具有電接觸墊；
設置鄰接該等電接觸墊且由該主動表面間距的一障礙以定義一間隙；以及，
沉積封裝的一珠粒至該等電接觸墊上使得該珠粒的一側接觸該障礙，及該珠粒的一部分延伸入該間隙且至該主動表面上。
在該主動表面上放置一障礙使得其定義一狹窄間隙允許該封裝前面的幾何(接觸該封裝及該主動表面之間的該線)可被更緊密地控制。由該針之封裝流速的任何變動，傾向在該珠粒高度中且或該珠粒的PCB側導致凸塊(bulge)或凹部(valley)。藉由該障礙及該主動表面之間的間隙所產生的流射抵抗(fluidic resistance)表示流入該間隙及至該主動表面之上的封裝量係幾乎固定。該減少的流速變動造成該封裝前面緊密地對應於該障礙的形狀。該封裝前面的較佳控制允許該晶粒之主動元件的該等功能元件更緊密至該等接觸墊。
較佳地，該障礙係一輪廓表面且該方法另包含下列步驟：
在該主動表面之上移動該輪廓表面以平坦化封裝的該珠粒。
較佳地，該方法另包含下列步驟：
沉積封裝的該珠粒之前，以線結合墊連接該晶粒上的該等接觸墊至該支持結構上的個別導體，該等線結合由該接觸墊至該導體各延伸在一弧形中；
在該等線結合上推以崩塌該弧形且可塑變形該等線結合；以及，
釋放該等線結合使得可塑變形維持該線結合在一較平坦的輪廓形狀中。
在一特別佳形式中，該主動表面具有功能元件，該等接觸墊被形成在該主動表面的一邊緣，該等線結合具有小於40微米的直徑且該弧形在該晶粒的主動表面之上延伸大於100微米。
較佳地，該線結合係可塑變形使得其在該晶粒的主動表面之上延伸小於50微米。在另一較佳形式中，該線結合藉由與具有用於接觸該線結合之圓邊緣部的一葉片接觸而被推。
較佳地，封裝的該珠粒具有一平坦的輪廓表面，平行於該主動表面且與該主動表面間距小於100微米。
非必要地，封裝的該珠粒具有平坦且相關於該主動表面傾斜的一輪廓表面。
較佳地，該封裝係當未硬化之時具有大於700cp之黏性的一環氧樹脂材料。
較佳地，該封裝係當未硬化之時為觸變性的一環氧樹脂材料。
較佳地，該主動表面具有與該晶粒的該等接觸墊間距小於260微米的功能元件。在特別較佳形式中，其中該晶粒係一噴墨印刷頭IC且該等功能元件係墨水可經由其噴墨的噴口。較佳地，該印刷頭IC係安裝在一印表機中，使得使用期間該等噴口係由該紙路徑小於100微米。
較佳地，該支撐結構具有一晶片安裝區域及一導體安裝區域，該晶粒被支撐在該晶片安裝區域上且複數電導體之至少部分地被支撐在該導體安裝區域上，其中該晶片安裝區域相關於該導體安裝區域被昇起。在特別佳的形式中，該晶片安裝區域相關於該導體安裝區域被昇起大於100微米。在較佳實施例中，該支撐結構具有在該晶片安裝區域及該導體安裝區域之間的一階段。在特別較佳實施例中，複數導體以沿著最靠近該晶粒之邊緣的一線的接觸墊被合併入一可撓性印刷電路板(可撓PCB)，該等接觸墊係由該晶粒的該等接觸件大於2mm。
較佳地，該支撐結構係一液晶聚合物(LCP)模製。
依照第五觀點，本發明提供施加封裝至一晶粒及一支撐結構上之導體的線結合的方法，該方法包含下列步驟：
在一輪廓表面上形成該封裝的一珠粒；
配置該輪廓表面使得該珠粒接觸該晶粒；以及，
相關於該晶粒移動該輪廓表面以使用該封裝覆蓋該等線結合。
以輪廓表面擦去該等線結合之上的封裝，提供該封裝前面及相關於該晶粒封裝之高度的控制。相關於該晶粒之輪廓表面的移動可緊密地控制以將該封裝塑造成一想要形式。使用一印刷頭晶粒的範例，該封裝可被塑造以呈現由該噴口表面到在該等線結合之上的一高點而昇起的一傾斜面。此可被該印刷頭維護器具使用以維護在該擦去機構上的接觸壓力。此被以參照圖式另說明於下。然而，將可理解該封裝可藉由使用特定形狀的輪廓表面及與該晶粒的相關移動而被塑造以具有脊狀(ridge)、溝狀(gutter)、槽狀(groove)等。
較佳地，該方法另包含下列步驟：
將該輪廓表面浸入該封裝材料的儲存器中已在該輪廓表面上形成該封裝材料的珠粒。
非必要地，該輪廓表面係具有一直線邊緣的葉片且該方法另包含下列步驟：
導向該葉片使得該直線邊緣係最低且將該直線邊緣浸入該封裝材料以沿著該直線邊緣形成封裝的該珠粒。
較佳地，該晶粒具有具有功能元件的一主動表面及沿著用於與連接該等線結合的一邊緣而被形成複數的複數接觸墊，使得該等線結合由該等接觸墊至各該等導體而分別地延伸在一弧形中，該等線結合具有小於40微米的直徑且該弧形在該晶粒的珠動表面之上延伸大於100微米。
較佳地，該方法另包含下列步驟：
封裝之前，在該等線結合上推以崩塌該弧形且可塑變形該等線結合；以及，
釋放該等線結合使得該可塑變形維持該等線結合在一較平坦的輪廓形狀。
較佳地，該等線結合係可塑變形使得其在該晶粒的主動表面之上延伸小於50微米。較佳地，該線結合藉由與具有用於接觸該線結合之圓邊緣部的一葉片碰觸而被推。
較佳地，覆蓋該等線結合的該封裝具有一平坦的輪廓表面，平行於該主動表面且與該主動表面間距小於100微米。
較佳地，封裝的該珠粒具有平坦且相關於該主動表面傾斜的一輪廓表面。
較佳地，該封裝係當未硬化之時具有大於700cp之黏性的一環氧樹脂材料。
較佳地，該封裝係當未硬化之時係觸變性之一環氧樹脂材料。較佳地，該功能元件係與該晶粒的該等接觸墊間距小於260微米。在特別較佳形式中，其中該晶粒係一噴墨印刷頭IC且該等功能元件係墨水可經由其噴墨的噴口。非必要地，該印刷頭IC係安裝在一印表機中，使得使用期間該等噴口係由該紙路徑小於100微米。
較佳地，該支撐結構具有一晶片安裝區域及一導體安裝區域，該晶粒被支撐在該晶片安裝區域上且複數電導體之至少部分地被支撐在該導體安裝區域上，其中該晶片安裝區域相關於該導體安裝區域被昇起。在特別佳的形式中，該晶片安裝區域係相關於該導體安裝區域被昇起大於100微米。在另一較佳形式中，該支撐結構具有在該晶片安裝區域及該導體安裝區域之間的階段。在一較佳實施例中，複數導體以沿著最靠近該晶粒之邊緣的一線的接觸墊被合併入一可撓性印刷電路板(可撓PCB)，該等接觸墊係由該晶粒的該等接觸件大於2mm。在一些實施例中，該支持結構係一液晶聚合物(LCP)模製。
第1圖顯示用於施加珠粒封裝至線結合的通常技術。晶粒4被安裝至鄰近可撓PCB(可撓性印刷電路板)8之邊緣的支撐結構6。該晶粒4具有沿著邊緣排成一線的接觸墊10，且該可撓PCB具有對應的結合墊12。線結合16從該等結合墊10延伸至該等結合墊12。電力及資料經由在該可撓PCB8中的傳導軌跡14被傳送至該晶粒4。此係安裝在許多電子裝置內之晶粒的簡化表示。如藉由交叉參照包含在此之USSN11/014,769中所述，安裝至該LCP(液晶聚合物)模製以從鄰近的可撓PCB接收印刷資料的印刷頭IC晶粒，係此類型之晶粒安裝配置的一範例。通常的人員將理解該晶粒亦可被直接地安裝至具有軌線形成在其中的硬PCB。
在封裝2上之珠粒中覆蓋該等線結合16以保護或強化該等結合。該封裝2從放出針(discharge needle)18直接地被分配至該等線結合16上。該封裝珠粒通常是三個分開的珠粒-兩個珠粒被稱為「壩」封裝20，及一個「填充」封裝22。該壩封裝20具有高於該填充封裝22的黏度，且用於形成一通道以保持該填充封裝珠粒。在該晶粒4之上的該珠粒的高度H，係通常大約500-600微米 。在多數的電子裝置中，此不造成問題。然而，如果該晶粒具有須緊密接近另一表面操作的一主動表面，則此珠粒可為一障礙。
上升相關於該可撓PCB的該晶粒
第2圖顯示階段的(stepped)支撐結構6，其具有相關於該PCB安裝區域24(或至少安裝該等PCB結合墊12的區域)的昇起的晶片安裝區域26。以在一昇起的晶片安裝區域26的該晶粒4，該等線結合16的弧形相對於該晶粒4的主動表面28係較低。事實上，該線結合16附接至該接觸墊10的端可為該弧形的頂點(注意，該線結合的弧形係欲容納該晶粒及PCB的一些相對移動)。當該等線結合16被以封裝2覆蓋之時，該珠粒在該晶粒4的該主動表面28之上具有減少的高度H。如果封裝的該珠粒使用壩封裝20的兩珠粒及一填充封裝22，這些位置，該等珠粒的量及黏度須將該階段列入考量。小於100微米之珠粒高度可容易地達成，且以額外的測量，諸如線弧形崩塌(wire arc collapsing)及珠粒輪廓(bead profiling)(將討論於下)，則小於50微米的珠粒高度亦可能。
以藉由410微米昇起在該可撓PCB8之上的晶粒4，則在該晶粒之上的該等線結合16的高度係大約34微米。以610微米昇起在該可撓PCB之上的晶粒，則該線結合高度係大約20微米。以710微米的階段則具有大約20微米的線結合高度，顯示即使將該晶粒昇起更多，在線結合 高度上顯示極少或無進一步的減少。
以輪廓葉片(Profiling Blade)整形該封裝
第3A至3C顯示被以輪廓葉片30整形的封裝2。該支撐結構6再次被階段以減少在該晶粒之上的該等線結合16的高度。在該環氧樹脂封裝2被硬化之前，該輪廓葉片30在預定路徑中移動跨過晶粒4及線結合。如第3B圖所示，該葉片30將該珠粒的頂部位移至其之可撓PCB側以形成一平坦頂端表面，此可大幅減少在該晶粒4之上的高度H。
該封裝珠粒2可為如第l及2圖中所示的複數分隔的珠粒，或一材料的單一珠粒。然而，為了該輪廓封裝的緊密尺寸控制，使用的封裝材料應為觸變性(thixotropic)一亦即，一旦從該放出針沉積或藉由該葉片30輪廓化，則該材料不該因為自身重量而流動而應保持其之形狀直至硬化。此需該環氧樹脂具有比約700cp更大的未硬化黏度。一合適的封裝係由Dymax公司以當未硬化約800cp的黏度所製造的DYMAX9001-E-v3.1晶片封裝。該葉片30可為陶瓷(玻璃)或金屬且厚度以大約200微米為佳。
將理解該葉片30及該晶粒4的相對移動可被精確地控制。此允許該高度H藉由該線結合處理的耐度(tolerance)而決定。只要H大於該晶粒之上的線結合弧形的標稱高度，加上該最大耐度，則該封裝2將覆蓋且保護該等線結合16。以此技術，該高度H可容易地由500-600微米減少至小於300微米。如果該等線結合弧形的高度亦被減少，則該封裝珠粒的高度可小於100微米。申請者使用此技術已在印刷頭晶粒上將封裝向下輪廓至其之最低點的50微米高度。如第3C圖中所示，該最低點在該封裝正面且該葉片30在該珠粒2的頂部中形成一傾斜面32。該傾斜面當從該噴口面清除紙屑及乾的墨水之時可被該印刷頭維護系統所使用。此舉例該技術的能力並非僅減少該封裝珠粒的高度，而亦可形成可執行不同於僅封裝該等線結合之其他功能的表面。該葉片的邊緣輪廓及相關於該晶粒的葉片路徑可被組態以形成具有用於多種目的之許多形狀的表面。
該等線結合弧形的可塑變形
第4A至4C圖顯示用於降低線結合之輪廓的另一技術。第4A圖顯示經由該等線結合16連接至該可撓PCB8的晶粒4。當該階段的支撐結構6具有相較於平坦之支撐結構之降低的線結合弧形的高度之時，該等線結合仍具有一自然傾向以彎曲朝上而非彎曲朝下往該階段的角落。該等線16在直徑係典型地約32微米，且具有約3至5克力的拉力。該拉力係斷裂至該接觸墊10或該結合墊12之連接的所需的拉抗載重。給予這些結構的易碎性(施加封裝的理由之一)，傳統智慧係欲避免在該等線結合弧形以及其他固體表面的任何接觸。
如第4B圖所示，該等線結合的弧形可藉由線推動器(line pusher)34而崩塌。該線推動器34將該線結合16位移足以彈性地且可塑地變形該弧形。申請者已顯示與該線推動器接觸可導致在該線中的局部化的工作硬化，但只要該推力不超過則不會破裂。該線推動器34的端係磨圓以避免應力集中點。該線推動器可為用於碰觸單一線結合的導針(stylus)或同時地在複數線結合上推動的葉片。
現在參照第4C圖，該線推動器34被縮回且該線回彈朝向其原始形狀以解除該彈性變形。然而，該彈性變形持續且該晶粒4之上的線結合高度係大幅減少。測試已顯示使用此技術可將200微米之起始線結合環高度減少至約45微米。測試亦顯示該等可塑地變形線維持約3至5克力。
該等線結合的崩塌係非控制的且將一些隨機變形留給該等線結合。然而，將該等線結合更緊密推動至該晶粒提供更均勻的形狀崩塌線結合。施用者的工作已顯示針對該晶粒接觸(engaging)該等線約200至300微米提供最佳結果。
如第4D圖所示，該晶粒4及該可撓PCB係安裝至一平坦支撐結構6。如上述討論，此意指該線結合弧形的原始環高度係大幅更高一該晶粒之上約400微米。結果地，當該環藉由該線推動器而崩塌，該線具有更多的可塑變形。即使如此，該申請者結果顯示推動後之剩餘的環高度約20-50微米。
第5A及5B圖顯示以封裝珠粒2覆蓋的崩塌線結合16。即使沒有硬化之前的珠粒輪廓，該晶粒之上的珠粒高度H係大幅小於封裝該等原始未變形線環之所需的珠粒。
以輪廓葉片施加封裝
第6A、6B、及6C圖顯示使用輪廓葉片30替代放出針(見第1及2圖)的封裝珠粒的施加。如前述討論，來自該放出針之封裝流速可改變且此大幅改變該晶粒4之主動表面的前方上的封裝位置。結果地，在該晶粒之主動表面中的任何功能元件須從該等接觸墊10被充分地間隔以允許該曲折的封裝前方。
以該輪廓葉片施加該封裝避免藉由來自該放出針之封裝流速所導致的問題。如第6A圖所示，封裝40的珠粒可藉由簡單地將該輪廓葉片30浸入未硬化的封裝樹脂的儲存器中而形成於該輪廓葉片上。當然，該珠粒亦可藉由任何傳統方法，諸如沿著該葉片30的一端運行該放出針，而形成。
第6B圖顯示已被降低以將該珠粒碰觸至該晶粒4上的葉片30。當該封裝材料碰觸該晶粒表面，其沿著該表面濕潤(wet)及吸油(wick)，同時剩餘被釘住至該葉片的邊緣。該葉片30被保持在該晶粒4之上的預定高度且在該珠粒5上移動以平坦化且降低其之輪廓。藉由該葉片30從該珠粒2的頂部位移的封裝，散布在該珠粒2的PCB側之上。無關於如果封裝比所需更加散布在該PCB之上。只要該等線結合16及該等結合墊12被覆蓋，則任何在該PCB8表面上之額外的封裝並不有害。
在第6C圖中，該線結合16高度已藉由依照討論於上之技術之崩塌的弧形而被減少。如前述討論，藉由放出針所沉積的珠粒2一旦該線結合以崩塌則不需要大以覆蓋該線結合16。再者，當輪廓該封裝2之時，該葉片30可被帶至更緊密至該晶粒4而不接觸線結合16。因此在第6C圖中的珠粒輪廓可充分地低於第6B圖中的珠粒輪廓。
封裝前方控制
當該封裝材料從該放出針被分配之時，流速的小改變可導致該珠粒在高流速之點的突起。結果地，接觸該晶粒之主動表面的珠粒側係不平直，而具有擾動。這些擾動須被包容在該等接觸墊與在該主動表面的任何功能元件之間。在該等接觸墊及功能元件之間的空間消耗有價值的「晶片真實資產」。申請人已預先地以在該等接觸墊及該第一列的噴口之間的260微米的空間發展印刷頭晶粒。封裝前方的較佳控制減少在該等接觸及操作元件之間的空間，且晶粒的整體尺寸也是。因此，該設計可更緊密且從該原始晶圓碟製造更多晶片。
如第7A及7B所示，該輪廓葉片30被用以控制封裝2之珠粒的前方36。該葉片30被置於該晶粒4之上以定義在其之下端及該主動表面28之間的間隙42。隨著該放出針18分配該封裝材料44，其流動在該主動表面上，該葉片的一側及該材料的內圓角(fillet)通過該間隙42而延伸。因為藉由該間隙所造成的流動限制，流動改變在流動通過該間隙之該內圓角的尺寸上具有降低的效果。所以該封裝前方36緊密地對應該葉片30的下端的線。
如第7B圖所示，該葉片30已到位以在一旦該封裝珠粒2被自該放出針分配之時就輪廓該封裝珠粒2。該葉片30簡單地由該等噴口38遠離的方向中在該晶粒4上移動。此維持該封裝前方36到位且平坦化在該等線結合16之上之封裝珠粒2的輪廓。
使用低模數填充封裝以降低在線結合端的應力
第8圖係概要剖面圖，顯示連接至包含LCP模製66、晶粒附接膜58、及可撓PCB32之支撐結構的晶粒52。該可撓PCB72具有引導至該等PCB接觸墊76的傳導軌跡74。線結合82以沿著該晶粒52的一端之個別的電連接墊92電連接該等PCB墊76。該晶粒52係具有包含墨水射出噴口54的陣列之主動表面的印刷頭整合電路。該LCP模製66具有主墨水導管68其以該晶粒附接膜58中之雷射磨損洞60的流體溝通的方式供給墨水至較小表面通道70。該印刷頭IC12具有相對於在主動表面上之噴口陣列54的附接面。列印資料經由該等線結合通過該可撓PCB被傳送至該等噴口。
如討論於上，該LCP模製具有階段形成94以降低相關於該印刷頭晶粒52的該等PCB接觸墊。此減少該噴口陣列54之上的該線結合頂點100的高度「h」。此依次允許該封裝珠粒86被降低且該媒體供給路徑可更緊密至該等噴口。
該裝置50的溫度改變可為顯著的。在操作期間所產生的熱導致所有該等組件熱膨脹。該等線結合以不同的熱膨脹係數而相對於該晶粒及該可撓PCB移動。該等線結合82，係金屬製的，比該下層LCP模製66、晶粒52、及可撓PCB72膨脹更多。以該等接觸墊92及該等PCB接觸件76之間的距離典型地係3mm至8mm，該等線結合之不同的膨脹係約15微米至30微米。
在該等線結合中的膨脹導致它們在封裝86的珠粒之內稍微向上彎曲。此增加該線結合82之後跟80的曲率半徑。該後跟80接觸該焊接腳部78至該等線結合82的中間部。楔形線結合器190(見第13圖)的操作被描述於上。當該楔形190的端192超音波地焊接該端78至該PCB接觸件76之時，其藉由接觸壓力平坦化該線的頂部。在符合該後跟80的平坦部的端之處，該線回復圓形橫斷面。在該橫斷面中的非連續，動作為應力集中處。隨著該裝置50經驗其操作模式(或甚至只是一日的熱改變)之出入的熱循環，該後跟80的循環彎曲及放鬆可導致早期的疲乏損壞。
申請者以沿著該等接觸件及該等線結合之端部的高彈性模數封裝珠粒，以低彈性模數的填充封裝而已指出此。如第8圖所示，該PCB壩封裝84裝入該等PCB接觸墊76、該線結合78的焊接部、及該後跟80。在該線結合82的另一端，IC封裝珠粒88中裝入焊接晶粒端96、晶粒後跟98、及該等晶粒接觸墊92。該晶粒後跟98具有比該PCB後跟80更小的曲率且該楔形接合器190(討論於下)以特別方式操作，該線結合之兩端的後跟曲率係大略相等且相等地傾向造其疲乏損傷。
以高模數壩封裝84及88增強相對脆弱的後跟80及98。相對於該下層LCP模製66之線結合82的膨脹係容納在該低模數填充封裝86中。此將應力集中偏移至高模數珠粒84及88與低模數封裝珠粒86之間的介面90以及低模數填充封裝珠粒86。在該介面90，該線結合具有較佳的疲乏強度。該橫剖面並無破裂且無來自工作硬化的金屬脆化。
申請者的工作顯示當硬化之時，該等封裝珠粒應具有1GPa及3GPa之間的彈性模數，且該硬化的填充封裝則在10MPa及500MPa之間。
附屬微滴控制
第9圖顯示申請者發展的技術用以噴出封裝至該等線結合上。如在本發明之背景中的討論，附屬滴狀物104可由來自該噴出噴口112之主滴狀物102分離出來。該等附屬滴狀物104係比主滴狀物102小兩或三個幅度位準，且係容易地藉由空氣擾動而自其之通常軌道偏離，然而擾動空氣在主滴狀物102之軌道上具有可忽視的效果。主滴狀物102形成該封裝珠粒84、86、及88之廣大主體，故附屬滴狀物在該線結合的封裝上不具有不利的效果。然而，如果該晶粒52具有諸如印刷頭IC的主動表面，然後該附屬滴狀物104可藉由在諸如噴口陣列54之功能元件上之擾動與沉積而被錯誤導向。在此該等附屬滴狀物104具有嚴重的不利效果。相對地，如果該等附屬滴狀物104落在該可撓PCB32上，則在傳導軌跡74的操作上無效果。
該申請者的工作已顯示，該噴出噴口112及該等線結合82之間的低速空氣流106可提供控制的附屬軌跡116，同時在該主軌跡114上可忽視的效果。具有小於2m/s速度之將主滴狀物軌跡114橫向導向的空氣流106，將確保該等附屬滴狀物104跟隨引導至不造成任何傷害之該可撓PCB32處的軌跡116。該空氣流106可藉由產生正空氣壓(相關於大氣)及/或負空氣壓而提供。可獨立地或合併地使用例如風扇108或排出風扇110以創造想要的空氣流106。當然，該空氣流106可為任何提供避開該噴口陣列54之附屬軌跡116的任何方向。
在封裝珠粒中的空隙減少
第10A、10B、及10C圖顯示，在封裝86之珠粒的沉積中的進行階段。如第10A圖所示，填充封裝係沿著在該等晶粒接觸件92及該等PCB接觸件76之間的一側沉積。藉由覆蓋該等晶粒接觸件的珠粒88及在該等PCB接觸件上的壩封裝84來界定該間隙。在該間隙之內的表面被層疊為不同位準之間的幾個硬邊緣(hard edge)。例如，該晶粒的邊緣、該晶粒附接膜120的邊緣、及該階段形成的邊緣94。已發現當以此層疊表面來封裝，該封裝可被沉積在較高位準上且允許流進該等較低位準。如果沉積入較低位準，則成長珠粒的彎月面在封裝流完全地接觸入該角落之前碰觸任何垂直側。此留下受困的空氣氣泡在該層疊表面的內部角落的空隙中。
不幸地，允許該封裝由較高至較低的向下流亦可導致在該等內部角落的空隙。封裝材料86的成長珠粒可將其之彎月面釘在各層疊之頂邊緣(例如該晶粒附接膜57的頂邊緣)上的硬邊緣。如第10B圖所示，該彎月面可停留下錨在該硬邊緣120而非向下流至該晶粒附接邊緣的垂直側。最終地該凸塊的彎月面下垂在其釘在的邊緣之上直到齊碰觸較低的層疊。再次，此將空氣口袋困在形成空隙122的內部角落。
第10C圖顯示完整的封裝珠粒86。另一空隙86已經形成在該階段形成94的內部角落126。在該等空隙中的空氣壓力隨著操作期間之裝置的溫度增加而增加。該高空氣壓力可變形該珠粒86或甚至整個裝置，或者破裂該珠粒86且暴露該等線結合82。
第11及12圖顯示，申請者對於此問題的解法。第11圖顯示，該等線結合沿著該等晶粒接觸件92及該等PCB接觸件76之間的間隙129而延伸。亦顯示在平面圖中，係壩封裝珠粒覆蓋該等晶粒接觸件92及該壩封裝84覆蓋該等晶粒接觸件76。填充封裝的橫向珠粒128係沉積在沿著該系列線結合82之幾個點的間隙中。各該等橫向珠粒128在LCP模製66中由該晶粒附接膜58延伸至該階段94形成的基部。
第12圖係通過第11圖之線129-129的概要剖面圖。該橫向珠粒128流動在該間隙129中之該等硬邊緣120、124之上。該小橫向珠粒128分斷在該間隙中的該等硬邊緣，使得該填充珠粒的主體被沉積，該彎月面不釘在該等邊緣而向下流至該間隙之內的該等內部角落及任何受限空間。該封裝更快散佈跨過該間隙且避免建立後部大半徑彎月面。
非對稱線結合弧形
第13圖顯示用以形成線結合使得其之弧形頂點由該晶粒52(見範例，在12圖中的線82的頂點)偏斜遠離的技術。該楔形結合器190超音波地焊接該線結合82的端製該等PCB接觸件76。然後，該楔形如箭頭132所示，向上拉該線(約45度)且朝向該晶粒52。在該PCB72及該晶粒52之間的預定點，該楔形停止朝向該晶粒移動且如箭頭134所示，開始移動遠離該晶粒。此使該線82彎曲回，以減少該後跟80的曲率半徑。隨後，該楔形190如箭頭136所示，再次朝該該晶粒52移動。此允許該後跟80的半徑少量地增加作為該彈性變形的緩和。然而，彈性變形保持該線結合後跟80在一減少的半徑且此使藉由線結合行程的弧形以自該晶粒拉離偏斜入一非對稱輪廓。最後地，線82被向下拉至該晶粒接觸件92且超音波地焊接(見箭頭98)。如上所討論，以此方式變形的該線結合82減少其之對應於該主動表面的高度且更自該晶粒52移動該頂點，以改善使該紙路徑緊密至該噴口54的能力。
封裝珠粒的非對稱沉積
根據上述之形成一非對稱線結合，第14圖顯示該封裝珠粒86的沉積，其相似地不對稱。封裝滴狀物102被自一噴出噴口112垂直地向下噴出至該線結合82上。該LCP模製66被配置在該噴出噴口112之下，使得該晶粒52特別是平面的主動表面54與水平呈角度θ。隨著該封裝的滴狀物在該壩封裝84及88之間收集，該填充珠粒86直接地在該噴口112之下形成其之頂點。此給予該珠粒86一輪廓更緊密地對應該線結合82的弧形。如果在封裝沉積期間該晶粒52不傾斜角度θ，則該封裝珠粒輪廓不跟隨該點線130。申請者的工作顯示，所需之θ僅10至15度，用以將填充封裝的珠粒以大約相同於線結合的方式傾斜遠離自該晶粒。
封裝黏性測試裝置
第15圖顯示一黏性黏著測試裝置140。此裝置量化地測試多種材料，諸如封裝珠粒環氧樹脂，的黏性黏著。此提供比之前在此領域所使用之量化名詞，諸如以赤裸手指碰觸的精準黏性，更有用之封裝的評估。此黏性黏著觀察完全地主觀且完全地不能勝任用於紙供給路徑中之材料的任何材料分析。通常工作者將容易地理解，黏性黏著可為諸如紙皺紋及其他供給擁塞的根本問題。相對地，黏性黏著的精確測量提供精確及有意義的產品規格。
該黏性黏著測試裝置140以平面表面156碰觸封裝142而量化地測量在材料之間，諸如封裝142及諸如紙片144的物體，的黏性黏著。材料安裝152安裝封裝106的量，諸如其出現一暴露平坦面158。物體安裝148以夾子150確定地保持該紙144。該平面表面156係與該暴露平坦表面158平坦接觸。
該物體安裝148係附接至提起臂162。提起臂係樞軸地安裝以提起相關於該材料安裝142的物體安裝148。可滑動的重量168可沿著該槓桿臂166移動，使得在該物體安裝148上的提起力154可調整。
接觸力施加器146被組態欲以施加已知的力178至該暴露平坦面158。樞軸臂160被鉸接至該接觸力槓桿臂174，其依序約以支點170為中心轉動。接觸力重量172沿著該槓桿臂174滑動以改變該物體144及該材料142之間的接觸力。
該提起臂162、樞軸164、槓桿臂166、及滑動重量168動作為一分開的機構用以施加一可變提起力154至該材料安裝148。標示在該槓桿臂166上的刻度180提供用以紀錄平坦面158及平面表面156兩者之彼此相關的滑動之力的指示器。沿著該接觸槓桿臂174的相似的刻度182指示該接觸力178。
該紙片144被夾住使得該提起力154被施加在該平坦面158及該平面表面156之間的平面。此停止將提起力貢獻至該接觸力178。同樣地，該接觸力施加施加器146在垂直該平坦面158及平坦表面156的方向施加該接觸力178，故不影響該提起力154的幅度。
本發明僅藉由範例方法而描述於此。通常者將容易地認識許多不偏離本發明之廣闊概念之精神及範圍的改變以及修改。
2．．．封裝
4．．．晶粒
6．．．支撐結構
8．．．可撓PCB
10．．．接觸墊
12．．．結合墊
14．．．傳導軌跡
16．．．線結合
18．．．放出針
20．．．壩封裝
22．．．填充封裝
24．．．PCB安裝區域
26．．．晶片安裝區域
28．．．主動表面
30．．．輪廓葉片
32．．．傾斜面
34．．．線推動器
36．．．前方
38．．．噴口
40．．．封裝
42．．．間隙
44．．．封裝材料
50．．．裝置
52．．．晶粒
54．．．墨水射出噴口
58．．．晶粒附接膜
60．．．雷射磨損洞
66．．．LCP模製
68．．．主墨水導管
70．．．表面通道
72．．．可撓PCB
74．．．傳導軌跡
76．．．PCB接觸墊
78．．．焊接腳部
80．．．後跟
82．．．線結合
84．．．PCB壩封裝
86．．．封裝珠粒
88．．．IC封裝珠粒
90．．．介面
92．．．電連接墊
94．．．階段形成
96．．．焊接晶粒端
98．．．晶粒後跟
100．．．線結合頂點
102．．．主滴狀物
104．．．附屬滴狀物
106．．．低速空氣流
108．．．風扇
110．．．排出風扇
112．．．噴出噴口
114．．．主軌跡
116．．．附屬軌跡
120．．．邊緣
122．．．空隙
124．．．邊緣
126．．．空隙
128．．．橫向珠粒
129．．．間隙
130．．．點線
132．．．箭頭
134．．．箭頭
136．．．箭頭
138．．．箭頭
140．．．黏性黏著測試裝置
142．．．封裝
144．．．紙片
146．．．封裝
148．．．物體安裝
150．．．夾子
152．．．材料安裝
154．．．可變提起力
156．．．平面表面
158．．．暴露平坦面
162．．．提起臂
164．．．樞軸
166．．．槓桿臂
168．．．可滑動的重量
170．．．支點
172．．．接觸力重量
174．．．接觸力槓桿臂
178．．．已知的力
180．．．刻度
182．．．刻度
190．．．楔形線結合器
192．．．端
本發明之實施例現在將藉由僅以參照附圖之範例的方式而描述，其中：
第1圖係用於施加一封裝珠粒至線結合的先前通常技術的概要表示；
第2圖係將一晶粒安裝至具有相關於該可撓PCB安裝區域昇起之一晶片安裝區域的支撐結構的概要表示；
第3A、3B、及3C圖係使用可移動葉片將封裝珠粒輪廓為想要形狀的概要表示；
第4A至4D圖係藉由可塑變形而輪廓線結合的概要表示；
第5A及5B圖顯示用於可訴變形線結合的封裝珠粒高度減少；
第6A至6C圖顯示使用該輪廓葉片將封裝珠粒施加至該等線結合；
第7A及7B顯示用以控制在該晶粒表面上之封裝珠粒前方的輪廓葉片；
第8圖係藉由在較高模數壩封裝的珠粒之間的低彈性模數的珠粒所封裝的線結合的概要表示；
第9圖係藉由導入控氣流所控制之附屬滴狀物軌跡而噴出沉積至線結合上的封裝的概要表示；
第10A至10C圖顯示隨著填充珠粒的沉積及在封裝珠粒之內的空隙形成，填充珠粒之逐漸的成長；
第11圖係具有橫向封裝珠粒之一系列的線結合的概要平面圖；
第12圖係顯示在第11圖中之通過線12-12的概要剖面圖；
第13圖係概要地顯示在線結合器之形成期間的楔形結合器的路徑；
第14圖顯示當封裝沉積的支撐結構保持對水平的傾斜之時，在線結合上之封裝沉積；以及
第15圖係黏性黏著測試裝置的概要顯示。
42．．．間隙
50．．．裝置
52．．．晶粒
54．．．墨水射出噴口
58．．．晶粒附接膜
60．．．雷射磨損洞
66．．．LCP模製
68．．．主墨水導管
70．．．表面通道
72．．．可撓PCB
74．．．傳導軌跡
76．．．PCB接觸墊
78．．．焊接腳部
80．．．後跟
82．．．線結合
84．．．PCB壩封裝
86．．．封裝珠粒
88．．．IC封裝珠粒
90．．．介面
92．．．電連接墊
94．．．階段形成
96．．．焊接晶粒端
98．．．晶粒後跟
100．．．線結合頂點

Claims (18)

  1. 一種電子組件，包含：一支撐結構，具有複數個電導體；一系列的線結合，各該等線結合分別地自該等電導體之一者延伸，各該等線結合具有接觸該電導體的一端部及與該端部相鄰的一中間部；一壩封裝的珠粒，封裝該等電導體及各該等線結合的端部；一填充封裝的珠粒，接觸該壩封裝的珠粒且封裝各該等線結合的中間部；其中，該壩封裝具有比該填充封裝更高的彈性模數。
  2. 如申請專利範圍第1項之電子組件，其中該支撐結構包含一印刷電路板(PCB)且該等電導體係連接至該PCB上之傳導軌跡的PCB接觸件。
  3. 如申請專利範圍第2項之電子組件，另包含安裝至該支撐結構上之一晶片安裝區域的一晶粒，該晶粒具有與該晶片安裝區域接觸的一背表面及相對於該背表面的一主動表面，該主動表面具有電接觸墊；使得，該等線結合電連接該等PCB接觸件及在該晶粒上的該等電接觸墊，其中，壩封裝的第二珠粒，係與填充封裝的該珠粒相鄰且封裝該等電接觸墊。
  4. 如申請專利範圍第3項之電子組件，其中當硬化時，該壩封裝具有在1GPa及3GPa之間的一彈性模數，且當硬化時，該填充封裝具有在10MPa及500MPa之間的一彈性模數。
  5. 如申請專利範圍第3項之電子組件，其中該支撐結構具有一PCB安裝區域，且該支撐結構係組態使得該晶片安裝區域係相關於該PCB而昇起。
  6. 如申請專利範圍第5項之電子組件，其中該晶片安裝區域相關於該等PCB接觸件被昇起大於100微米。
  7. 如申請專利範圍第3項之電子組件，其中該支撐結構具有在該晶片安裝區域與該導體安裝區域之間的一階段。
  8. 如申請專利範圍第3項之電子組件，其中該支撐結構包含一黏著晶粒附接膜，其提供該晶片安裝區域。
  9. 如申請專利範圍第3項之電子組件，其中該PCB係一可撓性印刷電路板(flex PCB)，且該等PCB接觸件係沿著最靠近該晶粒的一邊緣之呈線狀的結合墊，該等結合墊距離自該晶粒上的該等接觸墊大於2mm。
  10. 如申請專利範圍第1項之電子組件，其中該等線結合係由具有小於40微米的直徑之線而形成且在該晶粒之主動表面之上以小於100微米延伸。
  11. 如申請專利範圍第3項之電子組件，其中各線結合的該中間部在該等PCB接觸件與該晶粒上的該等接觸墊之間形成一弧形，各該等線結合的該端部作為一彎曲後跟(curved heel)，該彎曲後跟連接該中間部到被焊接至該PCB接觸件的一足區段(foot segment)，及一第二端部具有一對應後跟，以連接該中間部到被焊接至在該晶粒上之該等接觸墊的一足區段，位於該等PCB接觸件的該彎曲後跟具有比位於該晶粒上之該等接觸墊的該對應後跟較小的曲率半徑，使得該中間部的該弧形具有朝該PCB偏斜的一頂點。
  12. 如申請專利範圍第3項之電子組件，其中該主動表面具有與該晶粒的該等接觸墊間隔小於260微米的功能元件。
  13. 如申請專利範圍第5項之電子組件，其中該支撐結構包含一液晶聚合物(LCP)模製(molding)。
  14. 如申請專利範圍第3項之電子組件，其中該封裝的珠粒在該晶粒的主動表面之上延伸小於200微米。
  15. 如申請專利範圍第3項之電子組件，其中該封裝的珠粒在該主動表面之上延伸小於100微米。
  16. 如申請專利範圍第1項之電子組件，其中當未硬化時，該封裝係一觸變性環氧樹脂材料。
  17. 如申請專利範圍第5項之電子組件，其中當未硬化時，該封裝係具有大於700cp之黏度的一環氧樹脂材料。
  18. 如申請專利範圍第3項之電子組件，其中該晶粒係一印刷頭IC，及該主動表面係墨水噴口的一陣列，且該支撐結構經組態以安裝在一印表機中，使得在使用期間該墨水噴口離紙路徑(paper path)小於200微米。
TW097136901A 2007-09-25 2008-09-25 具有以低模數填充封裝之線結合的電子組件 TWI435673B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/860,539 US7988033B2 (en) 2007-09-25 2007-09-25 Method of reducing wire bond profile height in integrated circuits mounted to circuit boards

Publications (2)

Publication Number Publication Date
TW200938031A TW200938031A (en) 2009-09-01
TWI435673B true TWI435673B (zh) 2014-04-21

Family

ID=40472105

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097136901A TWI435673B (zh) 2007-09-25 2008-09-25 具有以低模數填充封裝之線結合的電子組件

Country Status (4)

Country Link
US (1) US7988033B2 (zh)
CN (1) CN101803012B (zh)
TW (1) TWI435673B (zh)
WO (1) WO2009039554A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8233279B2 (en) * 2010-11-04 2012-07-31 Ge Intelligent Platforms, Inc. Wedge lock for use with a single board computer and method of assembling a computer system
JP7129304B2 (ja) * 2018-10-03 2022-09-01 Ｔｏｙｏ Ｔｉｒｅ株式会社 タイヤ
US10966338B1 (en) 2020-03-11 2021-03-30 Peter C. Salmon Densely packed electronic systems
US11546991B2 (en) 2020-03-11 2023-01-03 Peter C. Salmon Densely packed electronic systems
US11393807B2 (en) 2020-03-11 2022-07-19 Peter C. Salmon Densely packed electronic systems
US11523543B1 (en) 2022-02-25 2022-12-06 Peter C. Salmon Water cooled server
US11445640B1 (en) 2022-02-25 2022-09-13 Peter C. Salmon Water cooled server

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1159033B (it) * 1983-06-10 1987-02-25 Olivetti & Co Spa Testina di stampa a getto selettivo d inchiostro
US5468999A (en) 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5577319A (en) 1995-03-31 1996-11-26 Motorola, Inc. Method of encapsulating a crystal oscillator
JP3618152B2 (ja) * 1995-09-22 2005-02-09 ジャパンゴアテックス株式会社 液晶ポリマー層を有する中空成形品
US5962810A (en) 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
US6022583A (en) 1997-12-16 2000-02-08 Nordson Corporation Method of encapsulating a wire bonded die
US6329709B1 (en) * 1998-05-11 2001-12-11 Micron Technology, Inc. Interconnections for a semiconductor device
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
WO2003006230A1 (en) 2001-07-09 2003-01-23 Nordson Corporation Method and apparatus for underfilling electronic components using vacuum assist
US20030160311A1 (en) 2002-02-28 2003-08-28 Aminuddin Ismail Stacked die semiconductor device
US6885093B2 (en) 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
US20040241906A1 (en) * 2003-05-28 2004-12-02 Vincent Chan Integrated circuit package and method for making same that employs under bump metalization layer
US7475802B2 (en) * 2004-04-28 2009-01-13 Texas Instruments Incorporated Method for low loop wire bonding
US7091581B1 (en) * 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US7745944B2 (en) 2005-08-31 2010-06-29 Micron Technology, Inc. Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
US20070273023A1 (en) * 2006-05-26 2007-11-29 Broadcom Corporation Integrated circuit package having exposed thermally conducting body
US20080237887A1 (en) * 2007-03-29 2008-10-02 Hem Takiar Semiconductor die stack having heightened contact for wire bond
US20090032926A1 (en) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc. Integrated Support Structure for Stacked Semiconductors With Overhang

Also Published As

Publication number Publication date
US7988033B2 (en) 2011-08-02
CN101803012B (zh) 2012-05-30
TW200938031A (en) 2009-09-01
WO2009039554A1 (en) 2009-04-02
US20090081832A1 (en) 2009-03-26
CN101803012A (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
TWI435673B (zh) 具有以低模數填充封裝之線結合的電子組件
US8063318B2 (en) Electronic component with wire bonds in low modulus fill encapsulant
TWI469234B (zh) 具有附接於積體電路晶粒與印刷電路板之間的線接之電子裝置
US20080158298A1 (en) Printhead wirebond encapsulation
US20100071456A1 (en) Tack adhesion testing device
US8017450B2 (en) Method of forming assymetrical encapsulant bead
TWI496224B (zh) 附接線接迴路以減小迴路高度的方法
US7915091B2 (en) Method of controlling satellite drops from an encapsulant jetter
KR101241583B1 (ko) 밀봉제 내의 공극 감소 방법
US8167408B2 (en) Ink jet recording head, and method for manufacturing ink jet recording head
US7946465B2 (en) Wirebonder forming low profile wire bonds between integrated circuits dies and printed circuit boards
WO2008053953A1 (en) Method, apparatus and program for filling liquid material
US7802715B2 (en) Method of wire bonding an integrated circuit die and a printed circuit board
US8322207B2 (en) Tack adhesion testing device
US20100075465A1 (en) Method of reducing voids in encapsulant
TW201013797A (en) Method of reducing voids in encapsulant
TW201013798A (en) Method of forming assymetrical encapsulant bead
US20100075464A1 (en) Method of reducing voids in encapsulant
TWI471998B (zh) 於安裝至電路板的積體電路中降低線接合剖面高度的方法
US20100075446A1 (en) Method of forming assymetrical encapsulant bead