CN101789839B - 基于天线接口实现td格式数据传输的方法和系统 - Google Patents

Abstract

本发明实施例公开了一种基于天线接口AIF实现时分同步的码分多址TD格式数据传输的方法和系统，所述方法包括：预处理步骤：根据TD标准的载波缓冲需求，设定所述AIF接口的RAM区的组织形式；以及，设定传输上下行数据的时隙；数据传输步骤：下行数据传输：在下行时隙将天线缓冲区的数据按照AIF接口的RAM区的组织形式存储进RAM区；上行数据传输：在上行时隙将所述RAM区的数据按照其存储的顺序依次读出，并存储进天线缓冲区。本发明实施例针对TD制式要求对AIF接口进行了适当的修改，并定义了相应的数据传输方式，实现TD数据的传输，避免出现由于采用FPGA实现的接口而存在的成本高、集成度低和功耗大的问题。

Description

基于天线接口实现TD格式数据传输的方法和系统

技术领域

本发明涉及移动通信技术领域，更具体地说，涉及一种基于AIF（AntennaInterface，天线接口）实现TD-SCDMA（Time Division-Synchronous CodeDivision Multiple Access，时分同步的码分多址）格式数据（为了描述方便，下文统称为TD数据）传输的方法和系统。

背景技术

近年来，随着通信技术的不断发展，尤其是3G（3rd Generation，第三代移动通信）技术的逐渐应用，越来越多复杂的DSP（Digital Signal Processing，数字信号处理）系统被开发、应用，这些DSP系统一方面支持更高的基带处理速率，另一方面也支持更多的通用外设端口，如ETH（以太网端口），SRIO（Serial Rapid IO，串行快速输入输出接口）等。与此同时，随着基站系统逐渐模块化，越来越多的厂家将一些接口作为开发规范，基带处理和射频单元之间也逐渐形成了标准接口。针对这种情况，一些芯片制造商也推出了支持该标准接口的芯片，例如Ti公司，其开发的新型的6487芯片配置有AIF接口作为支持基带与射频单元之间的数据接口。

Ti公司的AIF接口虽然也支持CPRI（Common Public Radio Interface，公共射频接口）协议，但是因为初期主要针对WCDMA（Wide Code Division MultipleAccess，宽带码分多址）制式的，也就是说，其主要是依照WCDMA协议规范进行设计的，所以其的各种数据处理结构或方式均以方便WCDMA格式处理为出发点，包括码片速率的匹配、内部缓冲的格式、总线的带宽、同步事件时序设计等。这使得该接口应用在WCDMA设备上，数据传输及控制方案比较容易设计，但如果应用在TD-SCDMA制式（以下简称为TD制式）的设备上，则可能会出现各种问题，其中较为严重的问题是：两种制式的码片速率不匹配。

针对上述问题，现有技术一般采用FPGA（Field Programmable Gate Array，现场可编程门阵列）实现的接口来代替上述AIF接口，该FPGA实现的接口的主要功能是：在下行方向上，接收基带单元的天线数据到不同的缓冲区进行缓冲，然后进行天线数据的排序及码片速率匹配；在上行方向上，接收数据并进行缓存，按照载波分发给不同的DSP模块处理。

上述采用FPGA实现的接口可以灵活进行数据格式处理，然而，在进行本发明创造过程中，发明人发现该方式至少存在如下问题：

1、成本较高

采用FPGA本身就增加了器件，提高了成本，同时，一般会根据不同的传输链路，需要在FPGA内部实现该链路协议（例如SRIO协议），则需要在FPGA内部实现SRIO协议，如此带来了FPGA的开销，增加了FPGA的选型成本。

2、集成度低

采用FPGA，增加了器件，布板走线要考虑该影响，不利于整个板卡集成度的提高。

3、增加功耗

FPGA作为一个重要的负载，增加了系统功耗开销。

发明内容

有鉴于此，本发明提供一种TD格式数据的传输方法和系统，通过对AIF接口进行修改，应用到TD格式数据的传输过程中，以解决现有技术由于采用FPGA实现的接口进行数据传输时，如果需要保证速率匹配而存在的成本高、集成度低和功耗大的问题。

本发明是这样实现的：

一种基于天线接口AIF实现时分同步的码分多址TD格式数据传输的方法，包括：

预处理步骤：

根据TD标准的载波缓冲需求，设定所述AIF接口的随机存储器RAM区的组织形式，所述设定所述AIF接口的随机存储器RAM区的组织形式包括：

对应于8根天线数据，RAM区按照以16个A*C为单位分为8块，每块为4码片，且在一个16A*C中，将其中前4个码片中的每个码片中的前32个字符确定为存储区，将剩余的32个字符确定为空闲区，其中A表示天线，C表示载波，A*C表示天线乘以载波得到的数据量；对应于天线数据为常规业务数据的情况，在前12个码片中，部分占用前4个码片，空余其他8个码片；对应于功率池数据，部分使用前8个码片，空余其他4个码片；

以及，

设定传输上下行数据的时隙；

数据传输步骤：

下行数据传输：在下行时隙将天线缓冲区的数据按照AIF接口的RAM区的组织形式存储进Outbound Ram区；

上行数据传输：在上行时隙将所述Inbound Ram区的数据按照其存储的顺序依次读出，并存储进天线缓冲区。

优选的，上述方法中，还包括：

同步事件产生步骤：每隔同步事件的发生间隔T产生一次所述AIF接口的同步事件，T+t=12码，其中，t为预测的空口延迟时间；

所述下行数据传输和上行数据传输是按照依据所述AIF接口的同步事件进行的。

优选的，上述方法中，所述下行数据传输还包括：确定上行时隙为空闲时隙，在所述空闲时隙传输零数据。

优选的，上述方法中，所述上行数据传输还包括：确定下行时隙为空闲时隙，在所述空闲时隙传输零数据。

优选的，上述方法中，设置双增强型直接内存访问EDMA通道，并确定由其中一个EDMA通道传输实际数据，由另一个EDMA在空闲时隙传输零数据。

本发明实施例还提供了一种基于天线接口AIF实现时分同步的码分多址TD格式数据传输的系统，包括：天线缓冲区、增强型直接内存访问单元和AIF接口，其中：

所述天线缓冲区用于存储天线数据；

所述AIF接口的组织形式符合TD标准的载波缓冲需求，用于当OutboundRam中存储有数据时，对所述数据处理后发送到链路上，以及，存储进InboundRam；

所述AIF接口的组织形式符合TD标准的载波缓冲需求包括：所述设定所述AIF接口的随机存储器RAM区的组织形式为：对应于8根天线数据，RAM区按照以16个A*C为单位分为8块，每块为4码片，且在一个16A*C中，将其中前4个码片中的每个码片中的前32个字符确定为存储区，将剩余的32个字符确定为空闲区，其中A表示天线，C表示载波，A*C表示天线乘以载波得到的数据量；对应于天线数据为常规业务数据的情况，在前12个码片中，部分占用前4个码片，空余其他8个码片；对应于功率池数据，部分使用前8个码片，空余其他4个码片；

所述增强型直接内存访问单元用于按照预设时隙进行数据搬移，具体为：在下行时隙将天线缓冲区的数据按照AIF接口的RAM区的组织形式存储进Outbound Ram区，以及，在上行时隙将所述Inbound Ram区的数据按照其存储的顺序依次读出，并存储进所述天线缓冲区。

优选的，上述系统还包括：

同步事件触发单元，用于：每隔同步事件的发生间隔T产生一次所述AIF接口的同步事件，T+t=12码，其中，t为预测的空口延迟时间；

所述增强型直接内存访问单元进行数据搬移的操作是依据所述AIF接口的同步事件进行的。

从上述的技术方案可以看出，本发明实施例中，针对TD制式要求，对AIF接口进行了适当的修改，定义了相应的数据传输方式，从而可以传输TD数据，避免出现采用FPGA实现的接口进行数据传输时，如果需要保证速率匹配而存在的成本高、集成度低和功耗大的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为AIF接口传输数据的示意图；

图2为本发明实施例进行RAM规划后常规数据在RAM区存储的示意图；

图3为本发明实施例进行RAM规划后功率数池在RAM区存储的示意图；

图4为本发明实施例针对12C1A的RAM规划后常规数据在RAM区存储的示意图；

图5为本发明实施例进行RAM规划后RAM区进行数据循环存储的示意图；

图6为本发明实施例上行时隙配置示意图；

图7为本发明实施例下行时隙配置示意图；

图8为本发明实施例下行处理的EDMA通道示意图；

图9a为本发明实施例下行处理的EDMA通道的参数区示意图1;

图9b为本发明实施例下行处理的EDMA通道的参数区示意图2;

图10为本发明实施例上行处理的EDMA通道示意图；

图11a为本发明实施例上行处理的EDMA通道的参数区示意图1；

图11b为本发明实施例上行处理的EDMA通道的参数区示意图2；

图12a为本发明实施例提供的发送配置接口的数据结构图；

图12b为本发明实施例提供的接收配置接口的数据结构图；

图13为本发明实施例提供的基于AIF接口实现TD数据传输的系统的一种结构示意图；

图14为本发明实施例提供的基于AIF接口实现TD数据传输的系统的另一种结构示意图。

具体实施方式

为了方便本领域技术人员理解本发明技术方案，下面先介绍使用AIF接口传输数据的流程，请参考图1，为AIF接口传输数据的示意图，如图所示：

在发送方向上，待发送数据放在发射缓冲区（TX-BUF）中，在初始化完毕后，AIF的EDMA（增强型直接内存访问）依照同步事件（硬件FSYNC模块产生），将不断地从该TX-BUF中将数据以一定格式取出，放入AIF的发送存储器（Outbound Ram）中的合适位置，同步事件同时触发AIF，使得该AIF定期从该Outbound Ram中获取数据，然后，先后执行PE编码处理、协议转换处理后，交给发射控制单元（TX MAC），然后经串/并（SERDES）变换处理后形成高速的串行数据发送到链路上。

在接收方向，将链路上的数据经过SERDES变换处理后，交给接收控制单元（RX MAC）进行处理，然后，按照同步事件的周期进行协议解码处理后存储进对应位置的接收存储器（Inbound Ram），接着，这些数据将被EDMA定期按照格式要求放入对应的RX-BUF中。

本发明提供一种针对基于AIF传输TD格式数据的方案，通过对AIF接口数据缓冲区、EDMA通道、参数区及事件及时序的规划设计，从而可采用AIF接口传输TD数据，无需采用FPGA实现的接口，节省了设备成本，提高集成度并减少功耗。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供的一种基于AIF的TD数据传输方法流程如下：

首先进行预处理步骤：

1、设定RAM区的组织形式：

目前的AIF接口的Outbound Ram和Inbound Ram的组织方式依照AxC方式进行，而且每个AxC的宽度为4chip，对于WCDMA系统而言，每次事件传送一个AxC即可，但对于TD系统，则需要3倍的时间间隔，才能符合TD要求的码片速率(TD系统码片速率是WCDMA系统的码片速率的1/3)。

但AIF传输是按照每次固定格式传送的，顺序是：一个AxC的第1个chip－>第2个chip->第3个chip->第4个chip->下一个AxC的第1个chip->第2个chip->……，以此类推；因此，需要补充一些空闲的内容才能达到TD系统对于速率的要求，因此需要对实际有效数据如何放到指定的Ram中进行规划，本文规定Ram的组织方式如下：

为了满足TD-SCDMA中6载波8天线的缓冲需求，并适应上述AIF传输的格式，对应于某载波的8根天线数据，RAM区按照以16个A*C为单位分为8块，每块为4chip。

常规业务数据在RAM区上的规划如图2所示，其中，C_na_m表示天线m的chipn数据，例如C₀a₁指的是天线1的chip0数据。第n个16A*C中，8根天线的数据占用前32个WORDs，后32个WORDs空闲，后续两个16A*C空闲，也即：12个chip中，前4个chip被部分使用，后8个chip空闲，从而使得按照上述AIF传输格式传输数据时，码片速率与TD速率匹配。

功率池数据在RAM区上的规划如图3所示，在12个chip中，前8个chip被使用，而后4个chip空闲，也即：使用前两个16A*C，而空闲后一个16A*C，而前两个16A*C的任意一个16A*C中，也仅使用前8个A*C。

针对12C1A（12载波1天线）的需求，可确定16A*C中的2个A*C进行数据传输，每个A*C存放一个载波的数据，如图4所示。

需要说明的是，AIF的RAM虽然物理上只有16*32*4bytes，但是为方便EDMA搬移，将地址空间留得较大，足够一帧数据连续存放。下面以载波0为例，对其存放方式进行介绍：规定载波0的数据包括若干组数据，每组数据由4个chip数据组成，将RAM包括的8个A*C确定为循环存储区域，即第1个A*C、第2个A*C…第8个A*C、第1个A*C、第2个A*C……。两个连续组的存储间隔为2个A*C，如图5所示，例如：假设以第1个A*C作为存储首地址，则第1组数据（C0-C3）存储于第1个A*C中，第2组数据（C4-C7）存储于第4个A*C中，第3组数据（C8-C11）存储于第7个A*C中，第4组数据（C12-C15）存储于第2个A*C中，第5组数据（C16-C19）存储于第5个A*C中，……，以此类推。

2、设定传输上下行数据的时隙。

由于TD系统是按照时分方式接收或发送数据，并且，上下行转换是以时隙转换点为区分，这点与以频分方式接收或发送数据的WCDMA系统存在较大差异，为了适应TD系统的数据发送方式，需要对EDMA组织使用方式做特殊定义：

针对TD以时分方式传输的特点，在确定的固定时隙传输上下行数据，在传输上行数据时，源地址为待发送的天线数据发送缓冲区，目的地址为AIF的OutBound；在传输下行数据时，源地址为AIF的InBound，目的地址为天线数据接收缓冲区。

需要说明的是，由于AIF上下行处理分开，而且一旦触发使能，在时间上不允许停顿，否则天线数据的位置将得不到保证。因此，为了保证天线数据的位置，本文定义了Idle时隙（空闲时隙）的概念，即对于上行处理而言，下行时隙为空闲时隙，而对于下行处理而言，上行时隙为空闲时隙。并对应空闲时隙传输空操作，即传输一些idle数据（零数据），已占用这段时间，保证有效数据的位置正确，如图6和图7所示，其中，图6为上行满配的情况，其中下行时隙TS0、TS1和TS9均属于空闲时隙，在时隙TS0和TS9还需要接收功率信息，图7为下行满配的情况。

当然，图6和图7所示的为理论上上下行均满配的情况，实际实现上，可能会配置为3U3D（3个上行时隙和3个下行时隙）、1U5D等，基本配置方式都相同，即在空闲时隙传输零数据。

下面结合前文RAM区的规划，以上下行全配置的理想情况为例，对EDMA组织使用方式进行详细说明：

对于下行处理而言，使用两个EDMA通道（通道0和通道1），如图8所示，通道0用于实际数据的发送填充，通道1用于0数据的填充。对于每个下行时隙，通道0为每个时隙的数据传输分配一个参数区，其源地址为待发送的天线数据发送缓冲区，其目的地址为AIF的OutBound，按照每一同步事件传输一块有效数据（所谓一块有效数据，就是EDMA在每次同步事件到来后搬移的一个连续的数据区，所谓有效，由于该方案中EDMA搬移数据有些是用户的确要处理的数据，有些仅仅是为了填充，对于前者我们称为有效数据），并在传输完成后采用Chain的方式触发通道1进行0数据搬移以填充无效的区域；通道1采用了一个参数区，并在每10个时隙之后进行重载，其源地址为固定idle缓冲（产生、存储0数据的单元），目的地址为OutBound（具体的，是OutBound中无效的空间）。这些参数区的定义如图9a和9b所示，其中：Acount标识EDMA A纬度的传输大小，Acount(4chip)表示大小为4chip＝4×32byte；Bcount标识EDMA B纬度的传输大小，表明大小为24chip，即24*32byte；A，B纬度是EDMA传输数据的一个参数，主要好处是可以方便实现数据的重新组合，譬如插入间隔，依照规律重新排序等。

对于空闲时隙而言，其源参数区为固定参数区，目的参数区是OutBound中无效的空间。

对于上行处理而言，同样使用双EDMA通道方式，如图10所示，并且上行处理分为一般业务时隙处理和特殊功率池数据处理，对于一般业务时隙处理，采用一个EDMA接收通道0，将数据从AIF的InBound的有效位置搬移到指定的天线数据接收缓冲区。并且，为了加快处理，每个时隙搬移两次，触发两次高层进行处理，以提高处理的并行性，因此，通道0对应每个上行时隙，分配两个参数区，对于特殊功率池数据处理，其不但要使用上行接收中通道0，还需要使用通道1，通道0和通道1采用Chain的方式实现功率池数据的规则搬移，这些参数区的定义如图11a和图11b所示。

对于空闲时隙，则其目的参数区为固定参数区，源参数区为OutBound。

对于特殊的功率池数据，其搬移方式类似，但是存在4个缓冲区，且搬移数据的长度按照功率池数据的长度进行，其B index的长度也有所差别。

3、设定同步事件产生时间。

另外，对于同步事件，鉴于TD的码片速率为WCDMA的三分之一，因此，其同步事件定义为12chip产生一次，同时，考虑到空口延迟，将发送的同步事件提前预设时间，给出一个中间值，在此基础上调整Pi值来实现。假设预设时间为t，则同步事件的发生间隔定义为T，且T=12chip-t。

4、设定初始化接口和配置接口。

所述初始化接口主要完成AIF的同步事件及事件提前寄存器的设置；

所述配置接口包括发送配置接口和接收配置接口，其中：所述发送配置接口主要完成发送方向的参数配置，按照一个时隙对应一个参数的格式传入，其数据结构如图12a所示；所述接收配置接口也是按照时隙来给出对应的目的地址及后处理信息等参数，其数据结构如图12b所示。

在完成上述预处理步骤之后，进入数据传输步骤，所述数据传输步骤包括：上行数据传输和下行数据传输，具体如下：

下行数据传输：在下行时隙将天线缓冲区的数据按照AIF接口的RAM区的组织形式存储进RAM区；

上行数据传输：在上行时隙将所述RAM区的数据按照其存储的顺序依次读出，并存储进天线缓冲区。

在进行上述下行数据传输和上行数据传输过程中，在正常时隙传输业务数据，在空闲时隙传输空操作，即传输一些idle数据（零数据），已占用这段时间，保证有效数据的位置正确。

此外，本实施例提供的方法还可以包括：同步事件产生步骤，即：每隔同步事件的发生间隔T产生一次同步事件，T+t=12Chip，其中，t为预测的空口延迟时间。

此外，针对上述方法，本发明实施例还提供了一种基于AIF的TD数据传输系统，其一种可能的结构形式如图13所示，包括：天线缓冲区131、增强型直接内存访问单元132和AIF接口133，其中：

天线缓冲区131用于存储天线数据；

AIF接口133的组织形式按照前文方法中预处理步骤进行组织，AIF接口133包括发送存储器（Outbound Ram）、接收存储器（Inbound Ram）、PE处理单元、协议转换单元、发射控制单元和SERDES变换单元，当Outbound Ram中存储有数据时，由所述PE处理单元、协议转换单元、发射控制单元和SERDES变换单元依次对所述数据处理后发送到链路上，以及，依次由SERDES变换单元、发射控制单元、协议转换单元和PE处理单元处理后存储进Inbound Ram。

增强型直接内存访问单元132用于进行数据搬移，具体为：在下行时隙将天线缓冲区的数据按照AIF接口133的RAM区的组织形式存储进RAM区（具体的，为Outbound Ram），以及，在上行时隙将所述RAM区（具体的，为Inbound Ram）的数据按照其存储的顺序依次读出，并存储进天线缓冲区131。

增强型直接内存访问单元132进行数据搬移的方式是按照预定时隙进行的，具体的时隙设置请参照前文方法部分的内容。

本发明实施例公开的基于AIF的TD数据传输系统的另一种可能的结构形式如图14所示，包括：天线缓冲区141、增强型直接内存访问单元142、AIF接口143和同步事件触发单元144，其中：

天线缓冲区141、增强型直接内存访问单元142、AIF接口143，与天线缓冲区131、增强型直接内存访问单元132和AIF接口133的功能基本相同，而同步事件触发单元144则用于：每隔12chip产生一次同步事件，同时，考虑到空口延迟，将发送的同步事件提前预设时间，给出一个中间值，在此基础上调整Pi值来实现。假设预设时间为t，则同步事件的发生间隔定义为T，且T=12chip-t。

另外，另外一种可能的结构在上述结构的基础上，还包括初始化接口和配置接口，其中，所述初始化接口主要完成AIF的同步事件及事件提前寄存器的设置；所述配置接口包括发送配置接口和接收配置接口，其中：所述发送配置接口主要完成发送方向的参数配置，按照一个时隙对应一个参数的格式传入，其数据结构如图11所示；所述接收配置接口也是按照时隙来给出对应的目的地址及后处理信息等参数，其数据结构如图12所示。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种基于天线接口AIF实现时分同步的码分多址TD格式数据传输的方法，其特征在于，包括：

预处理步骤：

根据TD标准的载波缓冲需求，设定所述AIF接口的随机存储器RAM区的组织形式，所述设定所述AIF接口的随机存储器RAM区的组织形式包括：

对应于8根天线数据，RAM区按照以16个A*C为单位分为8块，每块为4码片，且在一个16A*C中，将其中前4个码片中的每个码片中的前32个字符确定为存储区，将剩余的32个字符确定为空闲区，其中A表示天线，C表示载波，A*C表示天线乘以载波得到的数据量；对应于天线数据为常规业务数据的情况，在前12个码片中，部分占用前4个码片，空余其他8个码片；对应于功率池数据，部分使用前8个码片，空余其他4个码片；

以及，

设定传输上下行数据的时隙；

数据传输步骤：

下行数据传输：在下行时隙将天线缓冲区的数据按照AIF接口的RAM区的组织形式存储进Outbound Ram区；

上行数据传输：在上行时隙将Inbound Ram区的数据按照其存储的顺序依次读出，并存储进天线缓冲区。

2.如权利要求1所述的方法，其特征在于，还包括：

同步事件产生步骤：每隔同步事件的发生间隔T产生一次所述AIF接口的同步事件，T+t=12码片，其中，t为预测的空口延迟时间；

所述下行数据传输和上行数据传输是按照依据所述AIF接口的同步事件进行的。

3.如权利要求1所述的方法，其特征在于，所述下行数据传输还包括：确定上行时隙为空闲时隙，在所述空闲时隙传输零数据。

4.如权利要求1所述的方法，其特征在于，所述上行数据传输还包括：确定下行时隙为空闲时隙，在所述空闲时隙传输零数据。

5.如权利要求3或4所述的方法，其特征在于，设置双增强型直接内存访问EDMA通道，并确定由其中一个EDMA通道传输实际数据，由另一个EDMA在空闲时隙传输零数据。

6.一种基于天线接口AIF实现时分同步的码分多址TD格式数据传输的系统，其特征在于，包括：天线缓冲区、增强型直接内存访问单元和AIF接口，其中：

所述天线缓冲区用于存储天线数据；

所述AIF接口的组织形式符合TD标准的载波缓冲需求，用于当OutboundRam中存储有数据时，对所述数据处理后发送到链路上，以及，对链路上的数据进行处理后存储进Inbound Ram；

所述AIF接口的组织形式符合TD标准的载波缓冲需求包括：所述设定所述AIF接口的随机存储器RAM区的组织形式为：对应于8根天线数据，RAM区按照以16个A*C为单位分为8块，每块为4码片，且在一个16A*C中，将其中前4个码片中的每个码片中的前32个字符确定为存储区，将剩余的32个字符确定为空闲区，其中A表示天线，C表示载波，A*C表示天线乘以载波得到的数据量；对应于天线数据为常规业务数据的情况，在前12个码片中，部分占用前4个码片，空余其他8个码片；对应于功率池数据，部分使用前8个码片，空余其他4个码片；

所述增强型直接内存访问单元用于按照预设时隙进行数据搬移，具体为：在下行时隙将天线缓冲区的数据按照AIF接口的RAM区的组织形式存储进Outbound Ram区，以及，在上行时隙将Inbound Ram区的数据按照其存储的顺序依次读出，并存储进所述天线缓冲区。

7.如权利要求6所述的系统，其特征在于，还包括：

同步事件触发单元，用于：每隔同步事件的发生间隔T产生一次所述AIF接口的同步事件，T+t=12码，其中，t为预测的空口延迟时间；

所述增强型直接内存访问单元进行数据搬移的操作是依据所述AIF接口的同步事件进行的。

Images