CN101788916A - 配置芯片的方法和装置 - Google Patents
配置芯片的方法和装置 Download PDFInfo
- Publication number
- CN101788916A CN101788916A CN201010110460A CN201010110460A CN101788916A CN 101788916 A CN101788916 A CN 101788916A CN 201010110460 A CN201010110460 A CN 201010110460A CN 201010110460 A CN201010110460 A CN 201010110460A CN 101788916 A CN101788916 A CN 101788916A
- Authority
- CN
- China
- Prior art keywords
- mode
- functional
- reset
- chip
- volatility memorizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Microcomputers (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种配置芯片的方法和装置，属于芯片领域。所述方法包括：在芯片的非挥发性存储器中配置所述芯片的功能模式，所述功能模式至少包括启动模式；将所述非挥发性存储器中的功能模式发送给所述芯片中除所述非挥发性存储器之外的其它功能模块。所述装置包括：配置模块和发送模块。本发明通过上述方法不需要启动模式配置管脚，减少了管脚总数目，从而减小单板面积、降低布线难度和芯片成本、简化单板设计。
Description
技术领域
本发明涉及芯片领域，特别涉及一种配置芯片的方法和装置。
背景技术
芯片在启动过程中需要对内部功能模块进行配置，将启动模式相关的内容加载到芯片中。
现有技术中配置芯片的方法为：特定的硬件通过芯片的管脚将启动模式配置到芯片中，这里将启动时用到的管脚称为启动模式配置管脚。例如，E2PROM(Electrically Erasable Programmable Read-Only Memory，电可擦可编程只读存储器)、Nand Flash等硬件通过相应的启动模式配置管脚将启动模式配置到芯片中。启动模式一般包括多种启动模式类型，每种启动模式类型又包括多种参数描述，因此，需要管脚区分启动模式类型及其参数描述。例如，当有8种启动模式类型，每种启动模式类型最多有12种参数描述时，需要至少3根管脚表示启动模式，至少4根管脚表示其参数描述，也就是说，系统启动时至少需要7根管脚。
综上所述，系统启动时会占用启动模式配置管脚，并且系统启动后不再使用启动模式配置管脚，而现有技术没有减少芯片启动模式配置管脚数目的解决方案，因此，启动模式配置管脚数目较多时，会占用较大的单板面积，增加布线难度。
发明内容
为了减少芯片启动模式配置管脚的数目，本发明实施例提供了一种配置芯片的方法和装置。所述技术方案如下：
一种配置芯片的方法，所述方法包括：
在芯片的非挥发性存储器中配置所述芯片的功能模式，所述功能模式至少包括启动模式；
将所述非挥发性存储器中的功能模式发送给所述芯片中除所述非挥发性存储器之外的其它功能模块。
一种配置芯片的装置，所述装置包括：
配置模块，用于在芯片的非挥发性存储器中配置所述芯片的功能模式，所述功能模式至少包括启动模式；
发送模块，用于将所述非挥发性存储器中的功能模式发送给所述芯片中除所述非挥发性存储器之外的其它功能模块。
本发明实施例提供的技术方案带来的有益效果是：
通过在非挥发性存储器中配置芯片的功能模式，并将非挥发性存储器中的功能模式发送给除该非挥发性存储器之外的其它功能模块，当功能模式是启动模式时，不需要启动模式配置管脚，减少了管脚总数目，从而减小单板面积、降低布线难度和芯片成本、简化单板设计。
附图说明
图1是现有技术提供的芯片管脚复用的示意图；
图2是本发明实施例1中提供的配置芯片的方法流程图；
图3是本发明实施例2中提供的配置芯片的方法流程图；
图4是本发明实施例2中提供的配置芯片的逻辑框图示意图；
图5是本发明实施例3中提供的配置芯片的装置结构示意图；
图6是本发明实施例3中提供的配置芯片的装置另一结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例1
参见图2，本实施例提供了一种配置芯片的方法，包括：
101：在芯片的非挥发性存储器中配置芯片的功能模式，该功能模式至少包括启动模式；
102：将非挥发性存储器中的功能模式发送给芯片中除该非挥发性存储器之外的其它功能模块。
具体的，步骤102包括：将其它功能模块复位，从非挥发性存储器中读取所述功能模式、并译码；将译码后的功能模式发送给相应的其它功能模块，将其它功能模块解复位。
本实施例提供的方法，通过在非挥发性存储器中配置芯片的功能模式，并将非挥发性存储器中的功能模式发送给除该非挥发性存储器之外的其它功能模块，当功能模式是启动模式时，不需要启动模式配置管脚，减少了管脚总数目，从而减小单板面积、降低布线难度和芯片成本、简化单板设计。
实施例2
参见图3，本实施例提供了一种配置芯片的方法，包括：
201：在芯片的非挥发性存储器中配置芯片的功能模式，该功能模式至少包括启动模式；
具体的，可以通过ATE向量、板级编程逻辑等对功能模式进行编程，并将编程后的功能模式烧写进非挥发性存储器。其中，非挥发性存储器是指芯片下电时，数据不会丢失的存储器，其包括OTP(One Time Programmable，一次性可编程)存储器和MTP(Multi Time Programmable，多次可编程)存储器。芯片包括SOC(System On a Chip，系统级芯片)或非SOC。
其中，启动模式包括启动模式类型及其参数描述。例如，参见表1和表2，启动模式类型包括片外Nand Flash启动、非安全E2PROM(Electrically ErasableProgrammable Read-Only Memory，电可擦可编程只读存储器)启动、非安全NorFlash启动、安全Nand Flash启动、安全E2PROM启动、安全Nor Flash启动、自举下载；以Nand Flash为例，其参数描述包括SLC(Single Layer Cell，单层单元)和MLC(Multi-Level Cell，多层单元)、位宽、ECC(Error Checking andCorrecting，错误检查和纠正)。按照现有技术需要7根管脚BOOT_MODE2、BOOT_MODE1、BOOT_MODE0、NAND_MODE3、NAND_MODE2、NAND_MODE1、NAND_MODE0，而采用本实施例的方法，则可以将这些管脚删除，而用7bit的非挥发性存储器实现。
表1 启动模式类型配置示例
| BOOT_MODE2 | BOOT_MODE1 | BOOT_MODE0 | 启动模式类型 | 启动地址 |
| 0 | 0 | 0 | 片外NandFlash启动 | 0x0000_0000 |
| 0 | 0 | 1 | 非安全E2PROM启动 | 0xFFFF_0000 |
| BOOT_MODE2 | BOOT_MODE1 | BOOT_MODE0 | 启动模式类型 | 启动地址 |
| 0 | 1 | 0 | 非安全NorFlash启动 | 0xFFFF_0000 |
| 1 | 0 | 0 | 安全NandFlash启动 | 0xFFFF_0000 |
| 1 | 0 | 1 | 安全E2PROM启动 | 0xFFFF_0000 |
| 1 | 1 | 0 | 安全NorFla sh启动 | 0xFFFF_0000 |
| 1 | 1 | 1 | 自举下载 | 0xFFFF_0000 |
表2Nand Flash参数描述示例
| NAND_MODE3 | NAND_MODE2 | NAND_MODE1 | NAND_MODE0 | NandFlash参数描述 |
| 0 | 0 | 0 | 0 | SLC，8bit，2kB page size |
| 0 | 0 | 0 | 1 | SLC，16bit，2kB page size |
| 0 | 0 | 1 | 0 | SLC，8bit，512B page size |
| 0 | 0 | 1 | 1 | SLC，16bit，512B page size |
| 1 | 0 | 0 | 0 | MLC，8bit，2kB page size，1bit ECC |
| NAND_MODE3 | NAND_MODE2 | NAND_MODE1 | NAND_MODE0 | NandFlash参数描述 |
| 1 | 0 | 0 | 1 | MLC，8bit，2kB page size，4bit ECC |
| 1 | 0 | 1 | 0 | MLC，8bit，2kB page size，8bit ECC |
| 1 | 0 | 1 | 1 | MLC，8bit，2kB page size，24bit ECC |
| 1 | 1 | 0 | 0 | MLC，8bit，4kB page size，4bit ECC |
| 1 | 1 | 0 | 1 | MLC，8bit，4kB page size，8bit ECC |
| 1 | 1 | 1 | 0 | MLC，8bit，4kB page size，24bit ECC |
| 1 | 1 | 1 | 1 | MLC，8bit，8kB page size，24bit ECC |
配置之后，将非挥发性存储器中的功能模式发送给芯片中除该非挥发性存储器之外的其它功能模块，具体可以通过以下步骤实现：
202：将除该非挥发性存储器之外的其它功能模块复位；
其中，其它功能模块包括但不限于CPU(Central Processing Unit，中央处理器)、Memory(存储器)控制器。
203：从非挥发性存储器中读取该功能模式；
具体的，可以根据该非挥发性存储器的时序规范，读取该功能模式。
204：可选的，将该功能模式锁存在挥发性存储器中；
其中，挥发性存储器是指芯片下电时，数据会丢失的存储器。将功能模式锁存在挥发性存储器之后，当芯片发生故障需要排除故障时，可以从挥发性存储器直接获取功能模式作为排除故障的参考数据。
205：将该功能模式进行译码；
其中，译码可以将该功能模式转换成与其他特定功能模块相应的格式，本实施例并不限定具体的译码方法。
206：将译码后的功能模式发送给相应的其它功能模块；
207：将其它功能模块解复位；
具体的，功能模式的读取、锁存和译码都需要时间，因此，需要控制它功能模块复位的时间，根据是否执行204锁存的步骤，具体有以下两种实现方法：
1)设置第一复位时间，第一复位时间的初始值大于等于功能模式读取、锁存和译码的时间；当第一复位时间递减为零时，将其它功能模块解复位。
2)设置第二复位时间，第二复位时间的初始值大于等于功能模式读取和译码的时间；当第二复位时间递减为零时，将其它功能模块解复位。
参见图4，配置芯片的逻辑框图包括：非挥发性存储器、数据读取器、数据锁存器、译码器、计数器、复位器、其它功能模块。其中，非挥发性存储器以OTP存储器为例，其它功能模块以CPU、flash(闪存)控制器为例，功能模式以启动模式为例。其中，复位器具体可以将计数值与复位信号相与实现。
基于上述逻辑框图，配置芯片的具体过程包括：首先，将启动模式烧写在OTP存储器中；其次，设置计数器的初始值大于等于启动模式读取、锁存和译码的时间，通过复位器将CPU和flash控制器复位，计数器开始计数；再次，数据读取器从OTP存储器读出启动模式相关的数据；再次，可选的，将启动模式相关的数据锁存在数据锁存器；再次，译码器获取启动模式，将其分别译码为CPU和flash控制器相应的格式，并将译码后的启动模式分别发送给CPU和flash控制器；然后，当计数器递减为0时，复位器将CPU和flash控制器解复位；最后，CPU和flash控制器开始系统启动过程。
本实施例提供的方法，通过在非挥发性存储器中配置芯片的功能模式，并将非挥发性存储器中的功能模式发送给除该非挥发性存储器之外的其它功能模块，当功能模式是启动模式时，不需要启动模式配置管脚，减少了管脚总数目，从而减小单板面积、降低布线难度和芯片成本、简化单板设计。
实施例3
参见图5，一种配置芯片的装置，包括：
配置模块301，用于在芯片的非挥发性存储器中配置芯片的功能模式，功能模式至少包括启动模式；
其中，可以通过ATE向量、板级编程逻辑等对功能模式进行编程，并将编程后的功能模式烧写进非挥发性存储器。非挥发性存储器是指芯片下电时，数据不会丢失的存储器，其包括OTP(One Time Programmable，一次性可编程)存储器和MTP(Multi Time Programmable，多次可编程)存储器。芯片包括SOC(System On a Chip，系统级芯片)或非SOC。
其中，其它功能模块包括但不限于CPU(Central Processing Unit，中央处理器)、Memory(存储器)控制器。
发送模块302，用于将非挥发性存储器中的功能模式发送给芯片中除非挥发性存储器之外的其它功能模块。
参见图6，其中，发送模块302包括：
复位单元302a，用于将其它功能模块复位；
处理单元302b，用于从非挥发性存储器中读取功能模式、并译码；
具体的，可以根据该非挥发性存储器的时序规范，读取该功能模式。
其中，译码可以将该功能模式转换成与其他特定功能模块相应的格式，本实施例并不限定具体的译码方法。
发送单元302c，用于将译码后的功能模式发送给相应的其它功能模块；
解复位单元302d，用于将其它功能模块解复位。
进一步的，发送模块302还包括：
锁存单元302e，用于从非挥发性存储器中读取功能模式之后，将功能模式锁存在挥发性存储器中。
其中，挥发性存储器是指芯片下电时，数据会丢失的存储器。将功能模式锁存在挥发性存储器之后，当芯片发生故障需要排除故障时，可以从挥发性存储器直接获取功能模式作为排除故障的参考数据。
进一步的，发送模块302还包括：
第一设置单元302f，用于设置第一复位时间，第一复位时间的初始值大于等于功能模式读取、锁存和译码的时间；
相应的，解复位单元302d，具体用于当第一复位时间递减为零时，将其它功能模块解复位。
进一步的，发送模块302还包括：
第二设置单元302g，用于设置第二复位时间，第二复位时间的初始值大于等于功能模式读取和译码的时间；
相应的，解复位单元302d，具体用于当第二复位时间递减为零时，将其它功能模块解复位。
参见图4，配置芯片的逻辑框图包括：非挥发性存储器、数据读取器、数据锁存器、译码器、计数器、复位器、其它功能模块。其中，非挥发性存储器以OTP存储器为例，其它功能模块以CPU、flash(闪存)控制器为例，功能模式以启动模式为例。其中，复位器具体可以将计数值与复位信号相与实现。
基于上述逻辑框图，配置芯片的具体过程包括：首先，将启动模式烧写在OTP存储器中；其次，设置计数器的初始值大于等于启动模式读取、锁存和译码的时间，通过复位器将CPU和flash控制器复位，计数器开始计数；再次，数据读取器从OTP存储器读出启动模式相关的数据；再次，可选的，将启动模式相关的数据锁存在数据锁存器；再次，译码器获取启动模式，将其分别译码为CPU和flash控制器相应的格式，并将译码后的启动模式分别发送给CPU和flash控制器；然后，当计数器递减为0时，复位器将CPU和flash控制器解复位；最后，CPU和flash控制器开始系统启动过程。
本实施例提供的装置，与方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
本实施例提供的装置，通过在非挥发性存储器中配置芯片的功能模式，并将非挥发性存储器中的功能模式发送给除该非挥发性存储器之外的其它功能模块，当功能模式是启动模式时，不需要启动模式配置管脚，减少了管脚总数目，从而减小单板面积、降低布线难度和芯片成本、简化单板设计。
以上实施例提供的技术方案中的全部或部分内容可以通过软件编程实现，其软件程序存储在可读取的存储介质中，存储介质例如：计算机中的硬盘、光盘或软盘。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种配置芯片的方法，其特征在于，所述方法包括：
在芯片的非挥发性存储器中配置所述芯片的功能模式，所述功能模式至少包括启动模式；
将所述非挥发性存储器中的功能模式发送给所述芯片中除所述非挥发性存储器之外的其它功能模块。
2.如权利要求1所述的方法，其特征在于，所述将所述非挥发性存储器中的功能模式发送给所述芯片中除所述非挥发性存储器之外的其它功能模块包括：
将所述其它功能模块复位；
从所述非挥发性存储器中读取所述功能模式、并译码；
将所述译码后的功能模式发送给相应的所述其它功能模块；
将所述其它功能模块解复位。
3.如权利要求2所述的方法，其特征在于，所述从所述非挥发性存储器中读取所述功能模式之后还包括：
将所述功能模式锁存在挥发性存储器中。
4.如权利要求3所述的方法，其特征在于，所述方法还包括：
设置第一复位时间，所述第一复位时间的初始值大于等于所述功能模式读取、锁存和译码的时间；
相应的，所述将所述其它功能模块解复位包括：
当所述第一复位时间递减为零时，将所述其它功能模块解复位。
5.如权利要求2所述的方法，其特征在于，所述方法还包括：
设置第二复位时间，所述第二复位时间的初始值大于等于所述功能模式读取和译码的时间；
相应的，所述将所述其它功能模块解复位包括：
当所述第二复位时间递减为零时，将所述其它功能模块解复位。
6.一种配置芯片的装置，其特征在于，所述装置包括：
配置模块，用于在芯片的非挥发性存储器中配置所述芯片的功能模式，所述功能模式至少包括启动模式；
发送模块，用于将所述非挥发性存储器中的功能模式发送给所述芯片中除所述非挥发性存储器之外的其它功能模块。
7.如权利要求6所述的装置，其特征在于，所述发送模块包括：
复位单元，用于将所述其它功能模块复位；
处理单元，用于从所述非挥发性存储器中读取所述功能模式、并译码；
发送单元，用于将所述译码后的功能模式发送给相应的所述其它功能模块；
解复位单元，用于将所述其它功能模块解复位。
8.如权利要求7所述的装置，其特征在于，所述发送模块还包括：
锁存单元，用于从所述非挥发性存储器中读取所述功能模式之后，将所述功能模式锁存在挥发性存储器中。
9.如权利要求8所述的装置，其特征在于，所述发送模块还包括：
第一设置单元，用于设置第一复位时间，所述第一复位时间的初始值大于等于所述功能模式读取、锁存和译码的时间；
所述解复位单元，具体用于当所述第一复位时间递减为零时，将所述其它功能模块解复位。
10.如权利要求7所述的装置，其特征在于，所述发送模块还包括：
第二设置单元，用于设置第二复位时间，所述第二复位时间的初始值大于等于所述功能模式读取和译码的时间；
所述解复位单元，具体用于当所述第二复位时间递减为零时，将所述其它功能模块解复位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010110460.1A CN101788916B (zh) | 2010-02-09 | 2010-02-09 | 配置芯片的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010110460.1A CN101788916B (zh) | 2010-02-09 | 2010-02-09 | 配置芯片的方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101788916A true CN101788916A (zh) | 2010-07-28 |
| CN101788916B CN101788916B (zh) | 2014-06-04 |
Family
ID=42532139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010110460.1A Active CN101788916B (zh) | 2010-02-09 | 2010-02-09 | 配置芯片的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101788916B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102929565A (zh) * | 2012-10-24 | 2013-02-13 | 北京华大信安科技有限公司 | 基于SoC的引导装载程序读取、装置及芯片 |
| CN103677827A (zh) * | 2013-12-10 | 2014-03-26 | 北京经纬恒润科技有限公司 | 一种芯片配置方法及装置 |
| WO2018090588A1 (zh) * | 2016-11-15 | 2018-05-24 | 华为技术有限公司 | 芯片及芯片烧写方法 |
| CN109388216A (zh) * | 2018-09-30 | 2019-02-26 | 新华三技术有限公司 | 启动装置、网络设备的单板及网络设备 |
| CN112306559A (zh) * | 2019-07-26 | 2021-02-02 | 珠海零边界集成电路有限公司 | 一种存储启动系统及方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1310144C (zh) * | 2005-01-11 | 2007-04-11 | 威盛电子股份有限公司 | 计算机系统、基本输入输出系统及启动方法 |
| CN1725207A (zh) * | 2005-04-27 | 2006-01-25 | 杭州华为三康技术有限公司 | 调整处理器配置模式的方法及系统 |
| CN101620539B (zh) * | 2008-07-01 | 2013-12-25 | 联想(北京)有限公司 | 开关机方法和计算机 |
-
2010
- 2010-02-09 CN CN201010110460.1A patent/CN101788916B/zh active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102929565A (zh) * | 2012-10-24 | 2013-02-13 | 北京华大信安科技有限公司 | 基于SoC的引导装载程序读取、装置及芯片 |
| CN102929565B (zh) * | 2012-10-24 | 2016-04-06 | 北京华大信安科技有限公司 | 基于SoC的引导装载程序读取方法、装置及芯片 |
| CN103677827A (zh) * | 2013-12-10 | 2014-03-26 | 北京经纬恒润科技有限公司 | 一种芯片配置方法及装置 |
| CN103677827B (zh) * | 2013-12-10 | 2016-08-31 | 北京经纬恒润科技有限公司 | 一种芯片配置方法及装置 |
| WO2018090588A1 (zh) * | 2016-11-15 | 2018-05-24 | 华为技术有限公司 | 芯片及芯片烧写方法 |
| US10901029B2 (en) | 2016-11-15 | 2021-01-26 | Huawei Technologies Co., Ltd. | Chip and chip burning method |
| CN109388216A (zh) * | 2018-09-30 | 2019-02-26 | 新华三技术有限公司 | 启动装置、网络设备的单板及网络设备 |
| CN109388216B (zh) * | 2018-09-30 | 2020-08-14 | 新华三技术有限公司 | 启动装置、网络设备的单板及网络设备 |
| CN112306559A (zh) * | 2019-07-26 | 2021-02-02 | 珠海零边界集成电路有限公司 | 一种存储启动系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101788916B (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11294743B2 (en) | Firmware event tracking for NAND-based storage devices, and methods and instruction sets for performing the same | |
| US11532372B2 (en) | Remote SSD debug via host/serial interface and method of executing the same | |
| TWI530959B (zh) | 用來控制一記憶裝置之方法以及記憶裝置與控制器 | |
| US20160246672A1 (en) | Method and apparatus for configuring a memory device | |
| US11070234B2 (en) | Memory system with hybrid decoding scheme with information exchange and method of operating such memory system | |
| TWI489466B (zh) | 記憶體抹除方法、記憶體控制器與記憶體儲存裝置 | |
| US9208021B2 (en) | Data writing method, memory storage device, and memory controller | |
| TW201518945A (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
| US10339318B2 (en) | Semiconductor memory system and operating method thereof | |
| US10089255B2 (en) | High performance host queue monitor for PCIE SSD controller | |
| US20080072119A1 (en) | Allowable bit errors per sector in memory devices | |
| TWI486765B (zh) | 記憶體管理方法、記憶體控制器與記憶體儲存裝置 | |
| CN101788916A (zh) | 配置芯片的方法和装置 | |
| US20120166706A1 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
| US8966344B2 (en) | Data protecting method, memory controller and memory storage device | |
| CN109783005A (zh) | 控制记忆装置的方法、记忆装置、及其控制器和电子装置 | |
| US11005503B2 (en) | Memory system with hybrid decoding scheme and method of operating such memory system | |
| US20200089598A1 (en) | Reconfigurable simulation system and method for testing firmware of storage | |
| TWI634561B (zh) | 資料保護方法、記憶體儲存裝置及記憶體控制電路單元 | |
| CN107479938B (zh) | 电子设备及其启动方法 | |
| CN108664350B (zh) | 数据保护方法、存储器存储装置及存储器控制电路单元 | |
| US11204839B2 (en) | Memory system with low-latency read recovery and method of operating the memory system | |
| US11156664B2 (en) | Scan chain techniques and method of using scan chain structure | |
| US20210223987A1 (en) | Controller with smart scheduling and method of operating the controller | |
| US10141072B2 (en) | Efficient encoder based on modified RU algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518129 Building 2, B District, Bantian HUAWEI base, Longgang District, Shenzhen, Guangdong. Patentee after: Huawei terminal (Shenzhen) Co.,Ltd. Address before: 518129 Building 2, B District, Bantian HUAWEI base, Longgang District, Shenzhen, Guangdong. Patentee before: HUAWEI DEVICE Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181224 Address after: 523808 Southern Factory Building (Phase I) Project B2 Production Plant-5, New Town Avenue, Songshan Lake High-tech Industrial Development Zone, Dongguan City, Guangdong Province Patentee after: HUAWEI DEVICE Co.,Ltd. Address before: 518129 Building 2, B District, Bantian HUAWEI base, Longgang District, Shenzhen, Guangdong. Patentee before: Huawei terminal (Shenzhen) Co.,Ltd. |