CN101783977B - 一种从全光移位异或结果中计算原始数据的原理和方法 - Google Patents

Abstract

本发明公开了一种用于光网络编码的编码节点关键部件，其主要功能是完成由二进制数据“a”和其左移n位后所得到的结果“2n*a”的异或结果

中计算获取原始数据“a”的功能。该计算模块包括光分路器、光纤延迟线、全光异或门、功率补偿器件；其中，光分路器与功率补偿器件和光纤延迟线相连接；光纤延迟线与功率补偿器件相连接。本计算模型采用的计算原则为串行bit位反馈比较的原则。本发明不仅能够以恒定功率和串行方式获取原始数据的输出，而且也可以为实现全光网络中的网络编码提供切实可行的前提条件。

Description

一种从全光移位异或结果中计算原始数据的原理和方法

技术领域

本发明涉及到一种利用全光异或门从数据移位后再与原是数据异或后的结果中计算原始数据的原理和实现方法，其功能主要是完成由二进制数据“a”和其移n位后所得到的结果“2ⁿ*a”的异或结果 

中计算获取原始数据“a”的功能，属于电子与信息技术领域。 

背景技术

光网络正以其高速率、大容量的数据传输能力，智能和灵活的网络管理能力，良好的健壮性和生存性成为未来网络发展的必然趋势。网络编码具有提高网络吞吐量、均衡网络负载、增加网络带宽的利用率、减少网络资源损耗、提高网络安全性、减少能量消耗等优点，为设计具有更高容量与更加优化的未来网络提供了切实可行的支持。 

将网络编码技术引入到光网络中，可以充分结合两者的优势，提高光网络的安全性和容错性，并且在WDM波长管理和分配方面可以发挥重要作用。但是，由于受到光信号本身特性的影响以及当前光器件的限制，要将网络编码技术应用到光网络当中并充分发挥光网络和网络编码两者的优势还面临很多的挑战。首先，在当前条件下，由于没有可读、写光器件，信息的复制多是通过星型耦合器等光功率分配器件再加上光交换矩阵和波长变换器组成，光交换/路由设备的结构设计受到很大限制，不具备电路由器的灵活性；其次，要在光域上实现传统网络编码使用的复杂线性运算几乎是不可能的，将光信号调制成电信号后在电域中进行编码计算后再将所得信号重新调制到光域进行传输是一个常用的方案，但是这必将增加网络传输时延降低网络性能，将使编码节点成为系统瓶颈。 

随着光器件的发展，在光域中可以快速、容易的实现逻辑移位和异或操作。无溢出的逻辑左移表示乘法运算，用逻辑异或取代传统的加法运算，两种运算结合可以在光网络中实现编码操作。因此，在光网络中使用逻辑异或和移位操作从而避免使用光-电-光转换完成网络编码已成为目前唯一切实可行的方案。 

然而要在光网络中使用逻辑移位和异或操作完成网络编码，编码节 点将不同于传统编码节点，在设计上必须做出相应改进。例如：某一编码节点同时收到两路编码后的信息 

和 

(a和b为未被编码的原始信息)，若采用传统网络编码方法直接将编码向量(假设为(14)^T)乘到输入数据上，此编码节点的输出将为 

这将导致在目的节点难以解码；若对输入的两路编码后信息预先进行处理，还原出编码之前的原始信息，然后将编码向量与原始信息相乘，对原始信息完成编码运算，这样将能够保证使用逻辑移位和异或操作得到的编码数据在目的节点可以正确解码。假设编码节点的输入数据仍然为 

和 

在编码节点首先对输入数据 

左移1位变为 

然后将其与 进行异或运算得到数据 

再从 

中得到原始数据“a”，对“a”左移1位得到“2*a”，将其与 

进行异或操作得到原始数据“b”，进而将“b”左移2位后与“a”异或得到此编码节点编码后输出数据 

本次计算的关键是如何从 

中计算得到原始数据“a”，完成这一计算这将保证基于逻辑移位和异或操作的网络编码可以在光网络中正确的实施。 

发明内容

本发明的目的在于为基于逻辑移位和异或操作的网络编码节点提供一种可行并且有效的关键部件，提供了一种基于逻辑异或门、光纤延迟线(FDL)和光分路器实现的、能够完成从二进制数据 

计算获取原始数据“a”的逻辑运算模型及其实现方法。 

为实现上述发明目的，本发明采用下述的技术方案： 

确定适合于进行逻辑移位和异或操作的编码向量选取有限域范围GF(2ⁿ)，其特征在于： 

任何编码节点所分配到的编码向量为(12ⁿ)^T或者(2ⁿ1)^T，因此仅仅对输入的数据进行移位操作就能完成数据与编码向量的乘操作； 

对二进制原始数据进行妥善处理，使其高2*n位为0，用于保证其移位而不溢出； 

一种用于光网络中编码节点的计算模块，其特征在于： 

所述计算模块包括全光异或门、光分路器、光纤延迟线、功率补偿器件； 

其中，所述全光异或门具有两个输入端口和一个输出端口，一个输入端口用于接收输入的待计算数据； 

全光异或门的输出端口与所述的光分路器相连； 

所述的光分路器将信号一分为二，一路通过功率补偿器件后输出作为计算模型的输出数据，另一路与光纤延迟线及功率补偿器件相连作为全光异或门的另一路信号，反馈回到全光异或门另一输入端口。 

一种用于完成由二进制数据 

计算获取原始数据“a”的运算模型基于上述的运算模块实现，其特征在于： 

(1)待计算数据 

的比特流按照从低位到高位的顺序串行进入到异或门； 

(2)将异或门输出数据一份为二，一部分直接输出作为本计算模型的输出数据“a”的相应位，另一部分延迟反馈输入到异或门另一输入端口； 

(3)调节反馈数据链路上的光纤延时线，使得反馈数据的第1位bit与待计算数据的第n+1位bit同时进入光异或门，得到的异或结果作为输出数据“a”的第n+1位bit，直到本输入数据的最高位异或计算完成后将原始数据“a”输出。 

本发明所提供的逻辑计算模块及其实现方法能够以恒定功率和串行方式实现由二进制数据 

计算获取原始数据“a”的运算，本模块是全光网络编码节点的重要组成部分，为有效地将网络编码技术引入到全光网络当中充分发挥两者的优势提供了必要的前提条件。 

附图说明

下面结合附图和具体实施方式对本发明作进一步的说明。 

图1为本模块设计的理论依据图示： 

图1.1bit间隔为1； 

图1.2bit间隔为n(n＞1)。 

图2为本模块的设计原理图。 

具体实施方式

本发明的理论依据如图1所示，实际上二进制数据 

表示了二进制数据“a”相邻两个bit位的比较结果。数据“2*a”由数据“a”左移1位获得。“2*a”的最低位是“a”的最高位等于0，“2*a”的第二位是“a”的第一位，“2*a”的第三位是“a”的第二位，依次类推直到最高位。因此 

从最低位到最高位依次表示了“a”从最低位到最高位相邻两位的比较结果。例如 

的最低位表示“a”的最低位与“a”的最高位的比较结果，又因为“a”的最高位为0，因此“a”的最低位与 

的最低位相同(假设 的最低位为0，这代 表“a”的最低位与最高位相同，因此“a”的最低位为0；反之，若 

的最低位为1，这代表“a”的最低位与最高位不相同，因此“a”的最低位为1)，所以“a”的最低位数据可以以此确定。 

数据的第二位代表“a”的最低位与第二位的比较结果，刚才确定了“a”的最低位，因此可以根据 

的第二位和“a”的第一位确定“a”的第二位。其他各位依次类推。原理图示如图1.1所示。 

若对于输入数据为 (n＞1)而言，其运算原理与n＝1时一致。实际上数据“a”表示其相距为n bit之间的两个bit数据间的比较结果。此外，由于“a”的高n位肯定是0，而“2ⁿ*a”由数据“a”左移n位而来，因此数据“2ⁿ*a”的低n位必为0，故而数据“a”的低n位与 

的低n位相同。 的n+1位表示“a”的第一位与n+1位的比较结果，“a”的第一位已知故可知“a”的第n+1位，依次类推直到获取“a”的所有bit位。原理图示如图1.2所示。 

根据上述计算原理，所设计的计算模型如图2所示，待计算二进制输入数据 

从“input_1”端口按照由低位到高位的顺序串行输入到异或门中。将异或门的输出数据用光分路器一分为二，一部分经过功率补偿器件后，作为计算模型的输出数据；另一部分经过光纤延迟线和功率补偿器件后反馈回到异或门。反馈路径中的光纤延迟线用于调节反馈bit的延时，使得输入到“input_2”端口的比特流延时n位bit时间后与输入到“input_1”端口的数据 

第n+1位bit同时进入异或门，用于获取原始数据“a”的第n+1 bit后的数据。 

上面对本发明所述的用于完成由二进制数据 计算获取原始数据“a”的计算模块及其实现方法进行了详细的说明，但本发明的具体实现形式并不局限于此。对于本技术领域的一般技术人员来说，在不背离本发明所述方法的精神和权利要求范围的情况下对它进行的各种显而易见的改变都在本发明的保护范围之内。 

Claims (1)

1.一种用于完成由光域二进制数据

获取原始二进制数据“a”的硬件实现方法，其特征在于：

所述的硬件实现方法以全光异或门、光分路器和光纤延时线为主要器件，对于输入到全光异或门的二进制数据

要求它的低位bit首先进入全光异或门；

对全光异或门的输出二进制数据通过光分路器一分为二，其中一路通过功率补偿器件后作为该实现方法的输出，另一路与光纤延时线和功率补偿器件相连，作为全光异或门的另一路信号反馈回到全光异或门的另一输入端口；

反馈回到全光异或门的二进制数据通过光纤延时线调整使得反馈回到全光异或门的二进制数据的第一位与原始输入的二进制数据的第n+1位同时进入到全光异或门。

Images